### Low Power Rail-to-Rail Class AB CMOS Operational Amplifier Using Translinear Loop

#### Rasoul Dehghani\*

Department of Electrical and Computer Engineering, Isfahan University of Technology, Isfahan, Iran. E-mail: dehghani@iut.ac.ir

#### Abstract

In this paper the analysis and design of an operational amplifier is presented. This amplifier can follow the input signal from ground to supply voltage at its input and output. Based on the level of the input common mode voltage, one of two pMOS and nMOS differential pairs are selected to amplify the input signal. This causes the amplifier performance is independent of the drain current relationship of the input differential pairs transistors. Both static and dynamic currents of the class AB output stage are provided by two translinear loops with minimum sensitivity to process, temperature and supply voltage variations. The simulation results, in a 0.18  $\mu m$  CMOS technology, show that the amplifier in nominal condition, has about 80 dB dc voltage gain, 51 MHz unity gain bandwidth and 63° phase margin while its static power consumption is almost 1 mW. For input common mode voltage changes between ground to the supply voltage, the maximum relative variations of the input differential pairs transconductances, amplifier's dc voltage gain, phase margin and unity gain bandwidth are 0.63%, 0.80%, 1.48% and 0.33%, respectively. This amplifier as a buffer can drive a load consisting of parallel connection of a resistor 400 $\Omega$  and a capacitor 20 pF.

#### Keywords

Constant-gm, input rail-to-rail opamp, class AB, translinear loop.

### **1-** Introduction

Operational amplifier with the capability of having input rail to rail swing is a necessity in recent sub-micron analog CMOS circuits. The usual method to meet this requirement is using two parallel nMOS and pMOS differtial pairs to cover the whole input common mode voltage range [1-2]. Rather large variation of transconductanes (gm) of the input pairs with common mode voltage and its dependency on the drain current relationships are two main drawbacks of this method. Since variation of gm can affect the opamp frequency response parameters, different ideas have been inroduced to achieve a constant gm for the input differential pairs in such a way that it is independent of operating region or current relationship of the input differential pairs devices [3].

#### 2- Proposed Work and Methodology

In the proposed rail to rail opamp instead of employing two parallel differential pairs as used in conventional methods, based on the input common mode voltage level one of pMOS or nMOS differential pair is selected to amplify the input signal. The switching action between two differntial pairs induces a spike with certain small amplitude on the output voltage that can lead to severe degradation of total harmonic distortion for low level output voltage. Therefore, a schmitt trigger circuit with wide enough hysteresis loop has been used to mitigate this problem. A comprehensive analysis is also presented to achieve some analytical relationships which are useful to reach a near optimum design in terms of proper phase margin and bandwidth with low power consumption. Because of using two individual differential pairs the total input transconductace of the opamp is independent of the devices drain currents reationships. Variations of the input differntial pairs transconuctances, dc voltage gain and unity gain bandwidth of the designed opamp all are less than one percent while the total static power consumption is about 1 mW.

#### 3- Conclusion

In this paper the design and analysis of an operational amplifier with the capability of rail to rail voltage changes at its input and output was presented. The drain current relationship of the input transistors corresponding to subthreshold or saturation regions and short channel effects have no influence on determing the total input stage transconductance. A class-AB CMOS amplifier was used as the output stage in which the bias and load currents have been provided by two translinear loops. By writing and solving the related equations for the ac equivalent circuit, the analytical relations for dc voltage gain and poles and zeros locations were obtained. These relations can be used to design an amplifier with proper phase margin and bandwidth and low power consumption.

### **4-** References

- C. Veselu, C. Stănescu and G. Brezeanu, "Low current constant-gm technique for rail-to-rail operational amplifiers," 2020 International Semiconductor Conference (CAS), pp. 253-256, 2020.
- [2] N. Baxevanakis, I. Georgakopoulos and P. P. Sotiriadis, "Rail-to-rail operational amplifier with stabilized frequency response and constant-gm input stage," 2017 Panhellenic Conference on Electronics and Telecommunications (PACET), pp. 1-4, 2017.
- [3] M. M. Ahmadi, R. Lotfi and M. Sharif-Bakhtiar, "A new architecture for rail-to-rail input constant-g/sub m/ CMOS operational transconductance amplifiers," Proceedings of the 2003 International Symposium on Low Power Electronics and Design, ISLPED '03., pp. 353-358, 2003.

شماره پیاپی ۱۰۴

### تقویت کننده عملیاتی سی ماوس طبقه AB کم توان از نوع نوسان کامل با استفاده از حلقه ترا خطی

#### رسول دهقانی

دانشیار، دانشکده مهندسی برق و کامپیوتر، دانشگاه صنعتی اصفهان، اصفهان ، ایران

#### چکیدہ

در این مقاله تحلیل و طراحی یک تقویت کننده عملیاتی ارائه میشود. این تقویت کننده قادر به دنبال کردن سیگنال ورودی از زمین تا ولتاژ تغذیه در هر دو ورودی و خروجی آن میباشد. براساس سطح ولتاژ حالت مشترک ورودی، یکی از دو زوج دیفرانسیل MOS و MOS و PMOS برای تقویت سیگنال ورودی انتخاب میشوند. لذا عملکرد مدار مستقل از رابطه جریان درین در ترانزیستورهای طبقه ورودی خواهد بود. جریانهای بایاس وa طبقه خروجی توسط دو حلقه تراخطی با کمترین حساسیت به تغییرات فرآیند ساخت، دما و تغذیه، تامین میشوند. نتایج شبیهسازی مدار در فنآوری سی ماوس ۱۸۰نانومتر نشان میدهد تقویت کننده در حالت نامی دارای بهره ولتاژ b درحدود ۸۰ دسی بل، پهنای باندبهره واحد ۵۱ مگاهرتز، حاشیه فاز ۳۶<sup>۵</sup> است درحالی که توان مصرفی ایستای آن تقریبایک میلیوات است. بهازای تغییرات ولتاژ cb درحدود ۸۰ دسی بل، پهنای باندبهره واحد ۵۱ مگاهرتز، حاشیه فاز ۳۶<sup>۵</sup> است درحالی که توان مصرفی ایستای آن تقریبایک میلیوات است. بهازای تغییرات ولتاژ cb در حدود ۸۰ دسی بل، پهنای باندبهره واحد ۵۱ مگاهرتز، حاشیه فاز ۳۶<sup>۵</sup> است درحالی که توان مصرفی ایستای آن تقریبایک میلیوات است. بهازای تغییرات ولتاژ cb در حدود ۸۰ دسی با نه به دانه می داخت تغذیه، حداکثر تغییرات نسبی هدایت انتقالی طبقه دیفرانسیل ورودی، بهره ولتاژ b، حارفی از ۲۰ می داری بهره ولتا ۲۰ می میلی تا تغذیه، حداکثر تغییرات نسبی هدایت انتقالی طبقه دیفرانسیل ورودی، بهره ولتاژ b، حاره و خازن باند بهره واحد به ترتیب ۲۰/۳۳، ۲۰/۸۰، ۲۰/۱۹ و ۲۳۳٫ می باشد. این تقویت کننده به عنوان بافر قادر به راه اندازی ترکیب موازی یک مقاومت بار ۴۰۰ اهم و خازن ۲۰ پیکوفاراد می باشد.

### كلمات كليدي

ضريب هدايت انتقالى ثابت، تقويت كننده عملياتي با دامنه نوسان كامل در ورودى، طبقه AB، حلقه تراخطي.

نام نویسنده مسئول: دکتر رسول دهقانی ایمیل نویسنده مسئول: dehghani@iut.ac.ir

> تاریخ ارسال مقاله: ۱۴۰۱/۰۹/۰۶ تاریخ(های) اصلاح مقاله: ۱۴۰۱/۱۱/۰۷ تاریخ پذیرش مقاله: ۱۴۰۱/۱۲/۰۹

### ۱– مقدمه

در تقویت کنندههای دیفرانسیل کامل با توجه به استفاده از مدار بازخورد حالت مشترک، ولتاژحالت مشترک در ورودی و خروجی تقویت کننده روی یک مقدار مناسب که معمولا نصف ولتاژ تغذیه مدار است، تثبیت می شود و لذا محدودیتی در ارتباط با دامنه نوسان سیگنال در ورودی و خروجی تا نزدیکی تغذیه از بالا و سطح زمین از پائین وجودندارد [۱، ۲]. در مقابل برای تقویت-کننده های عملیاتی با خروجی تک سر هنگامی که به عنوان بافر به کارمی روند محدود بودن دامنه نوسان سیگنال در طبقه دیفرانسیل در ورودی تقویت کننده یک چالش مهم محسوب می شود. این نقصان به ویژه برای کاربردهای ولتاژ پائین با سطح تغذیه کم بیشتر حائز اهمیت است. برای کاهش این محدودیت روشهای مختلفی ارائه شده است. یک راهکار متداول استفاده همزمان از دو زوج دیفرانسیل مکمل nMOS و pMOS به صورت موازی است که هر کدام در شرایط حدى بالا و پائين دامنه سيگنال ورودى، وظيفه تقويت سيگنال را به عهده دارند. اشكال اصلى اين روش بيشتربودن ضريب هدايت انتقالى طبقه ورودى درمحدوده میانی دامنه ورودی است که منجر به تغییرات زیاد در حاشیه فاز، بهره ولتاژ dc و پهنای باند بهره واحد تقویت کننده می شود. برای کاهش این خطا با فرض برقراری رابطه درجه دو برای جریان درین ترانزیستورهای زوج های دیفرانسیل ورودی، جریان بایاس این زوج ها در مقادیر حدی دامنه ورودی به گونه ای افزایش می یابد که ضریب هدایت انتقالی طبقه ورودی تا حدامکان ثابت نگه داشته شود [۳-۵]. اشکال اصلی این روش در فرض اولیه برقراری رابطه درجه دو برای جریان درین است، به طوری که چنانچه به دلیل اثرات کانال کوتاه این رابطه برقرار نباشد و یا ترانزیستورهای ورودی در ناحیه زیر آستانه کار کنند خطای مدار در ثابت نگه داشتن ضریب هدایت انتقالی طبقه ورودی زیاد خواهد بود. این چالش در فن آوری های جدید با طول کانال خیلی کوتاه بیشتر خود را

نشان میدهد. در مرجع [۶] برای اینکه عملکرد مدار مستقل از رابطه جریان درین باشد با استفاده از یک جفت زوج دیفرانسیل pMOS و یک جفت زوج دیفرانسیل nMOS در مقادیر حدی بالا و پائین دامنه ورودی به ترتیب از اتصال موازی زوجهای nMOS و MOS استفاده میشود و در ناحیه میانی از اتصال موازی همزمان یک زوج pMOS و یک زوج به زوج دیگر شاهد تغییراتی در نوش در مرزهای انتقال هدایت از یک زوج به زوج دیگر شاهد تغییراتی در ضریب هدایت انتقالی طبقه ورودی هستیم. در مرجع[۷] با جابجایی مشخصه های دو زوج دیفرانسیل مکمل ورودی میزان تغییرات ضریب هدایت در میانی کاهش داده شده است.

در کار ارائه شده در این مقاله، تقویت سیگنال ورودی توسط دو زوج دیفرانسیل nMOS و pMOS با مشخصات یکسان صورت می گیرد که برای ولتاژهای حالت مشترک پائین تا یک آستانه خاص عمل تقویت توسط زوج pMOS و سپس با افزایش سطح سیگنال ورودی از یک سطح مشخص عمل تقویت به زوج nMOS انتقال مییابد. در ادامه در بخش دوم ساختار کلی تقویت-کننده معرفی و جزئیات روش به کار رفته برای رسیدن به یک ضریب هدایت انتقالی ثابت با حساسیت کم نسبت به تغییرات ولتاژ حالت مشترک ورودی توضیح داده میشود. در بخش سوم روابط تحلیلی مورد استفاده در طراحی تقویت کننده به دستآورده میشود و عملکرد حلقه تراخطی در تامین جریان بایاس طبقه خروجی AB تحلیل میشود. این حلقه علاوه برفراهم کردن جریان بایاس طبقه خروجی مالا تحلیل ارائه شده دربخش ۳، جریان مورد نیاز بار بایاس طبقه خروجی دولتان و مقاومت راتامین می کند که البته میزان حداقل بار مجاز مطابق با روابط بهدست آمده در این بخش، توسط ایعاد ترانزیستورهای طبقه خروجی تعیین میشود. نتایج بهدستآمده از شبیه سازی مداو

شماره پیاپی ۱۰۴

۹۵ / مجله مهندسی برق دانشگاه تبریز، جلد ۵۳، شماره ۲، تابستان ۱۴۰۲



شکل ۱- شمای کلی تقویتکننده عملیاتی پیشنهادی

آوری سی ماوس ۱۸۰ نانومتر در بخش چهارم آورده میشود و سرانجام بخش پنجم به عنوان بخش نتیجهگیری ارائه خواهد شد.

### ۲- ساختار کلی تقویت کننده عملیاتی پیشنهادی

در شکل ۱ شمای کلی و مفهومی تقویت کننده عملیاتی طراحی شده با قابلیت پوشش کامل دامنه نوسان سیگنال ورودی از زمین تا تغذیه، نشان داده شده است.

مطابق شکل ۱ سیگنال ورودی به طور همزمان به هر دو زوج دیفرانسیل nMOS و pMOS اعمال می شود. برای ولتاژهای حالت مشترک پائین در ورودی، سیگنال کنترلی تولید شده توسط مدار اشمیت تریگر، جریان بایاس را به سمت زوج دیفرانسیل pMOS هدایت می کند و در این زمان زوج nMOS خاموش است. با افزایش سطح سیگنال ورودی سیگنال کنترل هدایت جریان بایاس را از زوج pMOS به سمت زوج nMOS هدایت می کند. مدار اشمیت تریگر به کار رفته از نوع غیر معکوس کننده و دارای حلقه هیسترزیس با مقدار حدودی ۴/۲ ولت میباشد. در این روش به دلیل انتقال هدایت از یک زوج دیفرانسیل به زوج دیگر در زمان تغییر وضعیت هدایت دو زوج، یک پرش کوچک با دامنه مشخص در شکل موج زمانی خروجی ایجاد می شود. حال چنانچه به جای مدار اشمیت تریگر از یک مقایسه کننده معمولی استفاده شود، این پرش برای سیگنالهای ورودی با دامنه کم و قابل مقایسه با دامنه این پرش به شدت باعث افزایش اعوجاج هارمونیکی کل<sup>۱</sup> در سیگنال خروجی می شود. در حالی که با وجود مدار اشمیت تریگر، برای دامنه کل ورودی از صفر تا نزدیکی عرض حلقه هیسترزیس این مدار، هیچ پرشی در شکل موج خروجی نخواهیم داشت و همانطور که در نتایج شبیه سازی خواهد آمد، مقدار THD مقدار مطلوب خود را در دامنههای کم ورودی حفظ می کند. سطوح ولتاژهای آستانه بالایی مدار اشمیت تریگر به ترتیب توسط حداکثر و حداقل مقدار مجاز ولتاژ حالت مشترک ورودی زوج های pMOS و nMOS طبقه ورودی تعیین میشوند.

در ادامه با استفاده از شکل ۲ که شمای کامل تقویت کننده عملیاتی را نشان میدهد به بررسی جزئیات کار تقویت کننده عملیاتی پرداخته می شود. در این شکل جفت ترانزیستورهای Mp1,2 و Mn1,4 به ترتیب زوج دیفرانسیل pMOS و nMOS طبقه ورودی را تشکیل میدهند که به منظور افزایش CMRR تقویت کننده منابع جریان دنباله (tail) در آنها از نوع آبشاری(Cascode) می-باشد. ترانزیستورهای Ms1,2 با سیگنال های کنترل کننده کا و کاک وظیفه

انتقال هدایت از یک زوج دیفرانسیل به زوج دیگر را متناسب با مقدار ولتاژ ورودی به عهده دارند. این سیگنال های کنترلی توسط مدار اشمیت تریگر نشان داده شده درشکل ۲ تولید میشوند. مقدار ولتاژ آستانه پائینی مدار اشمیت تریگر توسط نسبت عرض ترانزیستور M4 به عرض ترانزیستور M6 تعیین میشود بهطوری که با کاهش این نسبت این ولتاژ کاهش یافته و باعث افزایش عرض حلقه هیسترزیس مدار میشود. از طرف دیگر سطح ولتاژ آستانه بالایی توسط نسبت عرض ترانزیستور M1 به عرض ترانزیستور M5 تعیین میشود به نسبت عرض ترانزیستور M1 به عرض ترانزیستور M5 تعیین میشود به موری که با کاهش این نسبت، این ولتاژ افزایش یافته و باعث افزایش عرض حلقه هیسترزیس مدار میشود. نسبت ابعاد این ترانزیستورها به نحوی انتخاب شده اند که عرض حلقه هیسترزیس در حدود ۴/۰ولت حول ولتاژ وسط تغذیه تقویت کننده باشد.

ترانزیستورهای Mb1 تا Mb12 ولتاژهای بایاس dc مورد نیاز منابع جریان دنباله دو زوج دیفرانسیل و همینطور بایاس طبقه آبشاری تا شده<sup>۲</sup> و حلقه ترا خطی (Translinear) را فراهم می کنند. در شرایطی که زوج دیفرانسیل pMOS هدایت می کند ولتاژ دیفرانسیل ورودی پس از تبدیل به جریان معادل، توسط ترانزیستورهای Mn4 تا Mn7 به صورت جریان تکسر به خروجی طبقه اول تزریق شده و ولتاژ ac طبقه اول را ایجاد می کنند. در این شرایط ترانزیستورهایMp4 تا Mp7 بهعنوان بار فعال از نوع آبشاری عمل می کنند. در زمان هدایت زوج دیفرانسیل nMOS، با جابجا شدن نقش ترانزیستورهای Mp4-Mp7 با ترانزیستورهایMn4-Mn7 درست همین عمل انجام می شود و ولتاژ ac در خروجی طبقه اول تولید می شود. در این مدار جریان بایاس اتصال های دیودی با دامنه نوسان وسیع<sup>۳</sup> Mn4-Mn6 و Mp4-Mp6 توسط یک منبع جریان شناور که بر اساس تئوری حلقه تراخطی عمل می کند[۸]، فراهم می-شود. مدار حلقه تراخطی متشکل از ترانزیستورهای Mn8 تا Mn12 و Mp8 تا Mp12 مىباشد. البته از آنجا كه جريان باياس dc طبقه خروجى متشكل از Mn13 و Mp13 هم توسط همین حلقه تراخطی تامین می شود ترانزیستورهای طبقه خروجی هم شامل مدار این حلقه می شوند. در ادامه به نحوه عملکر دمدار منبع جریان شناور پرداخته می شود. ولتاژهای گیت-سورس ترانزیستورهای Mp11 ،Mp8 ،Mp4 و Mp12 تشکیل یک حلقه بسته را میدهند که در آن ترانزیستورهای یکسانMp11 و Mp12 با یک جریان مشخص I<sub>0</sub> که توسط Mn10 تامین می شود، بایاس شدهاند. با فرض برقراری رابطه درجه دو برای جريان ترانزيستورها و برابر بودن نسبت جريان درين به ابعاد سال Mp11(12) (جریان بهنجارشده درین) در ترانزیستورهای ( $I_D/(W/L)$ ) ، داريم:  $V_{SG4} = V_{SG11}$  ولذا خواهيم داشت:  $V_{SG4} = V_{SG11}$ . ازتساوی آخر Mp4 این نتیجه حاصل می شود که جریان بهنجار شده درین Mp8 با جریان متناظر در Mp12 برابر است. لذا براساس نسبت ابعاد Mp8 به Mp12 می توان جریان مورد نظر Mp8 را به صورت ضریبی از جریان Io تعیین کرد. دقیقا با همین استدلال جریان dc درین Mn8 توسط یک حلقه تراخطی متشکل از ترانزیستورهایMn11،Mn8،Mn4 و Mn12 بهدست میآید. در این مدار جریان-های dc درین های Mp8 و Mn8 با یکدیگر مساوی هستند و لذا جریان Mp4 dc و Mn4 دو برابر خواهد شد که به راحتی بر اساس نسبت ابعاد ترانزیستورها مشخص می شود. همانطور که قبلا ذکر شد جریان بایاس ترانزیستورهای طبقه خروجي يعنى Mp13 و Mn13 هم توسط يک حلقه تراخطي تعيين مي شود. حلقه تراخطی متشکل از ترانزیستورهای Mp9, Mp11, Mp12, Mp13 جریان ایستا<sup>۵</sup> Mp13 را تولید می کنند که براساس نسبت ابعاد Mp13 به Mp11 (یاMp12) ضریبی از جریان ثابت و مشخص Io میباشد. مستقل بودن از دما،



<sup>&</sup>lt;sup>1</sup> Total Harmonic Distortion (THD)

<sup>&</sup>lt;sup>2</sup> Folded-Cascode

<sup>&</sup>lt;sup>3</sup> Wide Swing Diode Connected

<sup>&</sup>lt;sup>4</sup> Normalized Drain Current

<sup>&</sup>lt;sup>5</sup> Quiecent Current

شماره پیاپی ۱۰۴



شكل۲- مدار كامل تقويتكننده عملياتي



شکل۳- طبقه اول تقویت کننده با هدایت زوج pMOS درورودی

تغییرات فرایند ساخت و تغییرات تغذیه برای جریان ایستایی طبقه خروجی که از نوع AB هست، ویژگی مهمی است که استفاده از حلقه تراخطی این امکان را فراهم میکند.

### ۳− تحلیل ac تقویت کننده عملیاتی



شکل۴- مقاومت معادل ac

$$I_{o1} = I_B + g_{mp1} v_{in} \tag{1}$$

I<sub>B</sub> جریان بایاس اتصال دیودی Mp4-Mp6 است که توسط منبع جریان شناور متشکل از Mn8 و Mp8 ایجاد میشود.

چون مقاومت معادل ac دیده شده دو سر درین-سورس اتصال موازی ترانزیستورهای Mn9 و Mn9 درمقایسه با مقاومتهای معادل ترانزیستورهای آبشاری Mn5 و Mn7 و Mn5 و Mn7 و Mn5 خیلی کوچکتر است ولتاژهای  $v_{gp}$  و  $v_{gp}$  درحالت ac تقریبا برابر هستند. علت این امر با بهدست آوردن مقاومت معادل دیده شده از دو سر درین - سورس Mn9 و Mn9 و Mp9 و می می شود. درشکل ۴ با فرض مساوی بودن ضریب هدایت انتقالی Mn9 و Mp9 و  $v_{gp}$  بزرگ بودن مقاومت موادن مریم.

$$i_x = g_m (v_p - v_n) = g_m v_x \tag{7}$$

بنابراین مقاومت معادل بین سورسهایMn9 و Mg Mp8 میشود که نسبت به مقاومتهای دیده شده از درین های Mn7 و Mp7 بسیار کوچکتر است. بهره ولتاژ طبقه اول به راحتی با استفاده از شکل ۳ بهدست میآید:

(r)  $A_{v1} = \frac{v_{gp}(v_{gn})}{v_{in}} = -g_{mp1}R_1$ 

که در آن R<sub>1</sub> مقاومت معادل ac دیده شده در گره خروجی طبقه اول است و برابر است با:

 $R_{1} = [r_{on7} + (1 + g_{mn7}r_{on7})r_{on5}]||[r_{op7} + (1 + g_{mp7}r_{op7})r_{op5}]$ (f)

طبقه دوم که متشکل از Mp13 و Mn13 درشکل۲است یک تقویتکننده CMOS از نوع طبقه AB است که جریان بار در خروجی آن از طریق یک حلقه تراخطی با سطح سیگنال ca کنترل میشود. ترانزیستورMp13 با ترانزیستورهای

شماره پیاپی ۱۰۴

$$I_{Dn13} = \frac{\beta_{n13}}{2} \left( 2 \sqrt{\frac{2I_0}{\beta_0}} - \sqrt{\frac{2I_B}{\beta_{n9}}} \right)^2 \tag{A}$$

برای تغییرات سیگنال ورودی  $v_{in}$  در جهت منفی با استدلال مشابه می توان نشان داد این بار جریان کم و ثابت با رابطه ای مشابه (۸) از Mp13 عبور می کند و ترانزیستور Mn13 از طریق حلقه متشکل از این ترانزیستور با ترانزیستورهای Mn9, Mn11, Mn12 با کشیدن جریان از بار به سمت زمین دامنه نوسانهای منفی خروجی را به وجود می آورد. همانطور که قبلا ذکر شد ترانزیستورهای Mn13 و Mn13 در قالب یک تقویت کننده CMOS، طبقه دوم تقویت کننده را تشکیل می دهند که بهره ولتاژ cb آن در شرایط سیگنال کوچک توسط رابطه زیر مشخص می شود:

$$A_{v2} = \frac{v_{out}}{v_{an}} = -g_{m2}R_2 \tag{9}$$

که در آن:  $R_2 = r_{op13} \parallel r_{on13}$  و  $g_{m2} = g_{mn13} + g_{mp13}$  تعریف می شوند. بدیهی است که بهره ولتاژ dc کل تقویت کننده حاصل ضرب رابطه (۳) در (۹) خواهد بود:

$$A_{\nu 0} = g_{m p 1} g_{m 2} R_1 R_2 \tag{(1.)}$$

در ادامه به بررسی پاسخ فرکانسی تقویتکننده شکل ۲ پرداخته می شود. برای این منظور ابتدا مدل سیگنال کوچک تقویتکننده با در نظر گرفتن اثر خازنهای مهم و تاثیر گذار در پاسخ فرکانسی که شامل خازنهای جبرا ن ساز <sub>g</sub>D و <sub>n</sub>D، خازن بار <sub>L</sub>D و خازن معادل دیده شده در خروجی طبقه اول است پرداخته می شود. قسمت عمده خازن دیده شده در خروجی طبقه اول

مربوط به خازن های گیت سورس Mn13, Mn13 و Mp9, Mp9, Mp13, Mn12 میباشد و البته خازنهای کوچک درین-بدنه Mn7 و Mp7 و خازنهای درین-بدنه و سورس-بدنه مربوط به Mn9 و Mp9 هم به آن اضافه میشود که قابل ملاحظه نیستند. شکل ۵ مدار معادل ac کامل تقویتکننده را نشان میدهد. چون در هر زمان فقط یکی از دو زوج دیفرانسیل ورودی فعال هستند درمدار معادل ac فرض بر فعال بودن زوج دیفرانسیل MOS است هرچند در شرایطی که زوج دیفرانسیل MOS هم فعال باشد در نتیجه تحلیل، تفاوتی ایجاد نمیکند.

با نوشتن معادلات KCL در گره های 1,2,3 و گره خروجی Vout داریم:

$$(G_1 + g_{on7} + g_{mn7} + sC_n)V_1 - g_{on7}V_2 - sC_nVout = -g_{mp1}Vin$$
(11)

Mp9, Mp11, Mp12 تشکیل یک حلقه تراخطی میدهند که رابطه زیر را بین ولتاژهای گیت-سورس آنها برقرار میکند:

$$v_{SG11} + v_{SG12} = v_{SG9} + v_{SG13} \tag{(a)}$$

در حضور سیگنال ac به دلیل بزرگ بودن مقاومت m R اندکی افزایش در  $v_{in}$  باعث کاهش شدید در ولتاژهای  $v_{gp}$  و  $v_{gp}$  می شود به طوری که ولتاژ گیت - سورس m Mp9 کمتر از ولتاژ آستانه آن شده و این ترانزیستور وارد ناحیه زیر آستانه می شود. با فرض برقراری رابطه درجه دو برای جریانهای درین ترانزیستورهای m Mp11, Mp12, Mp13، در این شرایط با جایگذاری رابطه متناظر برای  $v_{SG}$  ترانزیستورها در (۵) داریم:

$$2|V_{Tp}| + 2\sqrt{\frac{2I_0}{\beta_0}} = 2|V_{Tp}| + \xi V_{th} ln\left(\frac{i_{Dp9}}{I_{S9}}\right) + \sqrt{\frac{2i_{Dp13}}{\beta_{p13}}} \quad (\mathfrak{F})$$

که در آن،  $V_{Tp}$  ولتاژهای آستانه ترانزیستورهای داخل حلقه تراخطی است که برای همه ترانزیستورها یکسان فرض شده است.  $\beta$  ضریب هدایت متناظر با هر ترانزیستور میباشد.  $\beta$  ضریب غیرایده آل ترانزیستور در ناحیه زیر آستانه است که به ظرفیت خازن اکسید گیت ( $C_{ox}$ ) وظرفیت خازن ناحیه تخلیه زیر گیت ( $C_{dx}$ ) بستگی دارد و $I_{seg}$  جریان نشتی درین Mp9 بهازای ac ایر  $V_{SG9} = |V_{Tp}|$  در حضور سیگنال score بهدست میآید:

$$i_{Dp13} = \frac{\beta_{p13}}{2} \left[ 2 \sqrt{\frac{2I_0}{\beta_0}} - \xi V_{th} ln \left(\frac{i_{Dp9}}{I_{S9}}\right) \right]^2 \tag{V}$$



شکل۵- مدار معادل ac کل تقویت کننده عملیاتی

شماره پیاپی ۱۰۴

$$G_{1,2}$$
 در برابر ضرائب انتقالی ترانزیستورها و سوسپتانس خازن ها در معادلات  $G_{1,2}$   
(۱۱) تا (۱۴) دسته معادلات زیر حاصل میشود:  
 $(a_{1,2} + sC_{1,2})V_{2} - sC_{2,2}Vout = -a_{2,2}Vin$ 

$$-a_{mc}V_1 + SC_1V_2 - a_{mc}V_2 = 0$$
(1)

$$-g_{mc}v_1 + sc_1v_2 - g_{mc}v_3 = 0$$
(14)  
$$(g_{mc} + sC_n)V_3 - sC_nVout = 0$$
(19)

$$-sC_nV_1 + g_{m2}V_2 - sC_pV_3 + s(C_L + C_n + C_p)Vout = 0$$
(7.)

در معادلات فوق فرض شده است  $g_{mn7} = g_{mp7} = g_{mc}$ . از حل دستگاه معادلات (۱۷) تا (۲۰) تابع انتقال تقویت کننده بهدست می آید:

که در آن با تعریف
$$C_s = C_n C_p / (C_n + C_p)$$
 داریم

$$b_{1} = \frac{2C_{s}}{g_{mc}} + \frac{C_{1}}{g_{m2}} \left( 1 + \frac{C_{L}}{C_{n} + C_{p}} \right) \tag{(YY)}$$

$$b_2 = \frac{1}{g_{m2}} \frac{1}{g_{mc}} \tag{11}$$

$$b_3 = \frac{1}{g_{m2}g_{mc}^2} \tag{Y}$$

تابع انتقال تقویت کننده دو صفر سمت چپ محور موهومی در صفحه s و یک صفر سمت راست این صفحه به صورت زیر دارد.

$$Z_1 = -\frac{g_{mp}}{C_n} \tag{Ya}$$

$$Z_{2,3} = \pm \sqrt{\frac{g_{m2}}{c_1} \frac{g_{mc}}{c_n}} \tag{(79)}$$

لازم به ذکر است چون از ابتدا تقویتکننده با فرض هدایت زوج دیفرانسیل pMOS درورودی تحلیل شد دو صفر قرینه  $z_{2,3}$  در (۲۶) به خازن جبران ساز  $C_p$  بستگی دارند. بدیهی است در زمان هدایت زوج  $C_n$  nMOS با خازن  $c_n$  با خازن جایگزین می شود. تابع انتقال همچنین دارای چهارقطب است که اولین قطب بهدلیل صرف نظر از جملات  $g_{0i} = g_{1,2}$  در مبدا واقع شده است ولی موقعیت دقیق این قطب در تحلیل قبلی بهدست آمد وسه قطب مرتبه بالای دیگر از محاسبه ریشههای کثیر الجمله مخرج تابع انتقال قابل حصول می باشد.

با نمایش کثیرالجمله مخرج تابع انتقال بهصورت نشانداده شده در (۲۷)و با متحد قرار دادن ضرائب متناظر دو طرف تساوی در این معادله، ضمن انجام برخی عملیات ریاضی روابط مربوط به قطب دوم  $w_{p2}$ ، فرکانس طبیعی  $\omega_0$  و ضریب کیفیت *Q* تقویت کننده برحسب پارامترهای مداربهدست می آید:

$$1 + b_1 s + b_2 s^2 + b_3 s^3 = \left(1 + \frac{s}{\omega_{p2}}\right) \left(1 + \frac{s}{Q\omega_0} + \frac{s^2}{\omega_0^2}\right)$$
(YY)

$$\omega_{p2} = \frac{1}{\frac{2C_{s}}{g_{mc}} + \frac{C_{1}}{g_{m2}} \left(1 + \frac{C_{L}}{C_{n} + C_{p}}\right)}$$
(YA)

$$\omega_{0} = \left[\frac{2g_{m2}g_{mc}}{c_{1}c_{L}} + \frac{g_{mc}^{2}}{c_{s}c_{L}}\left(1 + \frac{c_{L}}{c_{n}+c_{p}}\right)\right]^{\frac{1}{2}}$$
(Y9)

$$Q = \frac{1}{\omega_0} \left[ \frac{g_{m2}}{c_1} \frac{2C_s}{2C_s + C_L} + \frac{g_{mc}}{2C_s + C_L} \left( 1 + \frac{C_L}{c_n + C_p} \right) \right]$$
(7.)

از آنجا که مجموع ظرفیت خازنهای جبران ساز n و p برای یک پهنای باند بهره واحد معین، دارای یک مقدار مشخصی می باشد، مساوی گرفتن ظرفیت

$$-(g_{mn7} + g_{on7})V_1 + (g_{on7} + g_{op7} + sC_1)V_2 - (g_{mp7} + g_{op7})V_3 = 0$$
(17)

$$SC_{p}Vout = 0$$
(17)

$$-sC_{n}V_{1} + g_{m2}V_{2} - sC_{p}V_{3} + [G_{2} + s(C_{L} + C_{n} + C_{p})]Vout = 0$$
(14)

دراین دسته معادلات  $g_{oi} = 1/r_{oi}$ ، $G_{1,2} = 1/R_{1,2}$  میباشند. بدیهی است حل مستقیم این دستگاه معادلات با درنظر گرفتن همه پارامترهای مدار منجر به یک تابع انتقال مرتبه چهارم با ضرائب پیچیده می شود که از آن اطلاعات مفیدی راجع به رفتار فرکانسی مدار بهدست نمیآید. لذا برای سادگی، مدار در دوحالت جداگانه و با تقریب معقول تحلیل خواهد شد. در حالت اول در فرکانسهای پائین حول و حوش قطب اصلی که خیلی پائین تر از صفرها و قطبهای مرتبه بالای مدار قرار دارد، مدار تحلیل می شود. در این حالت پارامترهای اصلی تعیین کننده محل قطب اول (قطب اصلی) مقاومتهای  $C_p$  و  $C_n$  و طبقه اول و طبقه دوم  $R_1$  و  $R_2$  و  $R_2$  و خازن های جبران ساز هستند. رابطه بهره ولتاز dc تقویت کننده در (۱۰) داده شده است. در فرکانس-های نزدیک قطب اول بهدلیل خازن نسبتا بزرگ دیده شده در گره خروجی طبقه اول که ناشی از اثر میلر برای خازنهای جبران ساز  $C_p$  و  $C_p$  میباشد امپدانس معادل دیده شده در ورودیهای ترانزیستورهای گیت مشترک Mn7 و مقدار نسبتا کم و جریان خازنهای  $C_n$  و  $C_p$  عمدتا از طریق این دو طبقه Mp7 گیت مشترک که بهصورت بافر جریان عمل میکنند به گره خروجی طبقه اول تزریق می شوند. شکل ۶ عملکرد مدار را به صورت ساده شده در این شرایط نشان

ولتاژهای  $v_p$  و $v_p$  در شکل ۶ نسبت به ولتاژ خروجی Vout خیلی کوچکتر هستند زیرا مقادیر آنها تقسیم شده Vout بر حاصل ضرب بهره ولتاژ طبقه گیت مشترک در بهره ولتاژ طبقه دوم یعنی  $A_{v2}$  میباشد. بنا براین ولتاژ خروجی طبقه اول تقویتکنندهعملیاتی میشود:

$$v_{o1} = R_1 (i_{cp} - i_{cn}) = R_1 (C_p + C_n) \frac{dVout}{dt}$$
 (12)

با توجه به اینکه  $|v_{o1}|_{v_{0}}|v_{o1}|_{v_{0}}$  معادله دیفرانسیل توصیف کننده تغییرات ولتاژ خروجی طبقه اول به صورت زیر قابل حصول است:

$$R_1 |A_{\nu 2}| (C_n + C_p) \frac{dv_{o1}}{dt} + v_{o1} = 0$$
<sup>(19)</sup>

از (۱۶) قطب اصلی تقویتکننده به راحتی به صورت  $\omega_{p1} = 1/(R_1|A_{v2}|(C_p+C_n))$ 

برای تعیین صفرها و قطبهای مرتبه بالاتربا صرف نظر از جملات  $g_{oi}$  و



شکل ۶- مدارساده شده تقویت کننده در خروجی طبقه اول

شماره پیاپی ۱۰۴

این دو خازن با فرض مجموع ثابت آنها، به گونهای که در [۹] صورت گرفته، منجر به داشتن بیشترین مقدار برای خازن معادل  $C_{\rm s}$  خواهد شد که این امر مطابق با (۲۸) با کاهش قطب دوم که اولین قطب مهم و تاثیر گذار در حاشیه فاز بعد از قطب اصلی است، باعث کاهش حاشیه فاز می شود از طرفی بهدلیل تفاوت جزئی در مسیر تقویت سیگنال در شرایط هدایت دو زوج دیفرانسیل مختلف nMOS و pMOS در ورودی، حاشیه فاز درزمان هدایت زوج nMOS با مقدار آن در زمان هدایت زوج دیفرانسیل pMOS متفاوت است. لذا در طراحی بهینه از نقطه نظر حاشیه فاز مناسب این اختیار برای طراح فراهم می شود که با متفاوت گرفتن ظرفیتهای دو خازن جبران ساز هم با دور کردن قطب دوم حاشیه فاز افزایش یابد و هم با ستفاده از روابط مربوطه حاشیه فاز را برای هدایت های دوزوج برابر کرد. در این مدار چون حاشیه فاز در زمان هدایت زوج nMOs کمتر از مقدار مورد نظر ودر زمان هدایت زوج pMOS بیش از حد مورد نیاز است، طبق (۲۶) با افزایش  $C_n$  صفر سمت راست به محور موهومی نزدیک تر شده که این امر موجب کاهش حاشیه فاز می شود ولی چون در این شرایط يعنى هدايت زوج ديفرانسيل pMOS حاشيه فاز بالا مي باشد، امكان اين افزايش وجود دارد. از طرفی همانطور که قبلا ذکر شد در زمان هدایت زوج دیفرانسیل در رابطه صفر سمت راست به جای  $C_n$  خازن $C_p$ جایگزین می شود که nMOS چون در این حالت نیاز به افزایش حاشیه فاز است با ثابت نگه داشتن مجموع ظرفیتها با کاهش  $C_p$  می توان صفر سمت راست را افزایش داد که منجر به افزایش حاشیه فاز در زمان هدایت زوج دیفرانسیلnMOS می شود. در این طراحی بهازای  $C_n \cong 3.4C_p$  حاشیه فاز مطلوب با پهنای باند مورد نظر حاصل مىشود.

### ۴- نتایج شبیه سازی

در این بخش نتایج بهدستآمده از شبیه سازی مداردر فن آوری سی ماوس ۱۸۰ نانومتر TSMC برای برخی از پارامترهای تقویت کننده عملیاتی ارائه می-شود. تمامی افزاره های به کار رفته در این طرح از کتابخانه TSMC می باشد. خازن های به کاررفته برای جبران سازی پاسخ فرکانسی از نوع خازن های فلز-عایق-فلز<sup>9</sup>با چگالی ظرفیت یک فمتوفاراد برمیکرومترمربع هستند. شکل ۷ نمودار تغییرات ضریب هدایت انتقالی دو زوج دیفرانسیل ورودی به همراه ضریب هدایت انتقالی کل تقویت کننده عملیاتی را به ازای تغییرات ولتاژ حالت مشترک ورودی از صفر تا ولتاژ تغذیه ۱/۸ ولت نشان می دهد.



مطابق این شکل حداکثر تغییرات ضریب هدایت انتقالی تقویت کننده در

شکل ۷- ضریب هدایت انتقالی زوج های دیفرانسیل ورودی و ضریب هدایت انتقالی کل تقویتکننده

<sup>6</sup> Metal-Insulator-Metal



ورودی در محدوده ولتاژ زمین تا ولتاژ تغذیه برای ولتاژ حالت مشترک ورودی در حدود ٪/۶۳ است. با توجه به اینکه نمودار ضریب هدایت انتقالی از دو قسمت مستقل مربوط به دو زوج دیفرانسیلی تشکیل شده برای داشتن ضریب هدایت انتقالی تقریبا ثابت تنها لازم است ضریب هدایت دو زوج به هم نزدیک باشند و ناحیه کاری ترانزیستورهای دو زوج (ناحیه اشباع یا زیر آستانه) و یا اثرات کانال کوتاه که رابطه درجه دو جریان درین را زیر سوال می برد در عملکرد مدار تاثیری ندارد. این ویژگی مدار به طور خاص برای فنآوریهای جدید که اهمیت میباشد. تغییرات ناچیز ضریب هدایت انتقالی طبقه ورودی باعث می-ابطه جریان درین ترانزیستورها کاملا با رابطه ساده درجه دو متفاوت است حائز همیت میباشد. تغییرات ناچیز ضریب هدایت انتقالی طبقه ورودی باعث می-شود تغییرات پارامترهای پهنای باند بهره واحد و حاشیه فاز تقویت کننده عملیاتی نیز بهازای تغییرات ولتاژ حالت مشترک ورودی از صفر تا ولتاژ تغذیه کم و قابل قبول باشند. مطابق شکل ۸ این تغییرات به تریب برابر ٪۳۳/۰و./۱/۴۸ نسبت به مقادیر متناظر با ولتاژ حالت مشترک نصف تغذیه (۹/۰

چون جریانهای بایاس کلیه قسمتهای مدار شکل ۲ از منبع جریان اصلیIB تامین می شود، چنانچه مدار مولد این منبع به صورت کاملا مجتمع روی تراشه پیاده سازی شود، به دلیل عدم تطابق پارامترهای مدار منبع جریان تغییرات نسبی در مقدار این جریان با تغییرات فرآیند اجتناب ناپذیر خواهد بود. در این طرح با فرض ۵٪ تغییر در جریان بایاس IB، تغییرات نسبی در پارامترهای اصلی تقویت کننده شامل پهنای باند بهره واحد، بهره ولتاژ cb، حاشیه فاز وضریب حذف سیگنال مشترک تقویت کننده برای ولتاژ حالت مشترک ۹/ولت به ترتیب برابر ۸/۷/۵ ب ۱/۲۰ + ۵/۱/۲ و  $\Lambda/۲$ 



شماره پیاپی ۱۰۴











نرخ چرخش(Slew Rate) پاسخ زمانی سیگنال بزرگ برابر ۳ ولت بر میکروثانیه و زمان استقرار <sup>۷</sup> برای رسیدن خروجی از ۱/۱۶۰ولت به ۰،۰۰۱٪ مقدار نهایی در شرایط سیگنال کوچک برابربا ۱۳/۸نانوثانیه میباشد.

نمودار ضریب حذف سیگنال حالت مشترک<sup>۸</sup> بهازای سه مقدار ولتاژزمین، ولتاژ میانی و ولتاژ تغذیه برای ولتاژ حالت مشترک ورودی، در شکل ۱۳ نشان داده شده است. مقاومت معادل ac در دنباله زوجهای nMOS و pMOS به همراه خازنهای معادل دیده شده در گره سورس مشترک این زوجها که متشکل از



شکل ۱۰- تغییراتTHD برحسب ولتاژ حالت مشترک ورودی



مقادیر ولتاژهای آستانه پائین و بالای مداراشمیت تریگر به گونهای انتخاب می شوند که به ترتیب از حداقل و حداکثر مقادیر مجاز ولتاژ حالت مشترک زوجهای دیفرانسیل nMOS و pMOS ورودی، بیشتر و کمتر باشند. در این طراحی مطابق مشخصه انتقالی مدار اشمیت تریگر که در شکل ۹ نشان داده شده است، سطوح آستانه پائینی و بالایی درحالت نامی به ترتیب ۶۶/۰و ۱/۰۴ولت می باشند. حداقل و حداکثر سطوح آستانه پائین و بالا در گوشههای مختلف فرآیند ودردماهای حدی در بدترین شرایط به ترتیب۶۴/۰۹ و۱/۰۹ولت می اشد که نشان می دهد این مدار سیگنال های کنترلVcb رای کنترل هدایت دوزوج دیفرانسیل ورودی بهدرستی تولید می کند. بهازای ورودی ac با مقدار متوسط نصف تغذیه (۹/۰ولت) و تا حداکثر دامنه ۲۰۰ میلی ولت به دلیل عدم تغییر هدایت بین دو زوج دیفرانسیل ورودی، هیچ پرش زمانی در شکل موج خروجی تقویت کننده مشاهده نمی شود. برای دامنه های بزر گتراز ۲۰۰ میلی ولت يك پرش كوچك به دليل تغيير وضعيت خروجي مدار اشميت تريگروتغيير انتقال هدایت دو زوج ورودی اتفاق میافتد اما به دلیل کوچکی دامنه پرش نسبت به دامنه سیگنال اصلی تاثیر قابل ملاحظه ای روی اعوجاج هارمونیکی كل تقويت كننده ندارد. اين موضوع ازمنحني تغييرات THD برحسب ولتاژ حالت مشترک ورودی در شکل ۱۰ قابل مشاهده است. این نمودار حاصل شبیه سازی تقویت کننده بافر شکل ۱۱ می باشد. در دامنه های ورودی کم در بدترین حالت مقدار THD //۰۲۰ (۷۴– دسی بل) است. افزایش THD برای دامنه های بزر گتر از ۲۵/ ولت مربوط به محدود شدن دامنه نوسان توسط طبقه خروجی است.

۲۰ پاسخ پله مدارشکل ۱۱ بهازای مقاومت بار ۱۰مگا اهم وخازن موازی ۲۰ پیکوفاراد در شکل ۱۲ نشان داده شده است. برای ورودی پله با دامنه ۲/۴ ولت،

<sup>7</sup> Settling Time

<sup>&</sup>lt;sup>8</sup> Common Mode Rejection Ratio (CMRR)

شماره پیاپی ۱۰۴









ولتاژ نویز ظاهر می شوند و بیشترین سهم را در نویزولتاژ دارند، افزایش سطح گیت ترانزیستورهای طبقه دیفرانسیل با ثابت نگه داشتن نسبت عرض ترانزیستور به طول آنها می تواند به کاهش نویز سوسوئی کمک کند.

<sup>10</sup> Flicker's Noise

جدول ۱- نتایج حاصل از شبیه سازی پارامترهای تقویتکننده در

كوسه هاي محتلف قرايند								
FS +۲V °C	SF +۲۷ °C	FF ₋۲・ °C	SS +\ °C	ТТ +тү °С	ولتاژ حالت مشترک (ولت)	گوشه پارامتر		
49/2	۵۳/۱	84/8	٣٩/٧	۵۱/۱	•	پهنای باند (MHz)		
۵۲/۶	49/.	۶۴/۰	۳٩/۴	۵۰/۹	٠/٩			
۵۳/۰	49/4	84/V	۳۹/۸	۵١/٢	١/٨			
87/4	۶١/٣	۵۶/۸	۶۵/۶	۶١/٧	•	حاشیه فاز (درجه)		
87/1	۶۵/۰	۵۷/۲	۶۹/۲	۶۳/۳	٠/٩			
۶١/٩	۶۴/۷	۵۶/۹	۶۸/۸	۶۳/۱	١/٨			
۷۶/۸	۲/۸/	۲۵/۲	ΥΛ/Λ	٨٠/٨	•	بهره ولتاژ (دسی بل)		
۷۹/	۷۳/۲	۷۳/۹	۷۷/۶	۷۹/۶	٠/٩			
۷۹/۷	۲/۳/۲	٧۴/۰	۲۲/۶	٧٩/۶	١/٨			

خازنهای سورس-بدنه ترانزیستورهای زوج دیفرانسیل و خازن درین-گیت ترانزیستور دنباله است، تشکیل یک صفر در تابع انتقال بهره حالت مشترک میدهند که چون این صفربزرگتر از قطب اصلی تقویت کننده است افت CMRR از فرکانس این صفر که حول و حوش ۲۰۰ کیلوهرتز است، شروع می شود.

منحنی تغییرات ضریب حذف منبع تغذیه<sup>۹</sup> بهازای سه مقدار ولتاژزمین، ولتاژمیانی و ولتاژ تغذیه برای ولتاژ حالت مشترک ورودی، در شکل ۱۴ نشان داده شده است.

ولتاژ آفست ورودی درزمان هدایت دو زوج دیفرانسیل pMOS و pMOS در حدود ۱۸ میلی ولت میباشد که سهم عمده در این ولتاژ مربوط به ترانزیستورهای Mn4-Mn5 و Mp4-Mp5 است و لذا راهکار کاهش ولتاژ آفست افزایش سطح گیت این ترانزیستورها با افزایش یکسان طول و عرض این ترانزیستورها میباشد. البته انجام اینکار باعث افزایش خازنهای این قسمت میشود مدار شده که باعث کاهش اندازه قطبهای مدار مربوط به این قسمت میشود که برای جبران آن لازم است ضریب هدایت انتقالی این ترانزیستورها ازطریق افزایش حیان مراوم به مدار شده که باعث کاهش اندازه قطبهای مدار مربوط به این قسمت میشود به برای جبران آن لازم است ضریب هدایت انتقالی این ترانزیستورها ازطریق افزایش جریان بایاس زیاد شود که این امر افزایش توان مصرفی تقویت کننده را به همراه دارد.

مقادیر پارامترهای مهم تقویت کننده شامل پهنای باند، حاشیه فازو بهره dc درگوشههای مختلف فرایند در جدول ۱ نشان داده شده است.

درگوشه SS با بالاترین دما و حداکثر ظرفیت برای خازنهای جبران ساز کمترین پهنای باند بهدست میآید که چون زوج های دیفرانسیل ورودی در ناحیه زیر آستانه کارمیکنند، عمده کاهش این پارامتر به دلیل افت ضریب هدایت انتقالی زوج دیفرانسیل ورودی در دمای بالا با افزایش ولتاژ حرارتی در رابطه این ضریب و همچنین افزایش ظرفیت خازنهای جبران ساز در گوشه SS مربوط به خازنهای فرایند میباشد.

نتایج حاصل ازشبیه سازی مونته کارلو برای بهره ولتاژch، حاشیه فاز و پهنای باند بهره واحد در شکل ۱۵ نشان داده شده است. براساس این نتایج مشخص است که با تعداد اجرای ۱۰۰۰بار آنالیز مونته کارلو، تمامی پارامترها مقادیر معقول خود حول مقدار نامی را حفظ کردهاند.

شکل ۱۶ مقدار چگالی ولتاژ نویز ارجاع داده شده به ورودی تقویت کننده را نشان میدهد. در فرکانسهای پائین بهدلیل نویزسوسوئی<sup>۱۰</sup> چگالی نویز بالا میباشد. از آنجا که نویز ترانزیستورهای زوج دیفرانسیل ورودی مستقیما در این

<sup>9</sup> Power Supply Rejection Ratio (PSRR)



شماره پیاپی ۱۰۴

شکل۱۷ و جانمایی طرح در شکل ۱۸ نشان داده شدهاند. کل ابعاد طول و عرض طرح به ترتیب درحدود ۱۴۰در ۷۲ میکرومتر میباشد.

برخی از مشخصات مهم تقویت کننده عملیاتی طراحی شده با مشخصات



شکل۱۷- جانمایی تقویت کننده

متناظر چند کارمشابه قبلی در جدول ۲ مقایسه شده است. به منظور ارائه یک شاخص کمّی برای مقایسه عملکرد کار موجود با کارهای مشابه دیگر از ضریب شایستگی تعریف شده در [۱۰] که به صورت زیر تعریف می شود، استفاده شده است:

$$FoM = \frac{GBW}{P_{Sup}} \frac{C_L}{C_{ref}} \tag{71}$$

که در آن GBW پهنای باند بهره واحد برحسبMHz تعذیه واکن مصرفی منبع تغذیه در شرایط ایستا بدون حضور سیگنال ac برحسب  $C_{ref}$  هازن مرجع که در [16]، ۱۰ پیکوفاراد درنظر گرفته شده است و  $C_L$  خازن بار برحسب pF در خروجی تقویت کننده است. *FOM* برحسبMHz/mW بیان می شود.

### ۵- نتیجه گیری

در این مقاله طراحی و تحلیل یک تقویت کننده عملیاتی با قابلیت تغییر ولتاژ بین زمین تا تغذیه در ورودی و خروجی آن ارائه شد. رابطه جریان درین ترانزیستورهای ورودی متناظر با نواحی زیر آستانه یا اشباع و اثرات کانال کوتاه تاثیری در تعیین ضریب هدایت انتقالی کل طبقه ورودی ندارد. یک تقویت کننده طبقه AB CMOS AB به عنوان طبقه خروجی استفاده شد که جریان های بایاس

نرخ چرخش (V⁄µs)

تغييرات هدايت انتقالي ورودي(%)

توان مصرفی(mW)

ضریب شایستگی (FoM)



شکل ۱۷– نتایج شبیه سازی بعد از لی آوت پاسخ فرکانسی تقویت کننده (الف) دامنه (ب) فاز

با استخراج تمامی مقاومتها وخازنهای پارازیت مربوط به لایههای فلزی و لایه پلی سیلیکن گیت ترانزیستورها در طرح جانمایی شده تقویت کننده، نتایج شبیه سازی بعد از لی آوت مدار مربوط به دامنه و فاز پاسخ فرکانسی در

[11] [17]\* [8] [17]\* [۴] پارامترها كارموجود ٠/١٨ فن آوری سی ماوس (µm) • / Å ./13 • / ٣ ۵ . 18 ./1٨ ولتاژ تغذيه (ولت) ٣ ۱/۸ ٠/٩ ٣ ۵ 1/ 8 ۲٠ ۵ ۵ 1 . . 1. ١ خازن بار (pF) γ۰ 98/18 19/8 بهره ولتاژ db) (dB) 1.7 177 ۶۵ 1.. 9.18 ۱ ۵٩/۵١ 5./9 پهنای باند بهره واحد (MHz) ١ ۶. ۷۸/۳ ۶. 18/66 حاشيه فاز (درجه) N/A 88/8 ضریب حذف سیگنال مشترک(dB) ٨٠ ٩٠ 171 110 N/A 171/4

۱٩

۲/۳

۶/۱

۷/۴

۲/۱

N/A

./578

44/1

./٢۵

N/A

./.747

41/1

31/4

۱۳/۳

٣/٧

۱/۶

۱۵۰

۵

١٠

۵

ت مهم تقویت کننده عملیاتی طراحی شده با مشخصات متناظر چند کارمشابه	جدول ۲- مقایسه مشخصان
---	-----------------------

۹۳/۴ «نتایج اندازه گیری

۳١

.188

1/+9

شماره پیاپی ۱۰۴

Symposium on Low Power Electronics and Design, ISLPED '03., pp. 353-358, 2003.

- [7] Minsheng Wang, T. L. Mayhugh, S. H. K. Embabi and E. Sanchez-Sinencio, "Constant-g/sub m/ rail-to-rail CMOS op-amp input stage with overlapped transition regions," IEEE Journal of Solid-State Circuits, vol. 34, no. 2, pp. 148-156, Feb. 1999.
- [8] R. Hogervorst, J. P. Tero and J. H. Hoijising, "Compact CMOS constant-g/sub m/ rail-to-rail input stage with g/sub m/-control by an electronic zener diode," *IEEE Journal of Solid-State Circuits*, vol. 31, no. 7, pp. 1035-1040, July 1996.
- [9] M. Yavari, O. Shoaei and F. Svelto, "Hybrid cascode compensation for two-stage CMOS operational amplifiers," 2005 IEEE International Symposium on Circuits and Systems, Vol. 2, pp. 1565-1568, 2005.
- [10] K. J. De Langen and J. H. Huijsing, "Compact low-voltage powerefficient operational amplifier cells for VLSI," *IEEE Journal of Solid-State Circuits*, vol. 33, no. 10, pp. 1482-1496, Oct. 1998.
- [11] A. K. Dubey, R. K. Nagaria, P. K. Pal and R. K. Singh, "Enhanced slew rate, constant-gm rail-to-rail OpAmp using 1:2 current mirror biasing technique," 2016 International Conference on Computing, Communication and Automation (ICCCA), pp. 1612-1618, 2016.
- [12] L. Liu, M. Chen, W. Huang, X. Liao and J. Xu, "A High Current-Efficiency Rail-to-Rail Class-AB Op-Amp With Dual-Loop Control," in *IEEE Transactions on Circuits and Systems II: Express Briefs*, vol. 69, no. 11, pp. 4218-4222, Nov. 2022.
- [13] A. D. Grasso, S. Pennisi, G. Scotti and A. Trifiletti, "0.9-V Class-AB Miller OTA in 0.35- μm CMOS With Threshold-Lowered Non-Tailed Differential Pair," in *IEEE Transactions on Circuits and Systems I: Regular Papers*, vol. 64, no. 7, pp. 1740-1747, July 2017.

و بار در آن توسط دو حلقه تراخطی فراهم شده است. با نوشتن و حل معادلات مربوطه برای مدار معادل ac، روابط تحلیلی برای بهره ولتاژ dc و موقعیت صفرها و قطبها بهدست آمد. این روابط میتواند برای طراحی یک تقویت کننده با حاشیه فاز و پهنای باند مناسب و توان مصرفی کم استفاده شود.

#### مراجع

- [۱] خلیل منفردی، یوسف بلقیس آذر، «تقویت کننده کسکود تمام تفاضلی بازیابی تاشده بهبودیافته ولتاژ و توان پایین»، مجله مهندسی برق دانشگاه تبریز، جلد ۸۴ ، شماره ۱، صفحات ۳۲۷-۲۳۴، بهار ۱۳۹۷.
- [۲] سعید بناگذار، مصطفی یارقلی، «تقویت کننده هدایت عملیاتی با شاخههای بازیابی جریانی برای کاربردهای فوق کم توان»، مجله مهندسی برق دانشگاه تبریز، جلد ۵۰ ، شماره ۱، صفحات ۳۱–۴۰، بهار ۱۳۹۹.
- [3] C. Veselu, C. Stănescu and G. Brezeanu, "Low current constant-gm technique for rail-to-rail operational amplifiers," 2020 International Semiconductor Conference (CAS), pp. 253-256, 2020.
- [4] N. Baxevanakis, I. Georgakopoulos and P. P. Sotiriadis, "Rail-to-rail operational amplifier with stabilized frequency response and constant-gm input stage," 2017 Panhellenic Conference on Electronics and Telecommunications (PACET), pp. 1-4, 2017.
- [5] L. L. Malavolta, R. L. Moreno and T. C. Pimenta, "A self-biased operational amplifier of constant gm for 1.5 V rail-to-rail operation in 130nm CMOS," 2016 28th International Conference on Microelectronics (ICM), pp. 45-48, 2016.
- [6] M. M. Ahmadi, R. Lotfi and M. Sharif-Bakhtiar, "A new architecture for rail-to-rail input constant-g/sub m/ CMOS operational transconductance amplifiers," Proceedings of the 2003 International