

طراحی و پیاده‌سازی بانک فیلتر منطبق موازی در رادارهای فشرده‌سازی پالس

رضا کیوانشکوه^{۱*}، مجید اخوت^۲

۱- کارشناس ارشد، ۲- استادیار، دانشگاه جامع امام حسین(ع)، پژوهشکده مخابرات و الکترونیک فجر

E-mail: kayvanshokoo@yahoo.com

(دریافت: ۸۸/۱۲/۱۱، پذیرش: ۸۹/۰۴/۲۹)

چکیده

در این مقاله، استفاده از بانک فیلتر منطبق موازی بر مبنای کدهای باینری فازی برای غلبه بر شیفت فازی در رادارهای ثابتی که از تکنیک فشرده‌سازی پالس بهره می‌برند پیشنهاد شده است. تلفات عدم تطبیق ناشی از شیفت داپلر هدف با استفاده از فیلترهای موازی زوج یا فرد کاهش می‌یابد. با افزایش تعداد فیلترها در بازه سرعت هدف و نزدیک شدن فرکانس‌های مرکزی فیلترها به یکدیگر، همپوشانی فیلترها افزایش یافته و در نتیجه، تلف در خروجی کاهش می‌یابد. تضعیف در خروجی فیلتر منطبق گیرنده به خاطر سرعت اهداف هوایی، با استفاده از نرم‌افزار MATLAB تحلیل شده و راه‌حلی برای محاسبه حداقل تعداد فیلتر مورد نیاز که حداقل تلفات SNR را تأمین کند، پیشنهاد شده است. در انتها دو روش برای پیاده‌سازی فیلترهای موازی با FPGA در گیرنده راداری اهداف هوایی ارائه شده است که با هم مقایسه شده‌اند.

کلیدواژه‌ها: فشرده‌سازی پالس راداری؛ فیلتر منطبق؛ شیفت فازی؛ تلفات عدم تطبیق؛ کدهای باینری فازی

Design and Implementation of Parallel Matched Filter Bank in Pulse Compression Radars

R. Keyvan Shokoo^{1*}, M. Okhovat²

FAJR Research Center, Imam Hossein University

E-mail: kayvanshokoo@yahoo.com

Abstract

In this paper, exploitation of parallel matched filters bank based on binary phase code is proposed, to overcome shift Doppler in ground based radars which use pulse compression technique. The mismatch loss due to target Doppler shift in radar receiver reduced by odd or even number of these parallel filters. By increasing the number of filters over target velocity axis the central Doppler frequencies of the neighbor filters approach together and consequently the overlap increases and results in the straddling loss decrease in output. Using MATLAB software, the attenuation in the output of the receiver matched filter due to airborne target velocity was analyzed and a solution to calculate minimum number of filters is proposed for minimum loss of SNR. Finally, two methods for implementation of parallel matched filters on FPGA in the airborne targets radar receiver are presented and compared.

Keywords: Radar Pulse Compression; Matched Filter; Phase Shift; Binary Phase Codes

۱. مقدمه

در فشرده سازی پالس به منظور افزایش برد، در فرستنده پالس را پهن می کنند، در حالی که برای دسترسی به سلول های با تفکیک پذیری کوچک و بهبود تفکیک پذیری به پالس های باریک نیاز می باشد. یک پالس کوتاه، پهنای باند طیفی گسترده ای دارد و اگر یک پالس بلند بخواهد همان پهنای باند طیفی پالس کوتاه را داشته باشد، می بایست در فرکانس یا فاز مدوله شود. در این مقاله فرض بر این است که یک رادار همدوس فشرده ساز پالس کد شده فازی در محیطی نویزی قرار داشته باشد.

فیلتر منطبق^۱، یک فیلتر بهینه خطی باند پایه است که پاسخ ضربه آن به ازاء سیگنالی خاص، SNR را در واحد زمان در خروجی پردازشگر سیگنال حداکثر می نماید. خروجی فیلتر منطبق تنها به انرژی سیگنال وابسته است و به شکل موج آن هیچ وابستگی ندارد. در رادار، اکوی بازگشتی از هدف نقطه ای در واقع نسخه تأخیر یافته زمانی^۲ یا شیفیت داپلر یافته^۳ سیگنال ارسالی است. در روش متعارف، فیلتر منطبق بین سیگنال دریافتی و نسخه ای از کد ارسالی، همبستگی متقابل می گیرد.

هرگاه فاصله بین رادار و هدف تغییر کند، فرکانس دریافتی توسط گیرنده رادار نسبت به فرکانس کاری رادار تغییر خواهد کرد. لذا سیگنال های بازگشتی از هدف متحرک دارای شیفیت فرکانس داپلری متناسب با سرعت هدف می شوند. شیفیت داپلر در واقع شیفیت فاز پیوسته ای را روی سیگنال دریافتی اعمال می نماید که باعث عدم تطبیق بین سیگنال ارسالی و دریافتی در فیلتر منطبق و تحمیل تلفی به سامانه می گردد. در واقع فرکانس داپلر به خاطر تغییرات سرعت هدف و در نتیجه، فرکانس داپلر متغیر و وجود سیگنال لحظه ای براساس دیدن هدف در زمانیکه بیم اصلی آنتن از روی آن عبور می کند، ماهیتی غیر ایستا دارد ولی ما در اینجا آن را ایستا فرض می کنیم.

رادار فشرده سازی پالس دیجیتال با کد باینری فازی به طول N و عرض زیر پالس τ را در نظر بگیرید. مشکل اساسی این رادارها علاوه بر برد کور بیشتر، آشکار سازی اهداف هوایی با سرعت بالا می باشد که استفاده از پالس های بلند در

ارسال، مشکل فشرده سازی پالس در زمان واقعی^۴ را تشدید می کند [۱-۳].

در این مقاله در ۷ بخش به موارد زیر اشاره شده است: پس از مقدمه و در بخش دوم، مدلسازی سیگنال و نویز ارائه شده است. در بخش سوم تابع تضعیف ناشی از عدم تطبیق سیگنال دریافتی در فیلتر منطبق محاسبه و نمودار آن نشان داده شده است. در بخش چهارم الگوریتم پیاده سازی بانک فیلتر منطبق موازی و دو روش ممکن برای پیاده سازی با تعداد فیلترهای زوج و فرد در آن مقایسه شده اند. در بخش پنجم هم روش پیاده سازی بانک فیلتر منطبق موازی روی چیپ های FPGA ارائه شده و مقایسه ای بین روش های مذکور انجام شده است.

۲. مدلسازی سیگنال و نویز

در رادارهای همدوس، سیگنال بازگشتی از هدف می تواند هر دو مدولاسیون دامنه و فاز را داشته باشد. سیگنال بازگشتی از هدف در یک رادار همدوس فشرده ساز پالس کد شده فازی را می توان به صورت زیر نوشت [۷]:

$$R(t) = a_r(t) e^{j2\pi(f_0 + f_D)t} \quad (1)$$

که در آن $a_r(t)$ دامنه سیگنال بازگشتی است که بر اساس نمونه های مدل سورلینگ مدل می شود و f_0 فرکانس ارسالی است. در این رابطه f_D نشان دهنده فرکانس داپلر ناشی از حرکت هدف می باشد.

به طور کلی سیگنال راداری در پردازشگر رادار، به صورت زیر خواهد بود:

$$Y = R + I \quad (2)$$

که در آن R نشان دهنده سیگنال بازگشتی از هدف با رابطه بیان شده در معادله (۱) و I نشان دهنده تداخل (مجموع نویز و کلاتر) می باشد.

$$Y = [y_0 \ y_1 \ \dots \ y_{N-1}]^T \quad (3)$$

$$R = [r_0 \ r_1 \ \dots \ r_{N-1}]^T \quad (4)$$

$$I = [i_0 \ i_1 \ \dots \ i_{N-1}]^T \quad (5)$$

1. Matched Filter
2. Time-Delayed
3. Doppler-Shifted

منطبق سبب کاهش سطح گلبرگ اصلی، تغییر ساختار و افزایش سطوح گلبرگ‌های فرعی و در نهایت عدم تطبیق بیشتر و افزایش تلفات SNR می‌گردد. با فرض اینکه زاویه بردار سرعت هدف و خط دید رادار (θ) باشد، سرعت شعاعی هدف برابر $V_R = V \cos \theta$ می‌شود، که V سرعت یا دامنه بردار سرعت است. در نتیجه شیفت فرکانس داپلر به‌صورت زیر بیان می‌گردد [۲]:

$$f_D = \frac{2V_R}{\lambda} = \frac{2V_R}{C} f_0, \quad \omega_D = 2\pi f_D \quad (9)$$

شیفت فازی درون یک پالس با عرض T ، برابر $2\pi f_D T$ است. اگر $D = f_D T$ باشد، در $D=1$ فاز روی دایره 2π درون پالس می‌چرخد. در کدهای باینری فازی معمولاً $D < 0.5$ یا برای اطمینان بیشتر آن را کمتر از 0.3 در نظر می‌گیرند. به عنوان مثال سرعت نفر پیاده بسیار کم و تقریباً 3m/s و خودروهای سبک نیز حداکثر 40m/s سرعت دارند، در راداری با فرکانس موج حامل 11GHz، شیفت داپلر این‌گونه اهداف حداکثر 2.9KHz خواهد شد. در حالی که با همین مشخصات راداری، اهداف هوایی با سرعتی در حدود 850Km/h، شیفت داپلری در حدود 17.3KHz دارند که شیفت فازی معادل 6.2 درجه در هر میکرو ثانیه ایجاد خواهند کرد. اگر طول پالس مدوله شده راداری در ارسال بیشتر از 29μs باشد، در پالس دریافتی 180 درجه شیفت فازی رخ خواهد داد، ولی اگر شرط $N \tau f_D < 0.3$ برقرار باشد، شیفت فازی در پالس دریافتی ایجاد نخواهد شد. با توجه به سرعت هدف و برای اجتناب از شیفت فازی، محدودیتی به حداقل عرض زیر پالس τ و طول کد N تحمیل می‌گردد. در کدهای طولانی، تلف عدم تطبیق ناشی از شیفت داپلر هدف در خروجی فیلتر منطبق، با استفاده از فیلترهای موازی که هر کدام با سرعت‌های مختلفی از هدف تطبیق یافته‌اند، کاهش می‌یابد [۵].

با فرض اینکه سیگنال‌های ارسال و بازگشتی به ترتیب با S_n و R_n نشان داده شوند، خروجی فیلتر منطبق مرسوم به‌صورت زیر می‌باشد:

$$y(m) = \sum_{k=0}^{N-1} S_k R_{k+m}^* \quad (10)$$

نویز دریافتی در سیگنال بازگشتی از هدف، ناشی از ترکیب نویز داخلی سامانه رادار (نویز گیرنده) و نویز خارجی (محیطی) است. از جمله نویزهای خارجی می‌توان به نویز خورشیدی، نویز اتمسفر و نیز نویز ناشی از احتراق در تجهیزات توان و دیگر منابع ساخت بشر اشاره نمود. نویز داخلی شامل نویز ایجاد شده توسط مشخصه دمایی نویز آنتن، نویز فاز ناشی از نوسان‌سازها و نویز حرارتی گیرنده است. در فرکانس‌های بالاتر از UHF، اثرات نویزهای خارجی آنقدر کم می‌شود که می‌توان نویز دریافتی را فقط مربوط به نویز داخلی گیرنده دانست. نمونه‌های نویز همیشه در خروجی گیرنده وجود دارند و هیچ‌وقت نمی‌توان آن‌ها را به صفر رساند. نویز گیرنده که بیشتر مربوط به نویز حرارتی ناشی از حرکت الکترون‌ها در قطعات نیمه هادی می‌باشد، معمولاً به‌صورت مختلط سفید گوسی در نظر گرفته می‌شود. با رعایت نرخ نمونه‌برداری نایکوئیست، نمونه‌های متوالی نویز با همدیگر ناهمبسته می‌شوند. در زیر، بردار نمونه‌های نویز به همراه ویژگی طیفی آن ارائه شده است:

$$N = [n(O) \ n(T_3) \ n(2T_s) \ \dots \ n((N-1)T_s)]^T \quad (6)$$

که در آن T_3 برابر زمان نمونه‌برداری است. نویز گیرنده از نظر طیفی سفید است و تابع توزیع دامنه آن گوسی فرض می‌شود. در رابطه زیر σ_n^2 برابر با توان نویز است.

$$E\{n_i n_j\} = \begin{cases} \sigma_n^2 & i = j \\ 0 & i \neq j \end{cases} \quad (7)$$


بنابراین ماتریس کواریانس نویز به‌صورت زیر قابل بیان است:

$$R_n = \sigma_n^2 I_n \quad (8)$$

که در آن I_n ماتریس همانی $N \times N$ است.

۳. محاسبه تابع تضعیف ناشی از عدم تطبیق سیگنال دریافتی در فیلتر منطبق

اهداف هوایی با سرعت‌های بالا مانند هواپیما و دیگر اهداف پرنده نسبت به اهداف زمینی مانند نفر پیاده یا خودرو نظامی، شیفت داپلر بزرگ‌تری را ایجاد می‌کنند که در خروجی فیلتر



شکل ۱. تابع تضعیف ناشی از عدم تطبیق فیلتر براساس تغییرات N

۴. الگوریتم پیاده‌سازی بانک فیلتر منطبق موازی

اگر در ساختار فیلترهای منطبق موازی به k فیلتر موازی نیاز باشد، حداقل تعداد فیلتر مورد نیاز می‌تواند زوج یا فرد باشد. از نظر سخت‌افزاری در فیلترهای موازی فرد، یک فیلتر بیشتر مورد استفاده قرار می‌گیرد ولی در عوض فرکانس‌های نزدیک به شیفت داپلر صفر نیز در محاسبات منظور می‌گردد. لذا در رادارهایی با پس‌زمینه کلاتری قوی که اهداف سریع در آن‌ها قرار می‌گیرند، استفاده از این نوع بانک فیلتر برای آشکارسازی پیشنهاد می‌شود.

حداقل تعداد فیلتر مورد نیاز برای جبران تلفات عدم تطبیق، به حداکثر سرعت شعاعی هدف Max- V_R ، فرکانس موج حامل رادار f_0 ، طول دنباله کد N و حداقل تفکیک‌پذیری برد رادار δR بستگی دارد. با استفاده از الگوریتم نشان داده شده در شکل (۲)، در ساختار فیلترهای موازی، برای فرکانس داپلری بین فرکانس مرکزی دو فیلتر مجاور، یک حداکثر تلف straddling مابین نقطه‌های بهینه پاسخ فیلتر در نظر گرفته می‌شود که با افزایش تعداد فیلترهای موازی، این مقدار کاهش می‌یابد.

به‌عنوان مثال ساختار گیرنده رادار با فیلترهای منطبق موازی فرد در شکل (۳) نشان داده شده است. در سیستم پیشنهاد شده، از $k=2M+1$ فیلتر موازی فرد استفاده می‌شود. MF_0 فیلتر منطبق برای شیفت داپلر صفر، MF_1 فیلتر منطبق برای شیفت داپلر ω_1 و MF_M فیلتر منطبق برای شیفت داپلر ω_M است.

که شیفت داپلر تحمیل شده به سیگنال ارسالی در سیگنال بازگشتی را می‌توان به صورت زیر نشان داد:

$$R_n = S_n e^{j\omega_D n} \quad (11)$$

خروجی فیلتر منطبق به ازاء کد ارسالی C_n به صورت زیر نوشته می‌شود:

$$y(m) = \sum_{k=0}^{N-1} C_k C_{k+m}^* e^{-j\omega_D(k+m)} \quad (12)$$

با نمونه برداری از سیگنال خروجی در شرایط ایده‌آل $m=0$ و با فرض $|C_k|^2 = 1$ و نرمالیزاسیون خروجی با N، داریم:

$$y(0) = \frac{1}{N} \sum_{k=0}^{N-1} e^{-j\omega_D k} \quad (13)$$


مقدار $y(0)$ اختلاف بین سیگنال‌های ارسال و دریافت را بیان می‌کند که این اختلاف همان تضعیف ناشی از سرعت شعاعی هدف (فرکانس داپلر) می‌باشد که آن را با $A(\omega_D)$ نشان می‌دهیم. مقدار دامنه $|A(\omega_D)|$ را می‌توان به صورت زیر نوشت:

$$|A(\omega_D)| = \frac{1}{N} \left| \frac{\sin\left(\frac{\omega_D N}{2}\right)}{\sin\left(\frac{\omega_D}{2}\right)} \right| \quad (14)$$


نمودار زیر برای راداری با فرکانس موج حامل 11GHz و تفکیک‌پذیری برد 10m و به ازاء مقادیر مختلف N، تابع تضعیف $|A(\omega_D)|$ برای اهدافی تا حداکثر سرعت 600m/s در شکل (۱) تحلیل شده است.

حداقل سرعت شعاعی هدف که به ازاء تابع تضعیف صفر، با شرط $\frac{\omega_D N}{2} = k\pi$ حاصل می‌شود، برابر است با:

$$\min V_R |_{A(\omega_D)=0} = \frac{C}{2f_0 \tau N} \quad (15)$$



شکل ۲. الگوریتم ساختار فیلترهای موازی



شکل ۳. ساختار فیلترهای موازی فرد

براساس الگوریتم ارائه شده با $M=0$ شروع به محاسبه حداکثر تلف (ML) می‌نماییم. اگر حداکثر تلف محاسبه شده کوچک‌تر از تلف مجاز سیستم باشد، یک فیلتر کافی است، یعنی به همان روش مرسوم از یک فیلتر منطبق درگیرنده استفاده می‌نماییم. در غیر این صورت، M را تا حدی افزایش می‌دهیم تا تلف کل فیلترهای موازی، کوچکتر از تلف مجاز سیستم گردد، بدین ترتیب از M نهایی به دست آمده تعداد کل فیلتر (k) محاسبه می‌شود.

با استفاده از M به دست آمده و فرکانس داپلر مرکزی فیلترها $(V_{f_D}(i))$ ، k فیلتر به دست آمده را در محدوده معین سرعت روی محور داپلر هدف جای می‌دهیم. با توجه به یکسان بودن پهنای باند تمامی فیلترها، فرکانس‌های مرکزی به یکدیگر نزدیک شده و فیلترها روی هم می‌افتند، در نتیجه مقدار SNR قرار گرفته بین فرکانس‌های مرکزی دو فیلتر مجاور نسبت به حالت تک فیلتری افزایش خواهد یافت.

$$V_{f_D}(i) = \frac{2i}{k} V_{max} \quad (19)$$

که $i = -M, \dots, -2, -1, 0, 1, 2, \dots, M$

اداری با فرکانس موج حامل 11GHz، تفکیک پذیری برد 10m، طول کد $N=100$ و میزان حداکثر تلف مجاز سیستم 0.5dB برای اهداف هوایی با حداکثر سرعت 600m/s را در نظر بگیرید، حداکثر تلف عدم تطبیق این رادار در نمودار شکل (۵) تحلیل شده است.

از آنجایی که جهت حرکت هدف ناشناخته است و اهداف، هم می‌توانند دور و هم نزدیک شوند، لذا ساختار این فیلترهای منطبق در فرکانس‌های داپلر متقارن است، یعنی این فیلترها برای $M, \dots, 2, 1, 0$ مقادیر ω_K و ω_{-K} را می‌توانند اختیار کنند. به دلیل اینکه فرکانس داپلر هدف نامعلوم است، فیلترها به صورت یکنواخت روی محور فرکانس توزیع می‌گردند. فیلترها در محور فرکانس به ازاء تضعیف هر فیلتر در شکل (۴) نشان داده شده است.

نقطه مشترک دو فیلتر مجاور روی محور فرکانس داپلر، حداکثر تلف و حداقل تلف مابین نقطه‌های بهینه پاسخ فیلتر را خواهد داشت:


$$V_{int(i)} = \frac{2i+1}{2M+1} V_{max} \quad (16)$$

که $i = -M, \dots, -1, 0, 1, \dots, M$ است و رابطه زیر حداکثر تلف در نقاط مشترک $V_{int(i)}$ را بیان می‌کند:

$$ML = \frac{1}{N} \left| \frac{\sin\left(\frac{\omega_{int(i)} N}{2}\right)}{\sin\left(\frac{\omega_{int(i)}}{2}\right)} \right| \quad (17)$$

که شیفت فازی $\omega_{int(i)}$ ناشی از فرکانس داپلر نقاط مشترک از رابطه زیر به دست می‌آید:

$$\omega_{int(i)} = 2\pi \frac{2\left(\frac{V_{max}}{2M+1}\right)}{C} f_0 T_s \quad (18)$$




شکل ۴. توزیع یکنواخت فیلترهای موازی فرد روی محور داپلر

همان‌طور که در الگوریتم ساختار فیلترهای موازی بیان شد، تعداد فیلترهای موازی زوج، برابر $k=2M$ فیلتر است، و تفاوت آن با تعداد فیلترهای فرد در این است که برای شروع محاسبه، مقدار M صفر نخواهد بود. همانند قبل MF_1 فیلتر منطبق برای شیفت داپلر ω_1 و MF_M فیلتر منطبق برای شیفت داپلر ω_M است، و به این ترتیب شیفت داپلر نیز هم به صورت مثبت و هم به صورت منفی خواهد بود.

شکل (۷) توزیع یکنواخت فیلترها در محور داپلر به ازاء تضعیف هر فیلتر را نشان می‌دهد.

Matched Filter Frequencies



شکل ۷. توزیع یکنواخت فیلتر روی محور داپلر در فیلتر موازی زوج


همان‌طور که در شکل (۷) نیز نشان داده شده، نقاط مشترک فیلترهای مجاور روی محور فرکانس داپلر، حداکثر تلف را خواهند داشت:

$$V_{int(i)} = \frac{2i}{2M} V_{max} \quad (20)$$

که $i = -(M-1), \dots, -2, -1, 0, 1, 2, \dots, (M-1)$ با استفاده از نقاط مشترک $V_{int(i)}$ در (۲۰)، می‌توان حداکثر تلف را با استفاده از (۱۷) محاسبه کرد. فرکانس داپلر نقاط مشترک $\omega_{int(i)}$ با رابطه زیر بیان می‌گردد:


$$\omega_{int(i)} = 2\pi \frac{2 \left(\frac{V_{max}}{2M} \right)}{C} f_0 T_s \quad (21)$$

فرآیند به دست آوردن حداقل تعداد فیلترهای زوج، همانند روال فیلترهای فرد می‌باشد. با این تفاوت که با $M=1$ شروع به محاسبه ML می‌نماییم. در $M=1$ ، اگر تلف محاسبه شده کوچک‌تر از تلف مجاز سیستم باشد، دو فیلتر کافی است و این




شکل ۵. تضعیف در خروجی ساختار ۳ فیلتر موازی

همان‌طور که در شکل (۵) نشان داده شده است، با استفاده از ۳ فیلتر موازی، حداکثر تلف به کمتر از تلف مجاز سیستم (از 0.5dB به 0.1577dB) می‌رسد. می‌بینیم که فرکانس‌های داپلر مرکزی فیلترها در 0، -400 m/s، 400 m/s قرار دارند. با تغییر پارامترهای راداری $N=169$ و $f_0=15.5\text{GHz}$ تضعیف ناشی از داپلر هدفی با سرعت 360m/s به 2.9dB افزایش می‌یابد. اگر بخواهیم تلف straddling به کمتر از 0.5dB برسد، در ساختار فیلترهای موازی به فیلترهای بیشتری برای جبران نیاز است که این موضوع در شکل (۶) نشان داده شده است. با ۵ فیلتر موازی، حداکثر تلف از 2.9dB به 0.3231dB کاهش می‌یابد که فرکانس داپلر مرکزی فیلترها در سرعت‌های -480m/s, -240m/s, 0, 240m/s, 480m/s واقع شده‌اند.



شکل ۶. تضعیف در خروجی ساختار ۵ فیلتر موازی جهت تلف با تغییر پارامترهای راداری



شکل ۹. تضعیف در خروجی ساختار ۶ فیلتر موازی جهت جبران تلف با تغییر پارامترهای راداری

۵. مقایسه پیاده‌سازی بانک فیلتر منطبق موازی

روی چیپ‌های FPGA

همان‌طور که در بخش قبلی بیان شد، در گیرنده‌های همدوس^۱ با حفظ فاز سیگنال ارسالی، اهداف متحرک از میان کلاترهای قوی با استفاده از پدیده داپلر آشکار می‌شوند، اما اهداف سریع سبب ایجاد شیفت فازی ناشی از فرکانس داپلر بزرگ در سیگنال دریافتی می‌گردند و فاز سیگنال دریافتی در زمانی که شیفت داپلر زیاد باشد تغییر می‌کند. دو راه حل برای پیاده‌سازی پیشنهاد می‌گردد که به بررسی و مقایسه آنها می‌پردازیم.

بلوک دیاگرام یک گیرنده MTI با استفاده از بانک فیلتر موازی در شکل (۱۰) نشان داده شده است. با فرض اینکه سیگنال ارسالی $s(t)$ با عرض T به صورت باینری فازی مدوله شده باشد، این سیگنال پس از برخورد به هدف متحرک دارای شیفت داپلر f_D می‌گردد و خروجیهای دیجیتالی I و Q به صورت زیر خواهد شد:

$$\begin{aligned}
 I &= \int_0^T |s(t)|^2 \cos(2\pi f_D t + \varphi) dt \\
 &= \int_0^T \cos(2\pi f_D t + \varphi) dt = \frac{1}{2\pi f_D} [\sin(2\pi f_D t + \varphi) - \sin \varphi] \\
 Q &= \int_0^T |s(t)|^2 \sin(2\pi f_D t + \varphi) dt \\
 &= \int_0^T \sin(2\pi f_D t + \varphi) dt = \frac{1}{2\pi f_D} [-\cos(2\pi f_D t + \varphi) + \cos \varphi]
 \end{aligned}
 \tag{۲۳}$$

1. Coherent

دو فیلتر منطبق به صورت متقارن در دو طرف مرکز محور داپلر قرار می‌گیرند. در غیر این صورت M را تا جایی که ML کوچکتر از تلف مجاز سیستم گردد، افزایش می‌دهیم. با استفاده از M نهایی به دست آمده، تعداد کل فیلتر $(k=2M)$ و فرکانس مرکزی این فیلترها به صورت زیر به دست می‌آید:


$$V_{f_D}(i) = \frac{2i-1}{k} V_{max} \tag{۲۲}$$

$$i = -(M-1), \dots, -1, 0, 1, \dots, (M-1)$$


راداری با فرکانس موج حامل 11GHz، تفکیک‌پذیری برد 10m، طول کد $N=100$ و تلف مجاز سیستم 0.5dB برای اهداف هوایی با حداکثر سرعت 600m/s را در نظر بگیرید، حداکثر تلف عدم تطبیق در شکل (۸) نشان داده شده است. همان‌طور که از شکل (۸) مشاهده می‌شود، با استفاده از ۴ فیلتر، حداکثر تلف عدم تطبیق از 0.5dB به 0.0886dB می‌رسد و فرکانس داپلر مرکزی فیلترها در سرعت‌های 450m/s, 150m/s, -450m/s, -150m/s قرار گرفته است.

با تغییر پارامترهای راداری $N=169$ و $f_0=15.5\text{GHz}$ ، تضعیف ناشی از داپلر هدفی با سرعت 360m/s به 2.9dB افزایش می‌یابد. برای رسیدن به حداکثر تلف straddling کمتر از 0.5dB، مطابق شکل (۹) به ۶ فیلتر نیاز می‌باشد.

در این مورد حداکثر تلف straddling به 0.224dB رسیده و فرکانس داپلر مرکزی این ۶ فیلتر در سرعت‌های 500m/s, 300m/s, 100m/s, -100m/s, -300m/s, -500m/s، واقع شده‌اند.



شکل ۸. تضعیف در خروجی ساختار ۴ فیلتر موازی



شکل ۱۱. بخشی از فیلتر منطبق جبران‌کننده شیفت فرکانس داپلر اهداف سریع


که f_D فرکانس داپلر هدفی با محدوده سرعت مشخص، i متناظر با شماره ضرب‌کننده و T_s زمان نمونه‌برداری است.

$$\begin{aligned} C_0 &= K_0 \\ C_1 &= K_1 \times \cos(2\pi f_D (T_s)) \\ C_2 &= K_2 \times \cos(2\pi f_D (2T_s)) \\ &\vdots \\ C_N &= K_N \times \cos(2\pi f_D (NT_s)) \end{aligned} \quad (25)$$

به این ترتیب بخشی از سیگنال کسینوسی ناشی از شیفت فازی داپلر که روی سیگنال دریافتی افتاده جبران شده و در نهایت با جمع مقادیر تمامی تپ‌ها جبران بهتری به دست می‌آید و تلفات داپلر کاهش خواهد یافت.

سپس خروجی جمع‌کننده تمامی فیلترهای منطبق، توسط یک مقایسه‌کننده مورد ارزیابی قرار می‌گیرد و حداکثر انطباق، وجود هدف در یکی از این فیلترها را نشان می‌دهد.

یکی دیگر از روش‌های جبران تلف داپلر، ایجاد ساختار جدیدی برای فشرده‌سازی پالس به منظور عدم ارتباط بین برد آشکارسازی و تحمل در برابر داپلر^۱ (تخریب فاز) می‌باشد. در این روش یک فیلتر منطبق مرسوم در فشرده‌سازی پالس به بانک فیلتری با فیلترهای منطبق و پهنای باندهای کوتاه‌تر تبدیل می‌شود. این بانک فیلتر یک گروه همبسته موازی را تشکیل می‌دهد. در واقع یک فیلتر منطبق به طول nB به n فیلتر کوتاه با پهنای باند B تبدیل می‌شود که در بانک فیلتر موازی به صورت صعودی مرتب می‌شوند. بخشی از کد مرجعی که در فیلتر منطبق اصلی وجود دارد، در هر یک از فیلترها قرار



شکل ۱۰. بلوک دیاگرام سیستم فشرده‌سازی پالس دیجیتال با استفاده از فیلترهای منطبق موازی

که فاز φ یک متغیر تصادفی با توزیع یکنواخت بین $[0, 2\pi]$ است. در گیرنده MTI، این خروجی‌های دیجیتالی I و Q به صورت $\sqrt{I^2 + Q^2}$ با هم ترکیب می‌شوند. پس:

$$y = \sqrt{I^2 + Q^2} = \frac{\sin \pi f_D T}{\pi f_D} = T \operatorname{sinc}(f_D T) \quad (24)$$

در صورتی که هیچ داپلری وجود نداشته باشد، خروجی $y=T$ شده و حداکثر انطباق (بدون تلف) رخ خواهد داد، اما با حضور شیفت داپلر، خروجی تابعی از $\operatorname{sinc}(f_D T)$ می‌شود.

همان‌طور که در شکل (۱۰) نشان داده شده، از سیگنال‌های حقیقی I و مجازی Q توسط A/D نمونه‌برداری می‌شود، به طوری که از هر سلول تفکیک‌پذیری برد، یک یا چند نمونه می‌توان برداشت. این نمونه‌های دیجیتالی به رجیسترهای مجزایی که همان ورودی‌های فیلترهای منطبق هستند، شیفت داده می‌شوند که براساس کلاک‌های خاصی وارد فیلترهای منطبق خواهند شد.

همان‌طور که در شکل (۱۱) نشان داده شده است، در هر کلاک دیتای ورودی به شاخه ضرب‌کننده (تپ‌ها) در ضرایب فیلتر منطبق ضرب می‌شود. فیلترهای منطبق موجود در بانک فیلتر، با توجه به بازه معین سرعت اهداف و براساس فرکانس‌های داپلر مختلف مرتب شده‌اند. ضرایب هر یک از فیلترهای منطبق موجود در بانک فیلتر، متناظر با یکی از فرکانس‌های داپلر مورد انتظار، علاوه بر عناصر دنباله کد K_i ، در $\cos(2\pi f_D (iT_s))$ نیز ضرب می‌گردد.


در روش دوم پیشنهاد می‌شود که با توجه به بازه معین سرعت هدف و مشخصات راداری مرتبط با محاسبات حداکثر تلف و فرکانس مرکزی فیلترها که در بخش قبل بحث شده، با محاسبه مقدار M و تعیین ساختار فیلتر موازی زوج یا فرد، تعداد فیلترها مشخص می‌شود. با دریافت سیگنال ویدئو، با M های مختلف ($M=0, \pm 1, \pm 2, \dots$) بانک فیلتر موازی تشکیل می‌شود. بدین ترتیب به‌طور همزمان سیگنال دریافتی از تمامی فیلترهای بانک فیلتر عبور کرده و با مقایسه بهترین پاسخ، SNR با کمترین تلف ناشی از شیفت داپلر در خروجی ظاهر خواهد شد.

در سیستم‌های Real Time، روش استفاده از یک فیلتر منطبق مرسوم با ضرایب $\cos(2\pi f_D(iT_s))$ نسبت به استفاده از چند فیلتر منطبق موازی در بانک فیلتر، زمان‌بر است، ولی بانک فیلتر موازی با توجه به افزایش حجم سخت‌افزار، شرایط بهتری را دارد، علاوه بر اینکه با پیشرفت تکنولوژی، سخت‌افزارهای جدید مشکل افزایش حجم سخت‌افزار را مرتفع خواهند نمود. در روش اول، در عمل تعیین فرکانس داپلر هدفی با سرعت بالا بسیار مشکل و نیاز به تجهیزات جانبی دارد، به همین دلیل اختصاص یک محدوده فرکانسی برای بانک ضرایب فیلتر ضروری است. در نتیجه علاوه بر بحث Real Time، دقت این روش نیز کم است.

داده می‌شود. به‌همین ترتیب سیگنال دریافتی نیز به چند بخش تقسیم شده و هر بخش به یکی از فیلترهای موازی وارد می‌شود که بین کد مرجع همان بخش با سیگنال دریافتی متناظر، همبستگی متقابل^۲ گرفته می‌شود. همان‌طور که در شکل (۱۲) نشان داده شده است، خروجی تمامی فیلترها برای بازسازی نهایی و قرار گرفتن در کنار یکدیگر به واحد مرتب‌سازی وارد می‌شود تا خروجی حقیقی فیلتر منطبق را تولید کند [۴].

در روش پیشنهادی این مقاله، با استفاده از زبان توصیف نرم‌افزاری VHDL می‌توان بانک فیلتر منطبق موازی را در FPGA پیاده‌سازی نمود. اگر فرض کنیم از یک چیپ Xilinx Spartan™-3 XC3S400 با ۴۰۰ هزار گیت در طراحی فیلتر منطبق مرسوم استفاده شود، برای پیاده‌سازی فیلترهای منطبق موازی می‌توان از چیپ‌های FPGA قوی‌تری مانند XC3S4000/L یا XC3S5000 استفاده کرد [۶].

در روش اول پیشنهاد می‌شود، برای استفاده بهینه از گیت‌های موجود (جلوگیری از افزایش حجم سخت‌افزار)، با توجه به ثابت بودن طول فیلترهای منطبق (تعداد تپ‌ها)، بجای استفاده از بانک فیلترهای موازی، از یک فیلتر منطبق مرسوم در هر کانال I و Q با بانک ضرایب متناظر با فرکانس داپلر استفاده شود. با فرض اینکه ماژولی بتواند فرکانس داپلر هدف را تعیین نماید، این ضرایب از بانک مورد نظر فراخوانده شده و روی ضرایب فیلتر منطبق هر کانال بار می‌شوند.



شکل ۱۲. بانک فیلتر گروه همبسته موازی

1. Doppler Tolerance
2. Cross Correlation

۶. نتیجه‌گیری

روش‌هایی که از تطبیق اطلاعات به‌دست آمده از هدف، با اطلاعات ذخیره شده در بانک ذخیره اطلاعات از نظر عدم رعایت زمان واقعی، زمان‌بر بودن، نیاز به بانک اطلاعات گسترده، حجم پردازشی زیاد و پیچیدگی بیشتر با روش پیشنهادی در این مقاله قابل مقایسه است. از آنجائیکه امکان دسترسی به دیتای واقعی هدف‌های راداری و جمع‌آوری اطلاعات آنها از نظر طبقه‌بندی مقدور نمی‌باشد، دقت شبیه‌سازی‌های انجام شده آزمایشگاهی می‌باشد.

در این مقاله برای پیاده‌سازی بانک فیلتر منطبق موازی در FPGA، دو روش ارائه شده با هم مقایسه گردید و نشان داده شد که استفاده از بانک فیلتر موازی، با وجود حجیم شدن سخت افزار، از نظر زمان واقعی کارایی بهتری دارد. تضعیف خروجی فیلتر منطبق برای اهداف هوایی سریع شبیه‌سازی، تحلیل و مورد بررسی قرار گرفت. با الگوریتم پیشنهاد شده، تعداد فیلتر منطبق مورد نیاز در بانک فیلتر برای جبران شیفت داپلر هدف محاسبه گردید و نشان داده شد که با تغییر پارامترهای راداری مؤثر، این تلف افزایش خواهد یافت که با بالا بردن تعداد فیلترهای منطبق، می‌توان آنرا تا حد قابل قبولی برای سیستم راداری کاهش داد. همچنین از مزایای استفاده از بانک فیلتر موازی پیشنهاد شده در این مقاله می‌توان به حذف بهتر کلاتر و انتگرال‌گیری همدوس پالس‌ها با تلف کمتر اشاره کرد.

۷. مراجع

- [1] Stimson, George W. "Introduction to AIRBORN Radar."; Second edition, New Jersey: SciTech, 1998.
- [2] Merrill, I. Skolnik "Introduction to Radar Systems."; Third edition, Mc Grow-Hill, 2001.
- [3] Levanon, N.; Mozeson, E. "Radar Signals."; New York: Wiley, 2004.
- [4] Xin, Wu; Weixian, Liu; Lei, Zhao; Fu, J. S. "Chaotic Phase Code for Radar Pulse Compression.". IEEE National Radar Conference 2001, 279-283.
- [5] Wirth, Wulf-Dieter "Radar Techniques Using Array Antenna."; The Institution of Electrical Engineers, London, UK, 2001.
- [6] Andraka, Ray; Berkun, Andrew "FPGA Make a Radar Signal Processor on a Chip a Reality." IEEE Proceeding of the 3rd Asilomar Conference on Signal, System, and Computer, Monterey USA 1999.
- [7] Haykin, Simon "Adaptive RADAR Signal Processing."; John Wiley & Sons, 2007.

