

## پیاده‌سازی سخت‌افزاری یک پردازنده رمزنگاری خم بیضوی کارآمد در میدان GF(2<sup>163</sup>)

مسعود معصومی<sup>۱\*</sup>، حسین مهدیزاده<sup>۲</sup>

۱- استادیار و ۲- کارشناس ارشد دانشگاه آزاد اسلامی واحد اسلامشهر

(دریافت: ۱۳۹۰/۱۰/۰۸، پذیرش: ۱۳۹۱/۰۹/۰۸)

### چکیده

در این مقاله، پردازنده ضرب عددی خم بیضوی کارآمد در میدان باینری (GF(2<sup>163</sup>)) طراحی و با استفاده از کدهای قابل سنتز VHDL پیاده‌سازی شده است. طراحی معماری‌های جدید و کارآمد برای واحدهای محاسبات میدان و بهویشه واحد محاسباتی ضرب میدان منجر به کاهش طول مسیر بحرانی پردازنده شد. همچنین استفاده از اجرای موازی عملیات ضرب میدان در الگوریتم ضرب عددی Lopez-Dahab و جدا نمودن مسیر جمع دو نقطه از کلید باعث بهبود عملکرد پردازنده در مقایسه با بهترین پیاده‌سازی‌های تاکنون گزارش شده در ادبیات مربوطه شد. نتیجه‌های پیاده‌سازی نشان داد که ضرب عددی در این پردازنده با طول رقم  $G=41$  در زمان  $11.92\mu s$  با حداکثر فرکانس ۲۵۱ MHz بروی تراشه Xilinx – XC4VLX200 با اشغال ۱۹۶۰۶ اسلایس اجرا می‌شود، جایی که  $G$  طول کلمه در ضرب‌کننده میدان سریال-موازی است.

**کلیدواژه‌ها:** رمزنگاری خم بیضوی، محاسبات میدانی، ضرب عددی نقطه، پیاده‌سازی سخت‌افزاری، FPGA

## The FPGA Implementation of an Efficient Elliptic Curve Cryptographic Process over GF(2<sup>163</sup>)

M. Masoumi\*, H. Mahdizadeh

Islamic Azad University, Islamshahr Branch

(Received: 13/01/2012; Accepted: 28/11/2012)

### Abstract

A new and highly efficient architecture for elliptic curve scalar point multiplication is presented. To achieve the maximum architectural and timing improvements, the critical path of the Lopez-Dahab scalar point multiplication architecture has been reorganized and reordered such that logic structures are implemented in parallel and operations in the critical path are diverted to noncritical paths. The results show that with  $G=41$ , the proposed design is able to compute GF(2<sup>163</sup>) elliptic curve scalar multiplication in  $11.92\mu s$  with the maximum achievable frequency of 251 MHz on Xilinx Virtex-4 (XC4VLX200), where  $G$  is the digit size of the underlying digit-serial finite field multiplier. The results of synthesis show that in this implementation 19606 slices or 22% of the chip area is occupied.

**Keywords:** Elliptic Curve Cryptography, Scalar Point Multiplication, FPGA Implementation.

\* Corresponding Author Email: m\_masoumi@eetd.kntu.ac.ir

Passive Defence Sci. & Tech. 2012, 3, 199-211

www.SID.ir

مربوط به تبدیل مختصات تصویری به آفینی، منجر به نتیجه های بهبود یافته ای در مقایسه با سایر کارها شد، به طوری که ضرب عددی با طول رقم  $G = 41$  در این پردازنده در زمان  $11/92 \mu s$  با خداکثر فرکانس  $251 \text{ MHz}$  بر روی تراشه XC4VLX200 – Xilinx انجام شود که  $G$  طول کلمه در ضرب کننده اسلایس<sup>۵</sup> انجام می شود که  $G$  طول کلمه در ضرب کننده میدانی سریال - موازی است. همچنین ضرب عددی با طول رقم  $G = 24$  در  $15/6 \mu s$  با فرکانس  $254 \text{ MHz}$  انجام می شود، در حالی که سطح اشغالی در این حالت  $15953$  اسلایس است. می توان با انتخاب طول کلمه  $G = 41$  از پردازنده برای کاربردهای فرکانس بالا و سریع استفاده کرد و با انتخاب طول کلمه  $G = 24$  می توان سطح پیاده سازی را کاهش داده، به یک مصالحه در سرعت و مساحت رسید.

از آنجا که در این مقاله هدف پیاده سازی، افزایش سرعت و کاهش مساحت اشغالی بر روی بستر FPGA است، از نمایش چند جمله ای در میدان باینری به علت امکان پیاده سازی مؤثر استفاده شده است. همچنین به علت استفاده از الگوریتم ضرب عددی مونتگمری، خم بیضوی نا ابر منفرد<sup>۶</sup> در میدان باینری طبق پیشنهاد NIST<sup>۷</sup> انتخاب شده است که کوچک ترین میدان باینری پیشنهادی ( $GF(2^{163})$ ) است [۴-۸] در ادامه مقاله، در قسمت ۲ به طور مختصر یک پیش زمینه ریاضی از محاسبات مربوط به خم های بیضوی را بیان می کنیم. در قسمت ۳ برخی از کارهای قبلی انجام شده درباره پیاده سازی ضرب عددی خم بیضوی بر روی FPGA را مرور خواهیم کرد. در قسمت ۴، الگوریتم های مورد استفاده در محاسبات مربوط به میدان های متناهی را با جزئیات بیشتر بررسی کرده و ساختار پیاده سازی واحد های محاسبات میدانی را بر روی سخت افزار بیان می کنیم. در قسمت ۵ معماری پردازنده ضرب عددی خم بر روی FPGA را پیشنهاد می دهیم. در قسمت ۶ نتیجه های پیاده سازی را ارائه کرده و با سایر کارهای مشابه قبلی مقایسه می کنیم. در نهایت در قسمت نتیجه گیری به جمع بندی موضوع پرداخته و نتیجه های نهایی را ارائه می دهیم.

## ۲. رمزنگاری خم بیضوی

عملیات ضرب عددی خم بیضوی، ضرب یک مقدار عددی در یک نقطه روی خم است. این ضرب تنها در گروه نقاط خم بیضوی تعريف می شود و بخلاف سایر ضرب ها از عمل جمع دو نقطه<sup>۸</sup> و دو برابر کردن یک نقطه<sup>۹</sup> براساس یک یا صفر بودن بیت های مقدار عددی به دست می آید. معادله  $kP = kP$  را در نظر بگیرد، به طوری که از عدد اول است که  $P, Q \in E(F_q)$  که  $E$  معادله خم و  $q$  یک عدد اول و یا توانی از براساس استاندارد NIST انتخاب شوند آن گاه با در اختیار داشتن  $P$  و  $Q$  به دست آوردن  $k$  به مسئله لگاریتم گسسته بر روی خم بیضوی

## ۱. مقدمه

مأموریت پدافند غیرعامل اقدامات غیر مسلحانه برای محافظت از سامانه های شهری و نظامی در مقابل هرگونه اقدام آفندی دشمن است. از این رو بالا بردن ضرب امنیت و کارایی سامانه های مختلف نظامی و غیر نظامی از جمله مقولات بسیار مهم در بحث پدافند غیرعامل محسوب می شود، زیرا وجود هر نوع رخنه یا آسیب پذیری امنیتی ممکن است موجب وارد آمدن خسارات جبران ناپذیری شود. یکی از مهم ترین مقولات در زمینه امنیت بحث رمزنگاری، طراحی و پیاده سازی تراشه های رمز کننده است. رمزنگاری کلید عمومی مبتنی بر خم بیضوی<sup>۱</sup> اولین بار در سال ۱۹۸۵ میلادی طرح شد. امنیت این مکانیزم رمزنگاری بر دشواری مسئله لگاریتم گسسته بر روی خم های بیضوی یا ECDLP<sup>۲</sup> استوار است و الگوریتم هایی که برای حل مسئله ECDLP وجود دارد، زمان اجرای نمایی دارند. مشخصه بارز روش رمزنگاری خم بیضوی، یعنی طول کلید کوتاه آن، سبب شده است که به یک سطح امنیتی یکسان در مقایسه با کلیدهای بزرگ روش RSA<sup>۳</sup> برسد. به طور مثال کلید ۱۶۳ بیتی رمزنگاری خم بیضوی سطح امنیتی یکسانی با کلید ۱۰۲۴ بیتی RSA دارد [۲ و ۱]. در میان بستر های پیاده سازی، تراشه های FPGA<sup>۴</sup> به خاطر دارا بودن مزیت هایی از قبیل زمان، هزینه طراحی و پیاده سازی کم، انعطاف پذیری، قابلیت پیکربندی مجدد و کارایی بالا در طراحی و پیاده سازی الگوریتم های رمزنگاری مورد توجه هستند که بستر های پر کاربرد هستند [۳].

در این مقاله، معماری جدیدی برای پیاده سازی رمزنگاری خم بیضوی بر روی FPGA ارائه کردایم که در مقایسه با سایر کارهای گزارش شده در ادبیات مربوطه تاکنون از نظر سرعت و سطح اشغالی برتر است. برای انجام محاسبات میدانی الگوریتم های مؤثری انتخاب شده است که با طراحی معماری های مناسب در پیاده سازی آنها، مسیر بحرانی به طور چشمگیری کاهش یافته است. مهم ترین و تأثیرگذار ترین واحد محاسباتی در پردازنده ضرب کننده میدانی است که در این کار با استفاده از ضرب کننده سریال - موازی LSD و استفاده از ایده گراف درخت در XOR کردن دو رشته بیت، طول مسیر بحرانی این واحد محاسباتی کاهش یافته است. استفاده از واحد محاسباتی ضرب کننده بهبود یافته، استفاده از دو واحد مربع کننده برای جدا کردن مسیر مربع هایی که چندین مرتبه باید تکرار شوند و نیز استفاده از خداکثر موازی سازی منجر به افزایش کارایی واحد محاسباتی معکوس کننده میدان Itoh-Tsuji<sup>۵</sup> شده است. استفاده از الگوریتم ضرب عددی LD Lopez-Dahab<sup>۶</sup> و پیاده سازی سه ضرب کننده هم زمان به طور موازی باعث کاهش تأخیر انجام محاسبات مختصات تصویری<sup>۷</sup> شد. کاهش یافتن تأخیر در انجام محاسبات مختصات تصویری و کاهش سطح پیاده سازی در محاسبات

<sup>۵</sup> Slice

<sup>۶</sup> Non-Supersingular

<sup>۷</sup> National Institute of Standards and Technology

<sup>۸</sup> Point Addition

<sup>۹</sup> Point Doubling

<sup>۱</sup> Elliptic Curve Cryptography

<sup>۲</sup> Elliptic Curve Discrete Logarithm Problem (ECDP)

<sup>۳</sup> Itoh-Tsuji Multiplicative Inverse (ITIMA)

<sup>۴</sup> Projective Computations

آفینی پهنهای باند کمتری اشغال می‌شود.

**INPUT:**  $k = (k_{t-1}, \dots, k_1, k_0)_2$  with  $k_{t-1} = 1$ ,  $P = (x_P, y_P) \in E(F_{2^m})$ .  
**OUTPUT:**  $kP$ .

1.  $X_1 \leftarrow x_P$ ,  $Z_1 \leftarrow 1$ ,  $X_2 \leftarrow x_P^4 + b$ ,  $Z_2 \leftarrow x_P^2$ . {Compute  $(P, 2P)$ }
2. For  $i$  from  $t-2$  downto 0 do
  - 2.1 If  $k_i = 1$  then
  $T \leftarrow Z_1$ ,  $Z_1 \leftarrow (X_1 Z_2 + X_2 Z_1)^2$ ,  $X_1 \leftarrow x_P Z_1 + X_1 X_2 T Z_2$ .
  $T \leftarrow X_2$ ,  $X_2 \leftarrow X_2^4 + b Z_2^4$ ,  $Z_2 \leftarrow T^2 Z_2^2$ .
  - 2.2 Else
  $T \leftarrow Z_2$ ,  $Z_2 \leftarrow (X_1 Z_2 + X_2 Z_1)^2$ ,  $X_2 \leftarrow x_P Z_2 + X_1 X_2 T Z_1$ .
  $T \leftarrow X_1$ ,  $X_1 \leftarrow X_1^4 + b Z_1^4$ ,  $Z_1 \leftarrow T^2 Z_1^2$ .
3.  $x_3 \leftarrow X_1/Z_1$ .
4.  $y_3 \leftarrow (x_P + X_1/Z_1)[(X_1 + x_P Z_1)(X_2 + x_P Z_2) + (x_P^2 + y)(Z_1 Z_2)][(x_P Z_1 Z_2)^{-1} + y_P]$ .
5. Return  $(x_3, y_3)$

شکل ۲. الگوریتم ضرب عددی LD روی میدان  $[9] GF(2^m)$

### ۳. پیشینه تحقیق

در این قسمت چند نمونه از بهترین پیاده‌سازی‌های ضرب عددی خم بیضوی بر روی سخت‌افزار FPGA را که در سال‌های اخیر انجام شده را بررسی می‌کنیم. در این کارها بهمنظور تسريع در اجرای عملیات ضرب عددی از تکنیک‌هایی همچون طراحی موازی معماری یا پیش محاسبات استفاده شده است.


پیاده‌سازی انجام شده توسط اورلاند با استفاده از الگوریتم LD بوده که روی میدان  $GF(2^{167})$  انجام شده و ضرب کننده میدانی در آن با تأخیر یازده پریود اجرا می‌شود [۱۱]. عملیات ضرب عددی این کار در  $210\text{ ms}$  اجرا می‌شود. در گزارش دیگری برای چند طول میدان مختلف ضرب عددی برای بسترهای سخت‌افزاری و نرم‌افزاری اجرا شده است [۱۲]. در این کار ضرب کننده میدانی با تأخیر سه سیکل اجرا می‌شود. برای میدان  $GF(2^{163})$  عمل ضرب عددی در  $144\text{ }\mu\text{s}$  اجرا می‌شود.

جاروبینن و همکارانش از دو ضرب کننده موازی به صورت همزمان در الگوریتم ضرب عددی LD استفاده می‌کنند، به طوری که این ضرب کننده دارای چندین رجیستر در مسیر بحرانی برای افزایش فرکانس کاری مدار است، اما به علت اینکه در طراحی آنها از خط لوله<sup>۳</sup> استفاده نشده است، پیاده‌سازی آنها حجمی و دارای تأخیر زیادی است [۱۳].

یک پیاده‌سازی FPGA گزارش شده که جمع و دو برابر کردن را به صورت موازی اجرا کرده است و از چندتابع محاسباتی دیگر نیز به طور همزمان استفاده می‌کند [۱۴]. البته به نظر می‌رسد که در نتیجه‌های ارائه شده هزینه تبدیل مختصات و معکوس میدانی در نظر گرفته نشده است. به هر حال این کار یکی از سریع‌ترین کارهایی است که در مقالات موجود است، اما همچنان فرکانس کارکرد مدار به علت پیچیده بودن مسیر بحرانی ضرب کننده پایین و برابر  $46/5\text{ MHz}$  است.

لوتوز و حسن از تکنیک پیش محاسبات برای اجرای ضرب عددی

منتھی می‌شود. هرم محاسبات مورد نیاز برای ضرب عددی نقطه خم بیضوی در شکل (۱) نشان داده شده است.



شکل ۱. مدل سه لایه‌ای برای ضرب عددی خم بیضوی

نمایش نقاط خم بیضوی بر مبنای مختصات دو بعدی است. اما علاوه بر مختصات دو بعدی برای نمایش نقاط، مختصات تصویری<sup>۱</sup> سه بعدی بعدی نیز وجود دارد که استفاده از آن منجر به محاسبات کم هزینه تر خواهد شد، زیرا برای انجام عمل جمع و دو برابر کردن نقطه نیازی به عمل معکوس میدانی نیست. بنابراین نقطه  $P$  در مختصات آفینی به صورت دو بعدی  $(x, y)$  نمایش داده می‌شود که همین نقطه در مختصات تصویری به صورت سه بعدی  $(X, Y, Z)$  نشان داده می‌شود. مطابق با آنچه در ادبیات و منابع مربوطه گزارش شده است، مختصات تصویری LD به دلیل پیچیدگی کمتر در محاسبات، برای پیاده‌سازی سخت‌افزاری مناسب‌تر از سایر الگوریتم‌ها است. پس از تعیین مختصات مناسب برای انجام محاسبات، لازم است تا یک الگوریتم ضرب عددی کارآمد انتخاب شود. در ارزیابی الگوریتم‌های ضرب عددی پارامترهای زمان اجرای الگوریتم و حافظه اشغالی براساس تعداد عملیات ضرب میدانی و تعداد نقاط ذخیره شده برای پیش محاسبات بررسی می‌شوند.

در این مقاله، الگوریتم ضرب عددی LD در مختصات تصویری [۹] که دارای عملکرد بالایی بوده، استفاده شده است، این روش یک پیاده‌سازی مؤثر از الگوریتم ضرب عددی مونتگمری ارائه شده در مرجع [۱۰] است. در شکل (۲) الگوریتم ضرب عددی LD نشان داده شده است. این الگوریتم را می‌توان به سه مرحله تقسیم کرد. محاسبات ابتدای الگوریتم که تبدیل مختصات نقطه دریافتی به عنوان ورودی از آفینی به تصویری است، محاسبات حلقة اصلی که براساس بیت‌های کلید عملیات جمع و دو برابر کردن نقطه در مختصات تصویری انجام می‌شود و محاسبات انتهای الگوریتم که شامل تبدیل مختصات تصویری به آفینی برای تعیین حاصل  $kP$  در مختصات آفینی است، زیرا در مختصات آفینی فضای کمتری اشغال می‌شود و چون حاصل نهایی به بیرون پردازنده ارسال می‌شود، در مختصات

<sup>2</sup> Pipelining


<sup>1</sup> Projective Coordinates

### ۱-۴. مربع میدان متناهی<sup>۳</sup>

یکی از واحدهای محاسباتی که چندین مرتبه از آن در پیاده سازی پردازنده ضرب عددی LD استفاده می شود، مربع کننده است. از محاسن مربع در میدان های باینری پیاده سازی ساده آن است. فرض کنید چند جمله ای  $A = \sum_{i=0}^{m-1} a_i x^i$  در میدان  $GF(2^m)$  تعریف شده باشد، مربع  $A$  به صورت زیر نمایش داده می شود:

$$D(x) = A(x)A(x) = A^2(x) = (\sum_{i=0}^{m-1} a_i)(\sum_{i=0}^{m-1} a_i) = \sum_{i=0}^{m-1} a_i x^{2i} \quad (1)$$

از این معادله می توان فهمید که  $k < m$  بیت اول  $A^2$  را تعیین می کنند. نکته قابل توجه آنکه باعث سهولت پیاده سازی مربع کننده می شود، صفر بودن نیمی از بیت های  $A^2$  است؛ زیرا بیت های  $A$  به بیت ها با انديس زوج  $A^2$  نگاشته می شوند و کلیه جمله ها با انديس فرد  $A^2$  صفر است. مرحله بعد اين است که جمله های بزرگ تر از اندازه میدان در  $A^2$  را با استفاده از کاهش به اندازه میدان مورد نظر یعنی  $GF(2^m)$  بنگاريم. حال اگر عمل مربع و کاهش را با هم دیگر ترکیب کرده به گونه ای که مربع میدانی در يك سیکل انجام شود و در عین حال کاهش تأخیر و منابع مصرفی رعایت شود، يك واحد محاسباتی کارآمد پیاده سازی شده است. واحد محاسباتی مربع کننده در اين مقاله به صورتی ترکیبی و در يك سیکل، مطابق با کار انجام شده در گزارش دیگر [۱۹] طراحی شده است (شکل ۳).



شکل ۳. مدار مربع کردن در میدان های باینری [۲]

### ۲-۴. کاهش میدان متناهی<sup>۴</sup>

فرض کنید چند جمله ای تحویل ناپذیر  $P(x)$  در میدان متناهی  $GF(2^m)$  تعریف شده است، همچنین  $A(x)$  و  $B(x)$  نیز اعضایی از این میدان باشند یا به عبارتی دیگر  $(A(x), B(x)) \in GF(2^m)$ . ضرب دو چند جمله ای  $A(x)$  و  $B(x)$  به صورت  $D(x) = A(x)B(x)$  تعریف می شود که حاصل این ضرب به پیمانه چند جمله ای کاهشی  $P(x)$  به عنوان يك ضرب میدانی با  $C(x)$  در زیر نشان داده شده است.

$$C(x) = D(x) \bmod P(x) \quad (2)$$

یادآوری می شود که حاصل ضرب چند جمله ای  $D(x)$  و حاصل ضرب پیمانه ای  $C(x)$  که به ترتیب  $2^{m-1}$  و  $m$  جمله دارند، در زیر آمده است، یا به عبارتی:

<sup>3</sup> Finite Field Squaring

<sup>4</sup> Finite-Field Reduction

استفاده می کنند [۱۵]. ضرب میدانی مورد استفاده در این کار ضرب کننده سریال- موازی LSD است. در این کار برای اجرای معکوس برای تبدیل مختصات از تکرار مربع کردن به گونه ای استفاده شده که هزینه معکوس کاهش یابد.

ضرب عددی در دو خانواده خم های ابر منفرد و نا ابر منفرد مقایسه شده است [۱۶]. نتیجه های این پیاده سازی روی بستر Virtex II Pro ۳۰ زمان  $\mu s$  ۲۸۰ با فرکانس ۱۰۰ MHz و اشغال ۸۴۵۰ اسلایس را نشان می دهد. در گزارش دیگری پردازنده ضرب عددی خم بر مبنای مجموعه دستور العمل های خاص خط لوله شده، ارائه شده است [۱۷]. این کار بر روی (XC4VLX200) Xilinx Virtex-4 در زمان  $\mu s$  ۱۹۶۰ با فرکانس ۱۵۹/۳MHz و اشغال ۱۶۲۰۹ اسلایس اجرا می شود.

انصاری و حسن یک معماری رمزگاری خم بیضوی براساس الگوریتم مونتگمری پیشنهاد داده اند [۱۸]. در این کار از یک ضرب کننده سریال موازی شبیه لوله گذاری<sup>۱</sup> شده است و عملیات ضرب عددی در میدان  $GF(2^{16})$  بر روی Xilinx XC2V2000 در  $\mu s$  ۴۶/۵ با حداکثر فرکانس ۱۰۰ MHz اجرا می شود. ویژگی قابل ملاحظه این طراحی فشرده بودن آن است، به طوری که ۸ LUTs<sup>۲</sup> ۷۵۵۹ را اشغال می کند.

پانگ و همکارانش روی پیاده سازی سخت افزاری سرعت بالای رمزگاری خم بیضوی بر روی FPGA متمرکز شده اند [۱۹]. آنها الگوریتم ضرب عددی را با اجرای موازی آن و طراحی یک معماری جدید بهینه کرده اند. این کار بر روی تراشه Xilinx XC2V6000 در میدان  $GF(2^{16})$  با تأخیر  $\mu s$  ۳۴/۱۱ و فرکانس ۹۳/۳ MHz اجرا می شود. یک نسخه موازی شده از الگوریتم LD ارائه شده است [۲۰]. ضرب کننده میدانی در مبنای نرم افزاری گوسی با سه کلمه ۵۵ بیتی به کار رفته است. نکته قابل توجه در این کار پیاده سازی بسیار ساده مربع با توجه به مبنای نمایش نرم افزار است. زمان اجرای ضرب عددی در این کار  $\mu s$  ۱۰ است اما سطح مورد نیاز پیاده سازی به نسبت بزرگ و برابر  $2^{43}63$  اسلایس است.

### ۴. معماری سخت افزاری محاسبات میدان متناهی روی $GF(2^m)$

در این قسمت الگوریتم ها و تکنیک هایی را که برای پیاده سازی مؤثر محاسبات در میدان های متناهی  $GF(2^m)$  به کار می رود، به طور مختصر مرور می کنیم. واحدهای محاسباتی طراحی شده در این قسمت در معماری پردازنده ضرب عددی خم بیضوی به کار می رود. جمع و نفاضل دو عنصر متعلق به میدان باینری ساده ترین عملیات ریاضی میدان است، زیرا بیت های هر عنصر با بیت های مشابه (از نظر ارزش مکانی) عنصر XOR می شوند و نیازی به کاهش در میدان نیست [۱۹] و [۲].

<sup>1</sup> Pseudo Pipeline

<sup>2</sup> Lookup Table

یک ضرب کننده کارآمد دارای اهمیت است. ضرب کننده‌های میدانی مورد استفاده در پیاده‌سازی الگوریتم‌های ضرب عددی به طور کلی به سه دسته ضرب کننده‌های سری، موازی و سری-موازی تقسیم می‌شوند. ضرب کننده‌های سری دارای سطح پیاده‌سازی کوچکی هستند ولی به دلیل این که عمل ضرب در  $m$  سیکل انجام می‌شود، سرعت آنها پایین است [۲۲-۲۳]. ضرب کننده‌های موازی دارای سطح اشغالی بزرگی‌اند اما به دلیل انجام عمل ضرب در یک سیکل دارای سرعت بالایی می‌باشند [۲۴-۲۶]. ضرب کننده‌های سری-موازی برای کاربردهای رمزگاری بسیار مناسب‌اند، زیرا بهینه‌سازی مشترک در زمان اجرا و سطح پیاده‌سازی توسط این ضرب کننده‌ها امکان‌پذیر است [۲۷-۲۸]. ضرب کننده‌های سری-موازی به دو دسته کم ارزش‌ترین کلمه<sup>۲</sup> (LSD) و پر ارزش‌ترین کلمه<sup>۳</sup> (MSD) تقسیم می‌شوند. نام گذاری بر این اساس است که ضرب از کلمه کم ارزش یا پر ارزش ضرب شونده شروع شده است. ضرب کننده‌ای که برای پیاده‌سازی در این مقاله استفاده شده، ضرب کننده LSD است. این ضرب کننده در مقایسه با ضرب کننده MSD گیت‌های کمتری مصرف کرده و مسیر بحرانی کوتاه‌تری دارد. برای پیاده‌سازی مؤثر ضرب LSD ایده‌های مختلفی وجود دارد. اولین ایده در سال ۱۹۹۸ برای کاربردهای با توان معرفی پایین در مرجع [۲۷] مطرح شد که این معماری در مرجع [۲۸] بهبود پیدا کرده است.

در میدان  $GF(2^m)$ ، یک عضو این میدان که دارای  $m$  جمله است را در نظر بگیرید تعداد کلمات با اندازه  $G$  جمله در این عضو از میدان

$$\text{برابر است با } \lceil m/G \rceil$$

$$\begin{aligned} & \text{فرض کنید } B = \sum_{j=0}^{m-1} b_j \alpha^j \text{ و } A = \sum_{j=0}^{m-1} a_j \alpha^j \text{ به طوری که} \\ & B_i = \begin{cases} \sum_{j=0}^{G-1} b_{G \cdot i + j} \alpha^j & 0 \leq i \leq n-2 \\ \sum_{j=0}^{m-1-G(n-1)} b_{G \cdot i + j} \alpha^j & i = n-1 \end{cases} \quad (6) \\ & C = A * B \bmod P(x) = \sum_{j=0}^{m-1} c_j \alpha^j \\ & = \left( \begin{array}{c} B_0 A + B_1 (A \alpha^G \bmod f(x)) \\ + B_2 (A \alpha^G \cdot \alpha^G \bmod P(x)) \\ \vdots \\ + B_{n-1} (A \alpha^{G*(n-2)} \cdot \alpha^G \bmod P(x)) \end{array} \right) \bmod P(x) \quad (7) \end{aligned}$$

الگوریتم در شکل (۵) خلاصه شده است [۲۷]. ضرب کلاسیک دو مرحله‌ای در میدان‌های با پیوندی مستلزم ضرب دو چند جمله‌ای و کاهش به پیمانه چند جمله‌ای تحویل ناپذیر است. ضرب چند جمله‌ای‌های  $A(x)$  و  $B(x)$  برابر  $D(x)=A(x) \times B(x)$  است که  $D(x)$  یک چند جمله‌ای با حداقل درجه  $2m-2$  است که به صورت معادله (۸) نوشته می‌شود.

$$D = \begin{cases} \sum_{i=0}^k a_i b_{k-i} ; k = 0, \dots, m-1 \\ \sum_{i=k}^{2m-2} a_{k-i+(m-1)} b_{i-(m-1)} ; k = m, \dots, 2m-2 \end{cases} \quad (8)$$

حال بهمنظور این که ضرب LSD را با استفاده از ضرب کلاسیک نمایش دهیم، ضرب دو چند جمله‌ای را به صورت ماتریسی نمایش می‌دهیم. مشخص است که در هر مرحله که نیاز به عمل ضرب چند

$$D = [d_{2m-2}, d_{2m-3}, \dots, d_{m+1}, d_m, \dots, d_1, d_0]; \quad (3)$$

$$C = [c_{m-1}, c_{m-2}, \dots, c_1, c_0];$$

$C(x)$  از XOR کردن و جابه‌جایی جملات  $D(x)$  براساس موقعیت جملات چند جمله‌ای کاهشی  $P(x)$  تعیین می‌شود. چند جمله‌ای کاهشی  $P(x)$  به عنوان یک نگاشت خطی، ۲ $m-1$  جمله  $D(x)$  را به  $m$  جمله  $C(x)$  می‌نگارد. این نگاشت به شکل ماتریسی زیر نشان داده شده است:

$$\begin{bmatrix} c_0 \\ c_1 \\ \vdots \\ c_{m-1} \end{bmatrix} = \begin{bmatrix} 1 & 0 & \dots & 0 & r_{0,0} & \dots & r_{0,m-2} \\ 0 & 1 & \dots & 0 & r_{1,0} & \dots & r_{1,m-2} \\ \vdots & \vdots & \ddots & \vdots & \vdots & \ddots & \vdots \\ 0 & 0 & \dots & 1 & r_{m-1,0} & \dots & r_{m-1,m-2} \end{bmatrix} \begin{bmatrix} d_0 \\ d_1 \\ \vdots \\ d_{m-1} \\ d_m \\ \vdots \\ d_{2m-2} \end{bmatrix} \quad (4)$$

به طوری که،

$$r_{j,i} = \begin{cases} P_j ; j = 0, \dots, m-1; i = 0 \\ r_{j-1,i-1} + r_{m-1,i-1} r_{j,0} ; j = 0, \dots, m-1; i = 1, \dots, m-2 \end{cases} \quad (5)$$

پیاده‌سازی ماتریس بالا برای مقادیر مختلف  $m$  باعث افزایش تعداد گیت‌های منطقی مورد نیاز و درنتیجه افزایش سطح پیاده‌سازی می‌شود. یکی از رویکردهای بسیار مؤثر در پیاده‌سازی سخت‌افزاری کاهش در میدان‌های متناهی استفاده از الگوریتم‌های کاهش سریع ویژه چند جمله‌ای کاهشی مورد استفاده در آن میدان است. شکل (۴) پیاده‌سازی کاهش برای چند جمله‌ای کاهشی مورد استفاده در این مقاله را نشان می‌دهد.

$$P(x) = x^{163} + x^7 + x^6 + x^3 + 1$$

در این الگوریتم فرض شده است که حداقل درجه  $D(x)$  برابر  $162+G$  است که باید جملات  $d_i$  با درجه‌های  $i$  بین  $163 \leq i \leq 162+G$  جملات با درجه‌های  $i$  نگاشته شوند [۲۱].

**Input:**  $D = [d_{162+G}, d_{161+G}, \dots, d_1, d_0]$ ,

$$P(x) = x^{163} + x^7 + x^6 + x^3 + 1;$$

**Output:**  $C = [c_{162}, c_{161}, \dots, c_1, c_0]$ :

if  $G=0$  then

$$C \leftarrow D;$$

else

$$\begin{aligned} [c_{162}, \dots, c_G] &\leftarrow [d_{162-G}, \dots, d_0]; \\ [c_{G-1}, \dots, c_0] &\leftarrow 0; \quad \text{for } i \text{ from 1 to } G \text{ do} \\ c_{i-1} &\leftarrow c_{i-1} \text{ xor } d_{163+i-1}; \\ c_{3+i-1} &\leftarrow c_{3+i-1} \text{ xor } d_{163+i-1}; \\ c_{6+i-1} &\leftarrow c_{6+i-1} \text{ xor } d_{163+i-1}; \\ c_{7+i-1} &\leftarrow c_{7+i-1} \text{ xor } d_{163+i-1}; \end{aligned}$$

**Return**  $C$ ;

$$C(x) = D(x) \bmod P(x) \text{ کاهش برای } C(x)$$

#### ۴-۳. ضرب کننده میدان متناهی<sup>۱</sup> پیشنهادی


انجام عمل ضرب میدانی مهم‌ترین عملیات در پردازنده ضرب عددی است، به طوری که اغلب در تعیین فرکانس کاری مدار و میزان سطح اشغالی تراشه FPGA به طور کامل تأثیرگذار است. بنابراین استفاده از

<sup>2</sup> Least-Significant Digit

<sup>3</sup> Most-Significant Digit

<sup>1</sup> Finite Field Multiplication

می شود که  $\Delta_{XOR}$  تأخیر یک گیت XOR است. حال اگر برای XOR کردن این رشته بیت از گراف درخت مطابق آنچه که در شکل (۶) سمت چپ آمده، استفاده شود؛ با قرار گرفتن رشته بیت در سرخاشه های توافق نهایی که همان ریشه درخت بوده، رسید. استفاده از این روش منجر به شکل گیری مسیر بحرانی با طول  $\log_2(G)$ .  $\Delta_{XOR}$  می شود که در مقایسه با XOR کردن به روش مستقیم که در شکل (۶- سمت راست) آمده، مسیر بحرانی کوچک تری را ایجاد کرده است.



شکل ۶. XOR کردن پنج بیت با هم دیگر با استفاده از یک گراف درخت با روش مستقیم

اکنون معماری پیاده سازی الگوریتم ضرب میدانی LSD را مطرح می کنیم. همان گونه که در شکل (۵) مشاهده می شود سه مرحله برای پیاده سازی این الگوریتم وجود دارد. مرحله ۱ و ۲ الگوریتم ضرب LSD را که در معادله (۱۱) آمده است، می توان به صورت موازی و همزمان پیاده سازی کرد.

$$\begin{aligned} A^{(i)} &= A^{(i-1)} \alpha^G \bmod P(x) \\ D^{(i)} &= A^{(i-1)} \cdot B_{i-1} + D^{(i-1)} \end{aligned} \quad (11)$$

مرحله ۱ الگوریتم ضرب LSD برای کاهش  $m+G$  بیت به  $m$  بیت استفاده می شود و مرحله دوم، ضرب کلمه در چند جمله میدان را نشان می دهد. در مرحله سوم نیز برای رسیدن به پاسخ نهایی، معماري مراحل مختلف  $m+G-1$  بیت به  $m$  بیت کاهش داده می شود. معماري مراحل مختلف پیاده سازی الگوریتم ضرب LSD در شکل (۷) ترسیم شده است. مرحله ۱ توسطتابع کاهش سمت چپ شکل (۷)، مرحله دوم به وسیله تابع ضرب و مرحله ۳ نیز به وسیله تابع کاهش سمت راست شکل (۷) اجرا می شود. اکنون پس از بررسی مسیر بحرانی ضرب کننده LSD، تعداد گیت های مورد نیاز برای پیاده سازی آن را محاسبه می کنیم.

جمله ای هاست، چند جمله ای  $A(x) \in GF(2^m)$  جمله است در کم ارزش ترین کلمه  $B(x) \in GF(2^m)$  که دارای  $G$  جمله بوده، ضرب می شود. این ماتریس دارای سه قسمت است. قسمت بالا یک ماتریس بالا متشابه صفر است، قسمت میانی یک زیر ماتریس  $(m-G+1) \times G$  است و قسمت پایین یک زیر ماتریس پایین متشابه صفر است.

**Input:**  $A, B \in GF(2^m)$   
**Output:**  $C \in GF(2^m)$ ,  $C = AB$  over  $GF(2^m)$   
Set:  $A^{(0)} = A$ ,  $D^{(0)} = 0$ ,  $n = \lceil m/G \rceil$   
for  $i$  from 1 to  $n$  do  
    1)  $A^{(i)} = A^{(i-1)} \alpha^G \bmod P(x)$ ,  
    2)  $D^{(i)} = A^{(i-1)} \cdot B_{i-1} + D^{(i-1)}$   
Where  
 $A^{(i)} = \sum_{j=0}^{m-1} A_j^{(i)} \alpha^j$   
 $D^{(i)} = \sum_{j=0}^{m+G-2} d_j^{(i)} \alpha^j$  and  
 $B_i = \begin{cases} \sum_{j=0}^{G-1} b_{G*i+j} \alpha^j & 0 \leq i \leq n-2 \\ \sum_{j=0}^{m-1-G*(n-1)} b_{G*i+j} \alpha^j & i = n-1 \end{cases}$   
end for  
3) **Return**  $C = D^{(n)} \bmod P(x)$


شکل ۵. الگوریتم ضرب LSD

$$\left[ \begin{array}{ccccc} a_0 & 0 & 0 & \cdots & 0 \\ a_1 & a_0 & 0 & \cdots & 0 \\ \vdots & \ddots & \ddots & \ddots & \vdots \\ a_{G-2} & a_{G-3} & \cdots & a_0 & 0 \\ a_{G-1} & a_{G-2} & \cdots & a_0 & 0 \\ a_G & a_{G-1} & \cdots & a_2 & 0 \\ \vdots & \vdots & \cdots & \vdots & \vdots \\ a_{m-1} & a_{m-2} & \cdots & a_{m-(G-1)} & a_{m-G} \\ 0 & a_{m-1} & a_{m-2} & \cdots & a_{m-(G-1)} \\ 0 & 0 & a_{m-1} & \cdots & a_{m-(G-2)} \\ \vdots & \vdots & \ddots & \ddots & \vdots \\ 0 & 0 & \cdots & 0 & a_{m-1} \end{array} \right] * \begin{bmatrix} b_0 \\ b_1 \\ \vdots \\ b_{G-1} \\ \vdots \\ b_m \end{bmatrix}_{G*1} = \begin{bmatrix} d_0 \\ d_1 \\ \vdots \\ d_{m+G-2} \end{bmatrix}_{(m+G-1)*1} \quad (9)$$

نکته قابل توجه در پیاده سازی ماتریس بالا این است که چنانچه برای کاهش سطح پیاده سازی ضرب، صفرها را کنار بگذاریم، گیت های AND کمتری برای انجام محاسبات نیاز می شود. اگر ضرب هر کلمه  $B(x)$  را در معادله (۸) براساس ماتریس معادله (۹) انجام دهیم، پیاده سازی مناسبی از ضرب دو چند جمله ای انجام داده ایم. برای بررسی جزئی تر ضرب دو چند جمله ای  $A$  مین جمله چند جمله ای  $D(x)$  یا  $d_G$  براساس معادله (۱۰) به صورت زیر بیان می شود:

$$d_G = a_{G-1}b_0 + a_{G-1}b_1 + a_0b_{G-1} \quad (10)$$

که  $G$  نشان دهنده طول کلمه در ضرب کننده LSD است. اگر عبارت های معادله (۱۰) را که باید با هم دیگر XOR شوند، به صورت یک رشته بیت درنظر بگیریم، برای رسیدن به  $d_G$  می توان جملات این رشته بیت را به صورت زنجیره وار با هم دیگر XOR کرد. استفاده از XOR کردن به روش مستقیم همان گونه که در شکل (۶- ب) مشاهده می شود منجر به مسیر بحرانی به طول  $(G-1)\Delta_{XOR}$  می شود.



شکل ۷. معماری پیاده‌سازی ضرب‌کننده LSD در این کار

استفاده از روش پیشنهادی در مقایسه با روش SAM<sup>۲</sup> باعث صرفه جویی جزئی در منابع سخت‌افزاری می‌شود، اما در مقایسه با روش DAM<sup>۳</sup> تعداد گیت‌های AND مورد نیاز کاهش قابل ملاحظه‌ای می‌باشد.

**۴-۴. معماری پیشنهادی برای معکوس‌کننده میدان متناهی<sup>۴</sup>**  
 طراحی معکوس‌کننده طبق قضیه کوچک فرما با استفاده از ضرب و مریع میدانی قابل پیاده‌سازی است. بنابراین برای محاسبه معکوس برخلاف روش توسعه یافته اقلیدسی نیاز به داشتن یک واحد مجرای معکوس از بین می‌رود. بنابراین در پیاده‌سازی سخت‌افزاری با هدف صرفه‌جویی در منابع مصرفی استفاده از روش فرما در طراحی معکوس‌کننده مناسب بوده و منجر به کاهش پیچیدگی می‌شود، اگر چه در این روش ارجاع به واحدهای محاسباتی ضرب و مریع زیاد می‌شود، اما همان‌طور که در قسمت ۲-۲ ذکر شد می‌توان در رمزگاری خم بیضوی با انتخاب مختصات تصویری مناسب استفاده از عملیات معکوس را به حداقل ممکن رساند. برای معکوس میدان در این مقاله طبق قضیه فرما از زنجیره جمع [۲۹] استفاده شده است که به روش معکوس اتو تسوچی معروف است. با این روش تعداد ضرب‌های کاهش در روش فرمای  $m \cdot 2 - 1$  است به  $HW(m-1) + log_2(m-1)$  ضرب کاهش می‌باشد. وزن همینگ یا تعداد یک‌ها در نمایش باینری آرگومان آن است. در طراحی معکوس‌کننده طبق الگوریتم اتو تسوچی به دلیل این که انجام محاسبات به صورت زنجیروار صورت می‌گیرد، برای انجام ضرب در هر مرحله نیاز است که حاصل ضرب در مرحله قبل را داشته

تعداد گیت‌های AND در مرحله دوم الگوریتم LSD با استفاده از ماتریس معادله ۹ برابر است با:

$$\#AND = G \times (G - 1) + (m - G + 1) \times G = m \times G$$

برای محاسبه تعداد گیت‌های XOR باستی تعداد این گیت‌ها را در مراحل ۱، ۲ و ۳ الگوریتم LSD (شکل ۵) محاسبه کنیم. تعداد گیت XOR مورد نیاز مراحل ۱ و ۳ که به عنوان کاهش میدانی استفاده می‌شوند با توجه به الگوریتم شکل (۴) و حداکثر درجه‌ای که باید کاهش دهند، برابر خواهد بود با:

$$\#XOR = 4 \times G + 4 \times (G - 1)$$

تعداد گیت XOR مورد نیاز در مرحله دوم الگوریتم LSD برای ضرب کلمه‌ای  $A^{(i-1)} \cdot B_{i-1}$  و همچنین XOR کردن حاصل به دست آمده از ضرب کلمه‌ای با مقدار  $D^{(i-1)}$  برابر است با:

$$\#XOR = (m - 1)(G - 1) + m + G - 1 = m \times G$$

در مرحله اول الگوریتم ضرب LSD، برای به دست آوردن  $A^{(i)}$  نیاز است که  $A^{(i-1)}$  از مرحله قبل در یک رجیستر  $m$  بیتی ذخیره شود.

بنابراین تعداد فلایپ فلاپ مورد نیاز در این مرحله برابر خواهد بود با:

$$\#FF = m$$

در مرحله دوم الگوریتم ضرب LSD، برای به دست آوردن  $D^{(i)}$  نیاز است که  $D^{(i-1)}$  از مرحله قبل در یک رجیستر  $m+G-1$  بیتی ذخیره شود، علاوه بر این برای ذخیره حاصل عملیات XOR هنگام ضرب‌های جزئی<sup>۱</sup> به یک رجیستر  $G$  بیتی نیاز می‌شود بنابراین:

$$\#FF = (m + G - 1) + G = m \times 2G - 1$$

در جدول (۱) منابع سخت‌افزاری مورد نیاز برای ضرب‌کننده LSD استفاده شده در این مقاله با کارهای ارائه شده در مراجع [۲۷] و [۲۸] مقایسه شده است. همان‌گونه که از این مقایسه پیداست

<sup>2</sup> Single Accumulator Multiplier

<sup>3</sup> Double Accumulator Multiplier

<sup>4</sup> Finite Field Inversion


<sup>1</sup> Partial Products

گیت های AND، OR و NOT به ورودی ضرب کننده ارجاع داده می شود که نتیجه این معماری قرار گرفتن مسیر بحرانی بر روی واحد مربع کننده و نه ضرب کننده خواهد بود. حال اگر به معماری معکوس کننده یک واحد مربع کننده دیگر اضافه کنیم، می توان از یک مالتی پلکسر دو به یک به جای مالتی پلکسر سه به یک استفاده کرد. در این معماری جدید، عمل مربع در مراحل ۱، ۳ و ۸ جدول (۱) و همچنین مربع نهایی در الگوریتم اتو-تسوچی توسط واحد مربع کننده اول انجام شده و سایر عملیات مربع در جدول (۱) با واحد مربع کننده دوم اجرا می شود. بدین ترتیب بر سر راه ورودی های ضرب کننده گیت ها با پیچیدگی کمتری قرار می گیرد، که این مطلب را بخوبی می توان در معماری ترسیم شده در شکل (۸) مشاهده کرد.

باشیم و چون امکان انجام موازی محاسبات وجود ندارد افزایش تعداد واحد های محاسباتی ضرب در این مرحله مؤثر نخواهد بود [۲۹]. حال برای طراحی کارآمد یک واحد محاسباتی معکوس کننده براساس الگوریتم اتو-تسوچی نیاز است به دنبال معماري باشیم که بتوانیم مسیر بحرانی را به حداقل ممکن برسانیم. به عبارتی دیگر مسیر بحرانی معکوس کننده منطبق بر مسیر بحرانی ضرب کننده باشد. اگر در طراحی معماري معکوس کننده تنها از یک واحد مربع کننده استفاده کنیم، این واحد باید عمل مربع را برای ورودی به معکوس کننده، خروجی ضرب کننده و خروجی همان واحد مربع کننده (تکرار عمل مربع) انجام دهد. بنابراین نیاز است که یک مالتی پلکسر سه به یک بر سر راه ورودی به مربع کننده استفاده کنیم. خروجی این واحد مربع نیز در ترکیب با تعداد قابل توجهی

جدول ۱. مقایسه منابع مورد نیاز برای پیاده سازی SAM، DAM و روش پیشنهادی

روش	تعداد گیت های AND	تعداد گیت های XOR	تعداد فلیپ فلاپ
SAM [۲۵]	$(m + 4)G + 4(G - 1)$	$(m + 3)G + 4(G - 1)$	$2m + G - 1$
DAM [۲۵]	$(m + 4)G + 4(G - 1)$	$(m + 3)G + 4(G - 1) + (m - 1)$	$3m + G - 2$
کار پیشنهادی	$mG$	$mG + 4(2G - 1)$	$2(m + G) - 1$



شکل ۸. معماری معکوس کننده اتو-تسوچی طراحی شده در این کار

می کنیم. برای انجام محاسبات در مختصات تصویری از قسمت ۱ و ۲ الگوریتم LD که در شکل (۲) نشان داده شد، استفاده می کنیم. در طراحی این قسمت از پردازنده، تعداد واحد های محاسبات به گونه ای انتخاب شده که امکان اجرای موازی محاسبات میدانی در الگوریتم ضرب عددی LD وجود داشته باشد. به همین دلیل از سه واحد ضرب میدانی در پیاده سازی حلقه اصلی الگوریتم LD - که جمع و دو برابر کردن نقطه در آن انجام می شود - استفاده می کنیم. بنابراین با توجه به قسمت ۲.۱ الگوریتم شکل (۲) در مرحله اول سه ضرب  $X_1Z_2$  و  $X_2Z_1$  به صورت موازی توسط سه ضرب کننده نشان داده در شکل (۹) انجام می شوند، سپس در مرحله دوم سه ضرب  $x_p$  و  $bZ_2^4$  و  $bZ_1^4$  به صورت موازی انجام می شوند. با

## ۵. معماری پیشنهادی پردازنده ضرب عددی خم بیضوی

در این قسمت یک معماری جدید برای ضرب عددی نقطه خم ارائه شده است که در مقایسه با نتیجه های به دست آمده در سایر کارهای دیگر قابل توجه است. معماری مربوط به ضرب عددی در سطح بالای هرم طراحی رمزگاری خم بیضوی به کار رفته است. پردازنده به گونه ای طراحی شده که با استفاده از تکنیک های موازی کردن و کاهش بیکاری واحد های محاسبات، منجر به مسیر بحرانی کوتاه تر و تأخیر نهایی کمتر شود. برای طراحی پردازنده ضرب عددی خم بیضوی آن را به دو قسمت انجام محاسبات در مختصات تصویری و انجام محاسبات برای تبدیل مختصات تصویری به آفینی تقسیم

حاصل انجام محاسبات در قسمت ۲.۱ الگوریتم LD با استفاده از مقادیر رابطه (۱۲) به صورت زیر بدست می‌آید:

$$(13) \quad X_1 \leftarrow x_p, \quad Z_1 \leftarrow 1, \quad X_2 \leftarrow x_p^4 + b, \quad Z_2 \leftarrow x_p^2$$

معماری پیاده‌سازی محاسبه مقادیر اولیه در شکل (۹) مشاهده می‌شود. بدین ترتیب که مقادیر  $0, 1, x_p$  با استفاده از مالتی پلکسر به خروجی‌ها ارجاع داده می‌شوند تا در مرحله بعد با توجه به این که بیت کلید ۱ است، به ورودی متناسب در شکل (۹) وارد شوند و درنهایت مقادیر رابطه (۱۳) بدست می‌آیند.

پس از آنکه طراحی و پیاده‌سازی محاسبات مربوط به جمع و دو برابر کردن نقطه در مختصات تصویری انجام شد، بایستی درگاه‌های ورودی و خروجی معماري شکل (۹) براساس بیت‌های کلید در قالب یک معماري جديده به‌گونه‌اي به يكديگر متصل شوند که از ورود مقادير رابطه (۱۲) در محاسبات و همچنین تكرار الگوريتم LD در قسمت ۲ شکل (۲) آغاز شويم. بنابراین برای اينکه در اين معماري جديده با توجه به اهداف ذكر شده، پيچيدگي پردازنده افزایش نيايد، لازم است طرح را برای پیاده‌سازی اين معماري جديد ارائه دهيم. در طرح ارائه شده در اين قسمت همان‌گونه که در شکل (۱۰) مشخص است، مسیر ورودی و خروجی عمليات جمع و دو برابر کرده نقطه از يكديگر مجزا شده‌اند تا هنگام جابه‌جا کردن مقادير خروجی از پيچيده شدن معماري جلوگيري شود. علت به‌كارگيري اين اينده آن است که برای انجام عمل جمع، خروجی‌های عمليات جمع و دو برابر کردن بدون وابستگی به مقدار بيت کلید به ورودی‌های عمليات جمع متصل می‌شود.

اگر در زير به عمليات جمع که به ازاي  $k_i = 1$  است دقت کنيم، ورودي‌های اين عمليات  $X_1, X_2, Z_1$  و  $Z_2$  هستند که خروجی اين عمليات در  $X_1$  و  $Z_1$  ذخیره می‌شود.

$$(14) \quad T \leftarrow Z_1, \quad Z_1 \leftarrow (X_1 Z_2 + X_2 Z_1)^2, \quad X_1 \leftarrow x_p, \quad Z_1 \leftarrow X_1 X_2 T, \quad Z_2 \leftarrow$$

تغیير بيت کلید از  $= 0$  به  $k_i = 1$  با توجه به طراحی پردازنده منجر به تغیير در عبارت‌های  $X_1 Z_1 + X_2 Z_2$  در عبارت جمع  $X_1 X_2 T Z_2 + X_1 Z_2$  با  $Z_2$  می‌شود. از آنجايي که با تغیير در بیت‌های کلید  $X_1$  با  $X_2$  و  $X_2$  با  $Z_2$  جابه‌جا می‌شود، در عبارت‌های  $X_1 Z_1 + X_2 Z_2$  و  $X_1 X_2 T Z_2$  تغيير ايجاد نمی‌شود، بنابراین می‌توان عمليات جمع را در حلقه تكرار الگوريتم بدون دخالت بیت‌های کلید انجام داد و تهها پس از پايان حلقه براساس مقدار بيت کلید جابه‌جايی را انجام داد.

برای انجام عمليات دو برابر کردن به ازاي  $k_i = 1$  طبق الگوريتم عمليات زير انجام می‌شود:


$$(15) \quad T \leftarrow X_2, \quad X_2 \leftarrow X_2^4 + bZ_2^4, \quad Z_2 \leftarrow T^2 Z_2^2$$

در عمليات دو برابر کردن با تغیير بيت کلید يا به عبارتی به ازاي  $k_i = 0$  جاي  $X_2$  و  $Z_2$  با  $X_1$  و  $Z_1$  عوض می‌شود، بنابراین عمليات دو برابر کردن برخلاف جمع دو نقطه به کلید وابسته است، اما محاسبات مربوط به دو برابر کردن در مقایسه با جمع ساده‌تر است.


اين کار هر بار تكرار حلقه در قسمت ۲ الگوريتم LD به‌جای اجرا با تأخير شش ضرب ميداني با تأخير دو ضرب ميداني انجام می‌شود. در اين قسمت از پردازنده (انجام محاسبات در مختصات تصویری) از پنج واحد مربع کننده و دو واحد جمع کننده استفاده می‌شود که معماري آن در شکل (۹) مشاهده می‌شود. چهار واحد مربع کننده برای محاسبه  $X_2^4$  یا  $Z_2^4$  یا  $X_1^4 Z_1^4$  یا  $X_1 Z_2 + X_2 Z_1$  به کار می‌رود. همچنین پس از اين که اولين ضرب ميداني انجام شد، نياز است که حاصل  $(X_1 Z_2 + X_2 Z_1)^2$  و  $X_2^4 + bZ_2^4$  در رجيسترهاي  $t_1$  و  $t_2$  ذخیره شوند تا برای انجام ضرب در مراحل بعد استفاده شوند. در طراحی اين پردازنده از واحدهای محاسباتی ضرب، معکوس و مربع کننده استفاده می‌شود. چنانچه بخواهيم يك پردازنده با فركانس کارکرد مناسب طراحی کنیم، می‌بايست مسیر بحرانی پردازنده بر روی بزرگ‌ترین مسیر در بين واحدهای محاسباتی قرار گیرد. از آجا که واحد محاسباتی معکوس کننده در قبل به‌گونه‌اي طراحی شد که مسیر بحرانی آن بر مسیر بحرانی ضرب کننده منطبق شد و همچنین مسیر ضرب کننده از مربع کننده بزرگ‌تر است، در طراحی يك پردازنده کارآمد می‌بايست مسیر بحرانی آن بر روی مسیر بحرانی ضرب کننده قرار گیرد. بنابراین برای جلوگيري از افزایش طول مسیر بحرانی نياز است که طراحی معماري در صورت امكان به صورت ترکيبی و همزمان با استفاده از گيتهای منطقی انجام شود، هر چند به‌كارگيري اين گونه معماري‌ها ممکن است منجر به افزایش سطح پیاده‌سازی شود، اما داراي اين مزيت است که فركانس کارکرد پردازنده افزایش می‌يابد.

همچنین در طراحی معماري مربوط به محاسبات تصویری برای استفاده از مقادير اوليه قسمت ۱ الگوريتم شکل (۲) محاسبات مجازاي انجام نشده است، زيرا اگر برای محاسبات قسمت ۱ الگوريتم، واحدهای محاسباتی اضافه‌اي علاوه بر آنچه که طراحی شده در نظر گرفته می‌شود، علاوه بر پيچيدگي مسیر بحرانی سطح پیاده‌سازی نيز افزایش خواهد یافت. بنابراین اجرای چنین محاسباتی که در طول مسیر محاسبات اصلی الگوريتم (قسمت ۲ الگوريتم شکل (۲)) قرار می‌گيرد، مناسب نیست و بایستی دنال راه حلی باشیم. در همین راستا چنانچه بتوانيم از همان محاسبات انجام شده در قسمت ۲ الگوريتم برای به‌دست آوردن نتيجه‌های قسمت ۱ استفاده کنیم، می‌توان از انجام محاسبات اضافي جلوگيري کرد و به نتيجه‌های خوبی رسيد. طرحی که در اين جا ارائه شده، بدین گونه است: زمانی که اولين بيت پر ارزش کلید ۱ شد، نياز است که محاسبات قسمت ۱ انجام شود، بنابراین برای حالتی که  $k_i = 1$  است اگر مقادير زير در انجام محاسبات قسمت ۲.۱ به کار گرفته شوند، آنگاه مقادير اوليه مورد نياز در الگوريتم LD مطابق با آنچه که در قسمت ۱ شکل (۲) آمده، به‌دست می‌آيند.

$$(16) \quad X_1 \leftarrow 1, \quad Z_1 \leftarrow 0, \quad X_2 \leftarrow x_p, \quad Z_2 \leftarrow 1$$



شکل ۹. معماری انجام محاسبات جمع و دو برابر کردن نقطه در مختصات تصویری الگوریتم LD



شکل ۱۰. معماری تکرار عملیات جمع و دو برابر کردن نقطه در الگوریتم LD براساس بیت های کلید

معکوس کننده به صورت هم زمان محاسبه می‌کنیم و سپس پنج ضرب مورد نیاز در رابطه (۱۷) را با دو واحد ضرب که در طی سه مرحله موازی شده، پیاده‌سازی می‌کنیم. برای این قسمت از محاسبات پنج واحد جمع کننده نیز نیاز است. مقدار مؤلفه  $x$  حاصل نهایی در مختصات آفینی مطابق قسمت ۳ الگوریتم LD در شکل (۲)،  $x_3 = X_1/Z_1$  است که پس از محاسبه<sup>-۱</sup>  $Z_1$  توسط معکوس کننده می‌باشد آن را در  $X_1$  ضرب کنیم. از آنجایی که در ضرب مرحله بعد از حاصل ضرب مرحله قبل یا به عبارتی از  $X_1^{-1}Z_1$  در محاسبه ضرب استفاده می‌شود، نیاز است که حاصل  $X_1^{-1}Z_1$  را در مرحله اول ذخیره کرده تا در مرحله بعد استفاده کنیم. ذخیره کردن این مقدار در یک رجیستر و استفاده از آن در پاس‌های ساعت بعد طول مسیر بحرانی را افزایش می‌دهد. برای جلوگیری از این رخداد بایستی رجیستر را حذف کنیم. از آنجایی که در قسمت تبدیل مختصات، پیاده‌سازی ضرب کننده‌ها به صورت موازی انجام شده است، در انجام ضرب مرحله دوم حاصل ضرب مرحله اول از بین می‌رود، اما با توجه به این که در مرحله سوم یکی از ضرب کننده‌ها بیکار است (زیرا پنج ضرب طی سه مرحله توسط دو واحد ضرب کننده انجام می‌شود) می‌توان ضرب مرحله اول را دوباره تکرار کرد تا پاسخ از بین رفته دوباره احیا شود. بنابراین ضرب  $X_1^{-1}Z_1$  در مرحله سوم تکرار می‌شود تا پاسخ  $x_3 = X_1/Z_1$  به دست آید تا نیازی به استفاده از رجیستر در این قسمت از پردازنده نباشد و طراحی این قسمت به طور کامل ترکیبی و هم زمان انجام شود. در نهایت یکی از اقدامات مهمی که در طراحی پردازنده بایستی مدنظر قرار داده، انتخاب طول کلمات (مقدار  $G$ ) در ضرب کننده‌های میدانی است. انتخاب مناسب  $G$  نقش بهسزایی در کاهش تأخیر اجرای عملیات ضرب عددی خم و همچنین کاهش سطح پیاده‌سازی خواهد داشت. یکی از ملاحظاتی که در انتخاب مقدار  $G$  برای واحد محاسباتی ضرب باید رعایت شود، این است که از بین  $G$  هایی که مقدار  $[m/G]$  آنها یکسان است، کوچکترین مقدار را انتخاب می‌کنیم زیرا با وجود سرعت یکسان برای آنها،  $G$  کوچکتر منابع کمتری مصرف می‌کند. به طور مثال برای  $16^3$  از بین  $G$  های مجموعه  $\{41-54\}$  مقدار  $41 = G$  را طبق شرایط ذکر شده انتخاب می‌کنیم؛ برای انجام محاسبات در مختصات تصویری با توجه به تکرار آن (قسمت ۲ الگوریتم شکل (۲)) اجرای سریع محاسبات برای طراحی یک پردازنده کارآمد دارای اهمیت است. بنابراین انتخاب طول کلمه بزرگ ( $G$ ) برای ضرب کننده‌های استفاده شده در محاسبات مختصات تصویری مناسب است. مقادیری که در این قسمت استفاده شده، طول کلمات مختلف است که با  $G$  در جدول نتایج اجرای پردازنده نشان می‌دهیم. در انجام محاسبات تبدیل مختصات تصویری به آفینی (قسمت سه و چهار الگوریتم شکل (۲)) به این دلیل که محاسبات تنها یک بار در انتهای الگوریتم مورد استفاده قرار می‌گیرد و همانند قسمت ۲ الگوریتم تکرار نمی‌شود، نیاز مبرمی به بهبود کاهش تأخیر در آن نیست. در این قسمت از پردازنده واحدهای محاسباتی زیادی استفاده شده است و چنانچه از

قسمت دوم پردازنده، محاسبات مربوط به تبدیل مختصات تصویری به آفینی را انجام می‌دهد. همان‌گونه که از قسمت سه و چهار الگوریتم شکل (۲) مشخص است، برای پیاده‌سازی آن نیاز به انجام روش محاسبات به نسبت زیاد می‌شود که این محاسبات اغلب به صورت ترتیبی و پشت سر هم انجام می‌شوند. به منظور این که مسیر بحرانی پردازنده همچنان بر روی ضرب کننده قرار داشته باشد، نیاز است که معماری این قسمت از پردازنده را نیز تا جایی که ممکن است به صورت ترکیبی و هم زمان طراحی کنیم. یکی از طرح‌ها که برای پیاده‌سازی تبدیل مختصات تصویری به آفینی در مرجع [۲] پیشنهاد شده، بر این اساس است که تعداد معکوس کننده مورد نیاز برای طراحی این قسمت از پردازنده به یک معکوس کاهش یابد، زیرا تنها با محاسبه معکوس<sup>-۱</sup>  $(x_p Z_1 Z_2)$  می‌توان حاصل معکوس دیگر یا به عبارتی  $X_1/Z_1$  را با استفاده از ضرب<sup>-۱</sup>  $(x_p Z_2 X_1)$  می‌توان در این طرح برای کاهش تعداد معکوس‌ها، تعداد ضرب‌های میدانی افزایش یافته است که با توجه به ترتیبی که در الگوریتم شکل (۱۱) لزوماً رعایت می‌شود (در صورتی که بخواهیم از تعداد واحدهای ضرب محدودی استفاده کنیم)، مراجعه به این واحدهای افزایش می‌یابد که این خود منجر به افزایش طول مسیر بحرانی می‌شود. برای پیاده‌سازی این طرح طبق شکل (۱۱) نیاز است که ده ضرب میدانی انجام شود. همچنین برای انجام مراحل دوازدهم به بعد نیاز است که منتظر بمانیم تا حاصل معکوس<sup>-۱</sup>  $(x_p Z_1 Z_2)$  در مرحله دوازدهم به دست آید و از آنجایی که انجام مراحل بعد به طور کامل به این مرحله وابسته است، تأخیر غیر قابل اجتناب به نسبت زیادی در بین روال محاسبات ایجاد می‌شود. برای این طرح استفاده از چهار واحد ضرب کننده که به صورت موازی به کار گرفته شوند، می‌تواند در کاهش طول مسیر بحرانی مؤثر باشد، اما یکی از معایب در این طرح، تأخیر به نسبت بالای آن است.

یکی دیگر از روش‌هایی که می‌توان پیاده‌سازی کرد، براساس مرحله ۴ شکل (۲) است که در زیر مشاهده می‌شود.

$$(16) \quad y_3 \leftarrow (x_p + X_1/Z_1)(X_1 + x_p Z_1)(X_2 + x_p Z_2) + (x_p^2 + y)(Z_1 Z_2)^{-1} + y_p$$

برای انجام محاسبات در این طرح نیاز به دو واحد معکوس است و چنانچه از سه واحد ضرب استفاده کنیم، به جز این که در مرحله اول عملیات می‌توان سه ضرب کننده را به صورت موازی پیاده‌سازی کرد، در مراحل بعد بیکاری واحدهای ضرب افزایش می‌یابد (به علت واپسگی ضرب در مراحل فعلی به خروجی ضرب در مراحل قبل و همچنین خروجی معکوس کننده) که این عامل سبب ایجاد تأخیر می‌شود. یکی از پیشنهادهایی که به صورت موازی به صورت پیاده‌سازی بسیار کارآمد بوده و استفاده از آن منجر به کاهش تأخیر می‌شود، این است که در رابطه (۱۶) مقدار<sup>-۱</sup>  $(Z_1 Z_2)$  را در داخل کروشه وارد کنیم که حاصل آن به صورت عبارت زیر خواهد شد:

$$(17) \quad y_3 \leftarrow (x_p + X_1/Z_1)(X_1/Z_1 + x_p)(X_2/Z_2 + x_p) + (x_p^2 + y)(x_p)^{-1} + y_p$$

در همین راستا ابتدا<sup>-۱</sup>  $Z_1$  و  $Z_2$  را توسط سه واحد

است. کدها در محیط ISE11.1 (XC4VLX200) به عنوان بستر پیاده‌سازی انتخاب شده است. مساحت کل این تراشه ۸۹۰۸۸ اسلایس است. همانگونه که در قسمت قبل ذکر شد، برای انجام محاسبات در مختصات تصویری از ضرب کننده میدان سریال- موازی با طول کلمه  $G_1$  و برای انجام محاسبات تبدیل مختصات تصویری به آفینی از ضرب کننده با طول کلمه  $G_2$  استفاده شده است. نتیجه‌های حاصل از پیاده‌سازی ضرب عددی برای دو طول کلمه مختلف در جدول (۲) آمده و با سایر کارها در جدول (۳) مقایسه شده است. نکته قابل توجه آنکه در جدول (۳) با وجود آنکه کارایی پیاده‌سازی گزارش شده در مرجع [۱۸] بالاتر از این کار است، اما در عوض سرعت پردازنده پیاده‌سازی انجام شده در این مقاله چهار بار بیشتر از پردازنده طراحی شده در مرجع [۱۸] است.

کلمه با طول کوچک استفاده کنیم، سطح پیاده‌سازی به طور قابل ملاحظه‌ای کاهش می‌یابد. کمترین طول کلمه مناسب که مسیر بحرانی پردازنده را تغییر ندهد، برابر  $G_2 = 11$  است که در جدول (۴) مشاهده می‌شود. همان‌گونه که توضیح داده شد، با انتخاب  $G$  مناسب برای ضرب میدانی مورد استفاده در قسمت اول و دوم پردازنده، می‌توان با افزایش سرعت، کاهش تأخیر پردازنده و کاهش سطح پیاده‌سازی کارآیی پردازنده را افزایش داد.

## ۶. نتایج و بحث

در انجام محاسبات پارامترهای مورد نیاز از قبیل ضریب‌های  $\chi_m$ ، مرتبه  $\chi_m$  و مختصات نقطه مبنای به صورت زیر براساس پیشنهاد NIST در مرجع [۴] انتخاب شده است. برای پیاده‌سازی ساختار، پیاده‌سازی ضرب عددی از کدهای قابل سنتز VHDL استفاده شده

جدول ۲. نتیجه‌های پیاده‌سازی پردازنده ضرب عددی  $\chi_m$  بیضوی پیشنهادی در این مقاله

$G_1$	$G_2$	Freq. (MHz)	period (ns)	No. of cycles	Time (μs)	slices	Area LUT	FF	Occupied chip area	Efficiency
۴۱	۱۱	۲۵۱/۰۵۴	۳/۹۸	۲۹۹۳	۱۱/۹۲	۱۹۶۰۴	۳۶۷۲۷	۶۹۹۴	%۲۲	۳۷۲/۱
۲۴	۱۱	۲۵۴/۴۴	۳/۹۳	۳۹۷۱	۱۵/۶	۱۵۹۵۱	۲۹۸۶۵	۶۹۷۴	%۱۷	۳۴۹

جدول ۳. نتایج پیاده‌سازی ضرب عددی  $\chi_m$  بیضوی در کارهای قبلی

Ref.	M	FPGA	Freq. (MHz)	Time (μs)	Area (LUT) (FF)		Efficiency	
Orlando and Paar [11]	۱۶۷	XCV400E	۷۶/۷	۲۱۰	-	۳۰۰۲	۱۷۶۹	۲۶۵
N. Gura [12]	۱۶۳	XCV2000E	۶۶/۴	۱۴۴	-	۲۰۰۶۸	۶۳۲۱	۵۶
Jarvinen et. al. [13]	۱۶۳	VinexII V8000	۹۰/۲	۱۰۶	۱۸۰۷۹	-	-	۴۴
Rodriguez et. al. [14]	۱۶۳	XCV2600E	۴۶/۵	۶۳	۲۴ + ۱۸۳۱۴ RAMS	-	-	-
Lutz and Hasan [15]	۱۶۳	Virtex 2000E	۶۶	۲۳۳	-	۱۰۰۱۷	۱۹۳۰	۷۰
Sakiyama [16]	۱۶۳	Virtex II pro 30	۱۰۰	۲۸۰	۸۴۵۰	-	-	-
Chelton and Benaissa [17]	۱۶۳	Virtex-4 VLX200	۱۵۳/۹	۱۹/۵۵	۱۶۲۰۹	۲۶۳۶۴	-	۳۱۶
Ansar and Hasan [18]	۱۶۳	XC2V2000	۱۰۰	۴۶/۵	۳۴۱۶	۷۵۵۹	-	۵۳۲
Yong et.al. [19]	۱۶۳	XC2V6000	۹۳/۳	۳۴/۱۱	۱۳۳۷۶	۲۸۱۲	-	۳۴۰
Kim et. al. [20]	۱۶۳	XC4VLX80	۱۴۳	۱۰	۳۶۳,۲۳	-	-	-

شد که این طراحی در کاهش طول مسیر بحرانی معکوس‌کننده و پردازنده تأثیر مستقیم داشت. در طراحی معکوس‌کننده میدان آنو-تسوچی با استفاده از حداقل موازی سازی طول مسیر بحرانی را کاهش دادیم. در طراحی معماری پردازنده، در قسمت انجام محاسبات تصویری با استفاده از سه واحد محاسباتی ضرب موازی شده و کاهش سیکل‌های بیکار در هر مرحله، تأخیر پردازنده را که به طور عمده مربوط به محاسبات در مختصات تصویری است، کم کردیم. جدا کردن مسیر جمع کردن نقطه از دو برابر کردن و همچنین استفاده از مقادیر اولیه مناسب در راهاندازی اولیه پردازنده،

در این مقاله یک پردازنده کارآمد رمزنگاری  $\chi_m$  بیضوی را طراحی کردیم. یکی از عوامل مهم در کارایی پردازنده، طراحی و پیاده‌سازی واحدهای محاسبات میدانی کارآمد است. برای انجام ضرب میدانی از الگوریتم ضرب LSD استفاده کردیم تا بتوانیم با انتخاب طول کلمات مختلف، بهینه‌سازی مشترکی در سرعت و سطح پیاده‌سازی پردازنده انجام دهیم. همچنین به کارگیری گراف درخت در XOR کردن دو رشته بیت منجر به کاهش مسیر بحرانی واحد محاسباتی ضرب کننده

- [12] Gura, N.; Shantz, S. C.; Eberle, H.; Gupta, S.; Gupta, N. "An End-to-End Systems Approach to Elliptic Curve Cryptography"; Workshop Cryptographic Hardware and Embedded Sys. (CHES), 2002.
- [13] Jarvinen, K.; Tommiska, M.; Skytta, J. "A Scalable Architecture for Elliptic Curve Point Multiplication"; ICFPT, 2004.
- [14] Rodriguez-Henriquez, G.; Saqib, N. A.; Diaz-Perez, A. "A Fast Parallel Implementation of Elliptic Curve Point Multiplication Over GF ( $2^m$ )"; Microprocessors Microsys. 2004, 28, 329–339.
- [15] Lutz, J.; Hasan, A. "High Performance FPGA Based Elliptic Curve Cryptographic Co-Processor"; in Proc. Int. Conf. Inf. Technol.: Coding Comput. (ITCC), 2004, 486.
- [16] Sakiyama, K.; Batina, L.; Preneel, B.; Verbauwhede, I. "Superscalar Coprocessor for High-Speed Curve-Based Cryptography"; Workshop on Cryptographic Hardware and Embedded Sys. (CHES), 2006, Lecture Notes in Computer Sci. 4249, 415–429.
- [17] Chelton, W.; Benissa, M. "Fast Elliptic Curve Cryptography on FPGA"; IEEE Trans. on Very Large Scale Integration (VLSI) Sys. 2008, 16, 198–205.
- [18] Ansari, B.; Hasan, A. "High-Performance Architecture of Elliptic Curve Scalar Multiplication"; IEEE Trans. on Comp. 2008, 57, 1443–1453.
- [19] Yong-Ping, D.; Uecheng, O.; Zheng-lin, L.; Yu, H.; Li-hua, Y. "High-Performance Hardware Architecture of Elliptic Curve Cryptography Processor over GF ( $2^{163}$ )"; J. Zhejiang Univ. Sci. A 2009, 10, 301–310.
- [20] Kim, C. H.; Kwon, S.; Hong, C. P. "FPGA Implementation of High Performance Elliptic Curve Cryptographic Processor over GF ( $2^{163}$ )"; J. Sys. Architecture 2008, 54, 893–900.
- [21] Deschamps, J. P. "Hardware Implementation of Finite-Field Arithmetic"; McGraw Hill, 2009.
- [22] Scott, P. A.; Tavares, S. E.; Peppard, L. E. "A Fast VLSI Multiplier for GF ( $2^m$ )"; IEEE J. Sel. Areas Commun. 1986, 4, 62–66.
- [23] Mastrovito, E. "VLSI Architectures for Computations in Galois Fields"; Dept. Elect. Eng., Linkoping Univ., Linkoping, Sweden 1991, 249.
- [24] Rodriguez-Henriquez, F.; Koc, C. K. "Parallel Multipliers Based on Special Irreducible Pentanomials"; IEEE Trans. Comput. 2003, 52, 1535–1542.
- [25] Wu, H. "Bit-Parallel Finite Field Multiplier and Squarer Using Polynomial Basis"; IEEE Trans. Computer 2002, 51, 750–758.
- [26] Reyhani-Masoleh, A.; Hasan, M. A. "Low Complexity Bit Parallel Architectures for Polynomial Basis Multiplication Over GF ( $2^m$ )"; IEEE Trans. Computer 2004, 53, 945–959.
- [27] Kummar, S.; Wollinger, T.; Paar, C. "Optimum Digit Serial GF ( $2^m$ ) Multipliers for Curve Based Cryptography"; IEEE Trans. Computer 2006, 55, 1306–1311.
- [28] Song, L.; Parhi, K. K. "Low-Energy Digit-Serial/Parallel Finite Field Multipliers"; J. VLSI Signal Process. Sys. 1998, 19, 149–166.
- [29] Itoh, T.; Tsujii, S. "A Fast Algorithm for Computing Multiplicative Inverses in GF ( $2^m$ ) using Normal Bases"; Information and Computation 1998, 78, 171–177.

پیچیدگی پردازنده را کاهش داد. در طراحی قسمت دوم پردازنده که تبدیل مختصات تصویری به آفینی است، با طراحی و پیاده‌سازی عماری مناسب اثر ترتیبی بودن انجام محاسبات را کاهش دادیم. همچنین در طراحی قسمت تبدیل مختصات با توجه به این که به دفعات از واحد محاسباتی ضرب استفاده می‌شود و این قسمت از پردازنده تأثیر اندکی در تأخیر نهایی دارد، از کمترین طول کلمه ممکن را استفاده کردیم تا در مصرف منابع سخت‌افزاری صرفه‌جویی شود. نتایج تحقیق طراحی پیشنهادی در این مقاله، نشان داد که این کار بهمراه از نتیجه‌های گزارش شده در ادبیات مربوطه کارآمدتر است. ضمن آنکه با افزودن نوعی انعطاف‌پذیری به ساختار پردازنده، آن را برای کاربردهای سرعت بالا و نیز کاربردهایی که به‌نوعی مصالحه زمان–سطح اشغالی نیاز دارند، مناسب کردیم. گرچه این طراحی برای پیاده‌سازی بر روی FPGA پیشنهاد شد، اما منحصر به آرایه‌های منطقی آرایش‌پذیر نیست و می‌توان آن را بر روی سایر بسترهای از جمله ASIC نیز پیاده‌سازی کرد.

## ۸. مراجع

- [1] Hankerson, D.; Menezes, A.; Vanstone, S. "Guide to Elliptic Curve Cryptography"; Springer-Verlag, 2004.
- [2] Rodriguez-Henriquez, F.; Saqib, N. A.; Díaz Pérez, A.; Koc, C. K. "Cryptographic Algorithms on Reconfigurable Hardware"; Springer, 2006.
- [3] Wollinger, T.; Guajardo, J.; Paar, C. "Security on FPGAs: State-of-the-Art and Implementations Attacks"; ACM Trans. on Embedded Computing Sys. 2004, 3, 534–574.
- [4] NIST—National Institute of Standards and Technology, "Recommended Elliptic Curves for Federal Government Use"; <http://csrc.nist.gov/encryption>, 2000.
- [5] Rosing, M. "Implementing Elliptic Curve Cryptography"; Manning Publications Co. 1999.
- [6] Blake, I.; Seroussi, G.; Smart, N. "Elliptic Curves in Cryptography", London Mathematical Society Lecture Note Series 265, Cambridge Univ. Press, 2002.
- [7] ANSI, ANSI X9.62 "The Elliptic Curve Digital Signature Algorithm (ECDSA)"; <http://www.ansi.org>.
- [8] Standard Specifications for Public Key Cryptography, IEEE 1363, 2000.
- [9] Lopez, J.; Dahab, R. "Fast Multiplication on Elliptic Curves over GF ( $2^m$ ) without Precomputation"; Workshop on Cryptographic Hardware Embedded Sys. (CHES), 1999.
- [10] Montgomery, P. L. "Speeding the Pollard and Elliptic Curve Methods of Factorization"; J. Math. Comp. 1987, 48, 243–264.
- [11] Orlando, G.; Paar, C. "A High-Performance Reconfigurable Elliptic Curve Processor for GF ( $2^m$ )"; Cryptographic Hardware and Embedded Sys. (CHES), 2000.