



# ضرب کننده و ضرب جمع کننده پیمانه $2^n+1$

## برای پردازنده سیگنال دیجیتال

\* نگار اکبرزاده و سمیه تیمارچی\*

دانشکده مهندسی برق، دانشگاه شهید بهشتی، تهران، ایران

### چکیده

فیلتر کردن یکی از مهم‌ترین عملیات‌های سیگنال دیجیتال است که معادل عملیات جمع و ضرب متواالی است. ادغام دو واحد ضرب کننده و جمع کننده موجود در ساختار این پردازنده‌ها منجر به ایجاد یک واحد جدید به نام ضرب جمع کننده می‌شود. جهت بهبود کارایی واحد ضرب جمع کننده، از سامانه‌های اعداد مانده‌ای می‌توان بهره گرفت. این سامانه به دلیل انجام عملیات به صورت موازی روی پیمانه‌ها و محدود کردن انتشار رقم نقلی به داخل هر پیمانه، سرعت و توان مصرفی مدارهای محاسباتی مانند ضرب کننده و ضرب جمع کننده را بهبود می‌بخشند. از میان مجموعه پیمانه  $\{2^n-1, 2^n, 2^n+1\}$ ، مدارهای پیمانه  $2^n+1$  به دلیل نیاز به مسیر داده  $(n+1)$  بیتی، مسیر بحرانی خواهد بود. در این مقاله، ابتدا یک واحد ضرب جمع کننده برای پیمانه  $2^n+1$  ارائه شده و سپس، برای بهبود بیشتر کارایی از روش خط لوله و چندولتاژی استفاده می‌شود. نتایج شبیه‌سازی بیان گر بهبود تأخیر، توان مصرفی و PDP مدارهای پیشنهادی بدون کاهش کارایی نسبت به مدارهای موجود است.

واژگان کلیدی: پردازنده‌ی سیگنال دیجیتال، ضرب جمع کننده، سامانه اعداد مانده‌ای، نمایش-1 diminished-1، ضرب کننده.

## Modulo $2^n+1$ Multiplication and Multiply-Accumulate Units for Digital Signal Processor

Negar Akbarzadeh & Somayeh Timarchi\*

Electrical Engineering Department, Shahid Beheshti University, GC., Tehran, Iran

### Abstract

Nowadays, digital signal processors (DSPs) are appropriate choices for real-time image and video processing in embedded multimedia applications not only due to their superior signal processing performance, but also of the high levels of integration and very low-power consumption. Filtering which consists of multiple addition and multiplication operations, is one of the most fundamental operations of DSPs. Therefore, there is a need for an additional unit just after the multiplication unit in DSPs. By combining multiply and add units, new structure named MAC (Multiply and ACCumulate) unit is provided. Residue Number System (RNS) can improve speed and power consumption of arithmetic circuits as it offers parallel arithmetic operations on each moduli and confines carry propagation to each moduli. In order to improve the efficiency of the MAC unit, RNS could be utilized.

RNS divides large numbers to smaller numbers, called residues, according to a moduli set and enables performing arithmetic operations on each moduli independently. The moduli set  $\{2^n-1, 2^n, 2^n+1\}$  is the most famous among others because of its simple and efficient implementation. Among this moduli set, modulo  $2^n+1$  circuits are the critical path due to  $(n+1)$ -bit wide data path despite other two modules which all have  $n$ -bit wide operands. In order to overcome the problem of  $(n+1)$  bits operands, three representations has been suggested: diminished-1, Signed-LSB and Stored-Unibit. Although different multipliers have been proposed for diminished-1 representation, no multiplication structure has been proposed for the last two ones. Modulo  $2^n+1$  multipliers are divided into 3 categories depending on their inputs and outputs types: both operands use standard (weighted) representation; one input uses standard representation, while the other one utilizes

\* Corresponding author

\* نویسنده عهده‌دار مکاتبات

diminished-1 representation; both inputs use diminished-1 representation. Although several multiply and add units have been proposed for the first 2 categories, no MAC unit is proposed for the multipliers of a third category which outperform multipliers of other categories. In this article at first, one modulo  $2^n+1$  MAC unit for the third category is proposed and then for further improvement, pipeline and multi-voltage techniques are utilized. Pipeline structure enables a trade-off between power consumption and delay. Whenever high-performance with least delay is desirable, nominal supply voltage can be chosen (high performance mode) otherwise by reducing supply voltage to the amount at which pipeline circuit and normal circuit without pipeline would have the same performance, power consumption decreases significantly (low power mode).

Simulations are performed in two phases. At first phase, proposed MAC unit without pipeline structure is described via VHDL code and synthesized with synopsys design vision tool. Results indicate that the proposed structure outperforms PDP (Power-Delay-Product) up to 39% compared to the state of the art MAC units. At second phase, CMOS transistor level implementation in two modes i.e. low power and high performance modes with Cadence Design Systems tool is provided. Simulation results indicate that at low power condition, proposed pipeline MAC unit yields to 71% power savings compared to existing circuits without declining efficiency. Furthermore, at high performance condition, however power consumption has increased, reducing delay up to 54% yields to 39% PDP savings for proposed pipeline MAC unit.

**Keywords:** Digital signal processor, MAC, Residue number system, diminished-1 representation, multiplier.

ماندهای بهدلیل امکان انجام عملیات بهصورت موازی روی پیمانه‌ها و محدود کردن انتشار رقم نقلی به داخل هر پیمانه، توانسته‌اند مدارهای محاسباتی را سریع تر و کم‌توان تر کنند [3]-[4]. درنتیجه، سامانه‌های اعداد ماندهای انتخاب مناسبی برای طراحی پردازنده‌های سیگنال دیجیتال [5]، فیلترهای با پاسخ ضربه محدود (FIR) [6]، واحدهای پردازش تصویر [7]، سامانه‌های مخابراتی [8] و رمزگاری [9] هستند.

یکی از مهم‌ترین مجموعه پیمانه‌های موجود در سامانه اعداد ماندهای که دارای الگوریتم و مدارهای محاسباتی ساده‌تری نسبت به دیگر مجموعه پیمانه‌ها است، مجموعه پیمانه  $\{2^{n+1}, 2^n, 2^{n-1}\}$  است. پیمانه  $2^{n+1}$  بهدلیل نیاز به مدارهای حسابی  $(n+1)$  بیتی، مسیر بحرانی سامانه‌های اعداد ماندهای مبتنی بر این مجموعه پیمانه محاسبه می‌شوند. از این‌رو طراحان بسیاری بر روی بهینه‌سازی مدارها و الگوریتم‌های مربوط به این پیمانه متمرکز شده‌اند. درنتیجه توجه این مقاله نیز معطوف به واحدهای ضرب و ضرب جمع کننده<sup>۶</sup> موجود در پیمانه  $2^{n+1}$  و تلاش برای بهبود کارایی آن‌ها است.

تاکنون کدگذاری‌های مختلفی از جمله کدگذاری‌های وزن‌دار<sup>۷</sup> و diminished-1 [10] برای پیاده‌سازی مدارهای پیمانه  $2^{n+1}$  ارائه شده است. ضرب کننده‌های پیمانه  $2^{n+1}$  بر اساس دو سامانه عددی وزن‌دار و diminished-1 را به سه دسته می‌توان تقسیم کرد. در دسته نخست از نمایش عددی وزن‌دار [11]-[13] و در دسته دوم از نمایش عددی diminished-1 [14]-[15] برای نمایش اعداد ورودی و

<sup>6</sup> Multiply and Accumulate (MAC)

<sup>7</sup> Weighted

## ۱- مقدمه

وحدهای عملیاتی جمع کننده و ضرب کننده، اساسی‌ترین جزء مدارهای محاسباتی پیچیده از جمله پردازنده‌های سیگنال دیجیتال<sup>۱</sup> و تراشه‌های رمزگاری هستند. امروزه با پیچیده‌ترشدن الگوریتم‌ها، افزایش چشم‌گیر حجم محاسباتی و نیاز به انجام عملیات ضرب و جمع متعدد روی عمل‌وندهای با تعداد بیت زیاد، سرعت، توان مصرفی و مساحت از مهم‌ترین چالش‌های طراحی این مدارها هستند. سامانه اعداد دودویی بهدلیل مسئله انتشار رقم نقلی از کم‌ارزش‌ترین بیت<sup>۲</sup> (LSB) به خصوص در عمل‌وندهای با پرازش‌ترین بیت<sup>۳</sup> (MSB) به خصوص در سامانه‌های بلاذرنگ<sup>۴</sup>، کم‌توان و کم‌مساحت نیستند. این محدودیت موجب شده است تا سامانه‌های اعداد دیگری از جمله سامانه اعداد ماندهای<sup>۵</sup>، سامانه اعداد افزونه‌ای و سامانه اعداد ماندهای افزونه که پاسخ‌گوی این نیاز باشند، ارائه شد [1].

سامانه اعداد ماندهای مجموعه‌ای متشکل از چند پیمانه است که برای نمایش اعداد در این سامانه، از باقی‌مانده تقسیم آن‌ها بر این پیمانه‌ها استفاده می‌شود [3]-[4]. از اصلی‌ترین خواص این سامانه که منجر به استفاده از آن در حساب رایانه‌ای سریع شده است، خاصیت عدم انتشار رقم نقلی بین پیمانه‌ها و امکان انجام محاسبات روی پیمانه‌ها به صورت موازی و مستقل از هم است. درواقع سامانه‌های اعداد

<sup>1</sup> Digital Signal Processors (DSPs)

<sup>2</sup> Least Significant Bit (LSB)

<sup>3</sup> Most Significant Bit (MSB)

<sup>4</sup> Real-Time

<sup>5</sup> Residue Number System (RNS)

[3]. برای مثال اگر  $m$  پیمانه به صورت  $(m_m, m_{m-1}, \dots, m_2, m_1)$  داشته باشیم، عدد  $X$  در این مجموعه پیمانه به صورت  $(x_m, x_{m-1}, \dots, x_2, x_1)$  نمایش داده می‌شود، به صورتی که:

$$\begin{aligned} x_i &= X \bmod m_i = |X|_{m_i} \\ &= X - \lfloor X/m_i \rfloor \times m_i, x_i \in [0, m_i - 1] \end{aligned} \quad (1)$$

که در آن  $|X|_{m_i}$  نشان‌دهنده بزرگترین عدد صحیح کوچکتر یا مساوی  $X/m_i$  است.

اگر پیمانه‌ها نسبت به هم اول باشند، تعداد کل اعدادی که در این سامانه مانده‌ای می‌توان نمایش داد برابر خواهد بود با:

$$M = m_m \times m_{m-1} \times \dots \times m_2 \times m_1 \quad (2)$$

مزیت این سامانه نمایش نسبت به سامانه اعداد دودویی، امکان تبدیل اعداد بزرگ توسط مجموعه پیمانه‌ها به اعداد کوچک‌تر، امکان انجام عملیات حسابی روی اعداد هر پیمانه مستقل از سایر پیمانه‌ها بدون انتشار رقم نقلی بین پیمانه‌ها و امکان تحمل پذیری و کشف خطأ است [3]-[4]. از معایب سامانه اعداد مانده‌ای، به پیچیده‌بودن عملیات حسابی تقسیم، تعیین علامت، مقایسه دامنه، تشخیص سرریز و نیاز به مدارهای مبدل بین اعداد دودویی و مانده‌ای می‌توان اشاره کرد.

در سامانه اعداد مانده‌ای، مدارهای محاسباتی کوچک‌تر مورد نیاز بوده که به صورت موازی و مستقل از هم می‌توانند کار کنند و همین امر منجر به بهبود تأخیر، توان مصرفی و مساحت کل سامانه می‌شود؛ اگرچه یک مبدل مستقیم<sup>4</sup> (FC) برای تبدیل اعداد دودویی به اعداد مانده‌ای و یک مبدل معکوس<sup>5</sup> (RC) برای تبدیل اعداد مانده‌ای به اعداد دودویی مورد نیاز خواهد بود، اما به دلیل این که در اغلب کاربردهای ذکر شده نیاز به عملیات حسابی متوالی روی اعداد است، تنها به یک عمل تبدیل مستقیم و معکوس نیاز خواهیم داشت.

مجموعه پیمانه‌های متعددی در این سامانه نمایش موجود است که از مهم‌ترین آن‌ها به مجموعه پیمانه  $\{2^{n+1}, 2^n, 2^{n-1}\}$  می‌توان اشاره کرد. همان‌طور که اشاره شد، دلیل اهمیت این مجموعه پیمانه، امکان پیاده‌سازی ساده و بهینه مدارهای محاسباتی آن است. در این مجموعه پیمانه، پیمانه  $2^n+1$  دارای مدارهای محاسباتی پیچیده‌تر نسبت به دو پیمانه دیگر یعنی  $2^n$  و  $2^{n-1}$  است، زیرا برخلاف این دو پیمانه

خرجوji استفاده می‌شود؛ در حالی که دسته سوم متشکل از یک عمل‌وند ورودی diminished-1 و یک عمل‌وند ورودی و عمل‌وند خروجی وزن دار [16] است. براساس نتایج به دست آمده، ضرب کننده‌های دسته سوم کارایی بالاتری نسبت به دو دسته دیگر دارند. این دسته از ضرب کننده‌ها بیشتر برای کاربردهای مناسب‌بند که یکی از ورودی‌ها ثابت باشد [16].

با توجه به نیاز بسیاری از مدارهای VLSI همانند پردازنده‌های سیگنال دیجیتال و تراشه‌های رمزنگاری به عملیات ضرب و جمع متوالی، واحد ضرب جمع کننده‌های متعددی نیز براساس ضرب کننده‌های دسته نخست [13] و دوم [17] ارائه شده، اما تاکنون واحد ضرب جمع کننده‌ای برای دسته سوم ارائه نشده است. این دسته از ضرب کننده‌ها همان‌گونه که گفته شد، برای کاربردهای خاصی که بهتر است در آن‌ها یکی از ورودی‌ها ثابت باشد، مناسب هستند. در این مقاله، یک واحد جمع ضرب کننده جدید برای دسته سوم پیشنهاد شده است. همچنین، با بهره‌گیری از روش خط لوله<sup>1</sup> و چندولتاژی<sup>2</sup>، مدارهای ضرب و ضرب جمع کننده پیشنهاد شده است. نتایج نشان‌دهنده بهبود چشم‌گیر کارایی ساختارهای خط لوله نسبت به مدارهای ترتیبی فاقد خط لوله است.

در بخش دوم مقاله ابتدا کلیاتی در مورد سامانه اعداد مانده‌ای، انواع کدگذاری‌های موجود در این سامانه و انواع واحدهای ضرب و ضرب جمع کننده موجود در آن ارائه خواهیم کرد. در بخش سوم، به ارائه یک واحد ضرب جمع کننده جدید خواهیم پرداخت و سپس از روش خط لوله و چندولتاژی برای بهینه‌سازی بیشتر مدارهای ضرب و ضرب جمع کننده پیشنهادی استفاده خواهیم کرد. درنهایت، نتایج شبیه‌سازی مدارهای ارائه شده براساس روش خط لوله و چندولتاژی و درصد بهبود سرعت، توان مصرفی و PDP<sup>3</sup> آن‌ها نسبت به مدارهای قبلی در بخش چهارم بیان خواهد شد. در بخش پنجم، به ارائه نتیجه‌گیری کلی این مقاله پرداخته شده است.

## ۲- مروری بر کارهای گذشته

### ۲-۱- سامانه اعداد مانده‌ای

در سامانه اعداد مانده‌ای، یک عدد صحیح با باقی‌مانده‌های آن به مجموعه‌ای از پیمانه‌های مستقل نمایش داده می‌شود [4]

<sup>1</sup> Pipeline

<sup>2</sup> Multi-voltage

<sup>3</sup> Power Delay Product

<sup>4</sup> Forward Converter (FC)

<sup>5</sup> Reverse Converter (RC)

در ادامه، به بررسی ضرب کننده‌های پیمانه  $2^{n+1}$  برای سامانه نمایش وزن دار و diminished-1 خواهیم پرداخت.

## ۲-۲- ضرب کننده‌های پیمانه $2^{n+1}$

ضرب کننده‌های پیمانه  $2^{n+1}$  در حالت کلی به سه دسته زیر تقسیم می‌شوند:

۱. نمایش ورودی‌ها و خروجی با استفاده از نمایش وزن دار

[13]-[11]: ضرب کننده‌های ارائه شده در این دسته اگرچه دارای الگوریتم ساده‌تری هستند، اما به دلیل احتیاج به  $n+1$  بیت برای نمایش متغیرها، دارای سخت‌افزار بزرگ‌تر و درنتیجه توان مصرفی و تأخیر بیشتری هستند.

۲. نمایش ورودی‌ها و خروجی به صورت diminished-1 [14]-[15]: این ساختار، نیاز به مبدل بین سامانه وزن دار و diminished خواهد داشت. همچنین، در این سامانه نمایش برای نمایش ورودی‌های صفر با مشکل مواجه هستیم.

۳. یکی از ورودی‌ها با نمایش diminished-1 و ورودی دیگر و خروجی با استفاده از نمایش وزن دار [16]: ضرب کننده‌های این دسته بهینه‌ترین هستند؛ اما، تنها برای کاربردهای خاص مانند فیلتر دیجیتال مناسبند که در آن یکی از ورودی‌ها ثابت و ورودی دیگر متغیر است. اگرچه در دسته‌بندی بالا گفته شد که دسته سوم ضرب کننده‌ها برای کاربردهایی که یکی از ورودی‌ها ثابت باشد، مناسب است، اما گفتنی است که لزومی ندارد به‌حتم یکی از ورودی‌ها ثابت باشد. درواقع، به دلیل این که یک ورودی دارای نمایش diminished-1 بوده و در حالت عادی نیاز به مبدل از سامانه دودویی به diminished-1 دارد و با توجه به این که طبق [16] این دسته از ضرب کننده‌ها نسبت به دو دسته دیگر از کارایی بهتری برخوردارند، پیشنهاد شده در کاربردهایی مانند پردازنده‌های سیگنال دیجیتال که یکی از ورودی‌ها می‌تواند ثابت باشد و برای کاربردهای بلاذرنگ که نیازمند کارایی بسیار بالا هستند، طراحی شده‌اند، استفاده شوند؛ زیرا، در این صورت عدد ثابت (ضریب) را از پیش به نمایش diminished-1 می‌توان تبدیل کرده و در حافظه ذخیره کنیم. با این کار، دیگر تأخیر مبدل در کارایی سامانه لحاظ نخواهد شد.

با توجه به این که از پردازنده‌های سیگنال دیجیتال به‌طور عمومی برای پردازش تصاویر و فیلم استفاده می‌شود،

که به  $n$  بیت برای نمایش اعداد نیاز دارند، نیاز به  $n+1$  بیت برای نمایش اعداد است. درنتیجه برای بهبود عملکرد کل سامانه، منطقی است که مسیر بحرانی آن یعنی مدارهای محاسباتی پیمانه  $2^{n+1}$  را بهبود بخشیم. برای حل مشکل  $n+1$  بیت، کدگذاری diminished-1 استاندارد (وزن دار) ارائه شده است که در ادامه به بررسی این دو سامانه نمایش خواهیم پرداخت.

## ۱-۲- سامانه نمایش عددی وزن دار

این سامانه نمایش، معادل همان سامانه نمایش دودویی استاندارد است. درنتیجه برای نمایش اعداد به پیمانه  $2^{n+1}$  همچنان  $n+1$  بیت نیاز است. استفاده از مدارهای  $n+1$  بیتی برای طراحی مدارهای محاسباتی اعداد به پیمانه  $2^{n+1}$  به صرفه نیست؛ زیرا، با استفاده از این تعداد بیت،  $-1^{2^{n+1}}$  عدد را می‌توان نمایش داد. درحالی که در این پیمانه، تنها به‌ازای یک حالت و آن هم زمانی که باقیمانده برابر  $2^n$  باشد، نیاز به  $n+1$  بیت برای نمایش خواهد داشت. درنتیجه الگوریتم‌های متعددی پیشنهاد شده که اگرچه ورودی‌ها  $n+1$  بیتی هستند؛ اما از مدارهای محاسباتی  $n$  بیتی برای طراحی آن‌ها استفاده شده است [11]-[13].

## ۲-۱- سامانه نمایش عددی diminished-1


در این سامانه برای حل مشکل  $n+1$  بیت برای نمایش اعداد به پیمانه  $2^{n+1}$ ، یک واحد از عدد کم کرده و سپس آن را در پیمانه  $2^{n+1}$  نمایش می‌دهند. مشکلی که در این سامانه نمایش با آن مواجه هستیم، نمایش عدد صفر است؛ زیرا طبق معادله زیر همچنان به  $n+1$  بیت برای نمایش عدد صفر نیاز خواهد بود. اگر نمایش عدد  $x$  را با  $[x]_d$  نمایش دهیم، خواهیم داشت:

$$|d[0]|_{2^{n+1}} = |-1|_{2^{n+1}} \\ = |2^n + 1 - 1|_{2^{n+1}} = 2^n \quad (3)$$

که در آن  $[0]_d$  بیان‌گر نمایش diminished-1 عدد صفر است. در مقالات ارائه شده بر اساس این سامانه نمایش، یا ورودی‌های صفر را در نظر نگرفته‌اند [14] یا با درنظر گرفتن یک بیت اضافه و یک سخت‌افزار جداگانه مشکل ورودی‌های صفر را نیز بر طرف کرده‌اند [15]. مشکل دیگر این سامانه نمایش، نیاز به مبدل بین این سامانه نمایش و نمایش وزن دار است.

$$\begin{aligned}
 P &= |A \times B|_{2^n+1} = |d[A \times B] + 1|_{2^n+1} \\
 &= |d[A] \times B + B|_{2^n+1} = \left| \sum_{i=0}^{k-1} pp_i + C + K \right|_{2^n+1}, \\
 K &= \begin{cases} \frac{n}{2}, & n \text{ even} \\ \frac{n+1}{2}, & n \text{ odd} \end{cases} \quad (5)
 \end{aligned}$$

که در آن  $A$  ورودی‌های ضرب‌کننده (با فرض این که به صورت  $B$  diminished-1 و  $B$  به صورت وزن‌دار نمایش داده شوند) و  $P$  خروجی آن است. همچنین  $K$  و  $C$  و  $pp_i$  به ترتیب عدد ثابت، جملة تصحیح‌کننده و حاصل ضرب جزئی بوده و از رابطه زیر به دست می‌آید:



(شکل ۱): روند عمل فیلتر کردن، ارائه شده در [۱۸].  
 (Figure-1): Filtering process, presented in [18].

$$\begin{aligned}
 pp_i &= \left| \sum_{i=0}^{k-1} d[A \times E_i 2^{2i}] \right|_{2^n+1}, \\
 E_i &= \begin{cases} \overline{a_n} \cdot \left\{ (b_{n-1} V b_n) + b_0 \right\} & \text{if } i = 0 \\ \overline{a_n} \cdot \left\{ -2((b_{n-1} \oplus b_1) V b_n) \right\} & \text{if } i = 1 \\ \overline{a_n} \cdot \left\{ b_1 \cdot \overline{b_{n-1}} + b_2 - 2b_3 \right\} & \text{if } i = 1 \\ \overline{a_n} \cdot \left\{ b_{2i-1} + b_{2i} - 2b_{2i+1} \right\} & \text{if } i \neq 0, 1 \end{cases} \quad (6)
 \end{aligned}$$

که در آن  $a_i$  و  $b_i$  به ترتیب بیت  $(i+1)$ ام ورودی‌های  $A$  و  $B$  هستند. عبارت  $C$  برای برطرف کردن مشکل حاصل ضرب‌های جزئی که صفر می‌شوند و نیاز به  $n+1$  بیت برای نمایش دارند، طراحی شده است. رابطه (۷) معادله مربوط به این پارامتر را نشان می‌دهد.

$$C = \sum_{i=0}^{k-1} c_i, c_i = \begin{cases} 2^{2i} & \text{if } E_i = 0 \\ 0 & \text{if } E_i \neq 0 \end{cases} \quad (7)$$

شکل (۲) ساختار این ضرب‌کننده را نشان می‌دهد. این ساختار از چهار بخش PPG<sup>۱</sup> برای تولید حاصل ضرب‌های

<sup>۱</sup>Partial Product Generator (PPG)


فیلتر کردن از کاربردهای رایج آن‌ها است [۱۸]. طبق رابطه (۴) فیلتر کردن معادل ضرب یک سیگنال در یک بردار حاوی ضرایب و جمع نتیجه هر مرحله با نتیجه مرحله قبل است.

$$g[n] = \sum_{k=0}^{N-1} a[k]s[n,k], n, k \in Z \quad (4)$$

که در این رابطه،  $a[k]$  و  $s[n,k]$  به ترتیب سیگنال ورودی، سیگنال ضرائب و سیگنال خروجی است. شکل (۱) نیز روند کلی عمل فیلتر کردن را نشان می‌دهد. دو ورودی آن،  $a[k]$  سیگنال ورودی و  $s[n,k]$  سیگنال ضرایب بوده و خروجی آن، سیگنال  $g[n]$  است. این دو ورودی ابتدا وارد رجیسترهاي data X و data Y شده و سپس توسط واحد Multiply در هم ضرب می‌شوند. نتیجه به دست آمده از این مرحله با نتیجه مرحله قبل توسط واحد ADD جمع شده و سپس، توسط واحد SAT نهایی روند شده و وارد رجیستر خروجی می‌شود.

با توجه به ثابت بودن بردار ضرایب در بیشتر تر تبدیلات پردازش تصویر مانند تبدیل فوریه، تبدیل کسینوسی و سینوسی، از ضرب‌کننده‌های دسته سوم که بهینه‌ترین ضرب‌کننده‌های سامانه اعداد مانده‌ای در پیمانه  $1+2^n$  هستند، در ساختار پردازنده‌های سیگنال دیجیتال می‌توان استفاده کرد. در ادامه، به بررسی بهینه‌ترین ضرب‌کننده ارائه شده در دسته سوم خواهیم پرداخت.

این دسته از ضرب‌کننده‌ها برای کاربردهای خاصی که تنها یکی از ورودی‌ها متغیر است، کاربرد دارد. با درنظر گرفتن diminished-1 این شرایط، ورودی ثابت را از قبل به سامانه  $1+2^n$  می‌توان تبدیل کرده و در حافظه ذخیره کنیم. در غیر این صورت نیاز به مبدل از سامانه دودویی به diminished-1 خواهیم داشت. ضرب‌کننده ارائه شده در [۱۶] جزء این دسته است که توسط الگوریتم booth طراحی شده است. الگوریتم به گونه‌ای طراحی شده که با این که یکی از ورودی‌ها در سامانه نمایش وزن‌دار است و در واقع دارای  $n+1$  بیت است، اما ساختار ضرب کننده  $n$  بیتی می‌باشد. همچنین برای این که قابلیت پذیرش ورودی‌های صفر فراهم شود، برای نمایش ورودی diminished-1 نیز از  $n+1$  بیت استفاده شده است. الگوریتم ارائه شده برای این دسته از ضرب‌کننده‌ها مطابق معادله (۵) است. فرض می‌کنیم ورودی  $A$  معادل سیگنال ضرایب  $s[n,k]$  در معادله (۴) و ورودی  $B$  سیگنال ورودی  $a[k]$  در معادله (۴) باشد.



(شکل-۲): ساختار ضرب کننده پیمانه  $2^n+1$  ارائه شده در [۱۶].  
 (Figure-2): Structure of Modulo  $2^n+1$  multiplier, presented in [16].

t1	Fetch	Dec	Data Read	MPY	ADD	Data Write
t2	Fetch	Dec	Data Read	MPY	ADD	Data Write

(شکل-۳): ساختار خط لوله پردازندۀ سیگنال دیجیتال [۱۸].  
 (Figure-3): Structure of pipeline DSP [18].

همان طور که در شکل (۱) مشاهده می‌شود، به‌طور معمول عمل جمع ضرب متوالی نیاز به یک ضرب کننده و دو جمع کننده دارد: یک جمع کننده در مرحله پایانی ضرب-جمع کننده برای جمع دو بردار جمع و رقم نقلی حاصل از ساختار CSA و یک جمع کننده برای جمع نتیجه حاصل ضرب با نتیجه قبلی. به‌خصوص، در ساختار پردازنده‌های سیگنال دیجیتال که برای پردازش بلادرنگ روی تصویر و فیلم طراحی شده‌اند، ساختار آن‌ها به منظور بهبود کارایی سامانه به صورت خط لوله است. درنتیجه نیاز به دو چرخه جداگانه برای محاسبه نتیجه عملیات ضرب-جمع خواهد بود. شکل (۳) مسیر یک خط لوله پردازنده سیگنال دیجیتال معمول را نشان می‌دهد [۱۸]. این خط لوله از شش مرحله تشکیل شده است:

<sup>۱</sup>IEAC-CSA برای تولید جمله تصحیح‌کننده، CTG برای جمع حاصل ضرب‌های جزئی و تولید دو بردار جمع و رقم نقلی و جمع کننده پیمانه  $2^n+1$  در سامانه نمایش diminished-1 تشکیل شده است.

طبق (۸) کافی است رقم نقلی خروجی هر طبقه ساختار CSA یعنی  $C_n$  که در جایگاه پر ارزش‌ترین بیت قرار دارد، معکوس شده و به جایگاه کم‌ارزش‌ترین بیت انتقال یابد. به علاوه، لازم است تا یک واحد از نتیجه نهایی نیز کاسته شود. درنتیجه، در هر طبقه ساختار CSA اگر تنها رقم نقلی خروجی را معکوس کرده و به جایگاه کم‌ارزش‌ترین بیت انتقال دهیم، نتیجه یک واحد از نتیجه مورد نظر بزرگ‌تر خواهد بود. درواقع، می‌توان فرض کرد هر طبقه CSA یک واحد به نتیجه نهایی می‌افزاید. به همین دلیل، با توجه به این که برای جمع حاصل ضرب جزئی به ساختار K-1 CSA به  $K+1$  طبقه نیاز است که منجر به اضافه شدن  $K-1$  واحد به نتیجه نهایی می‌شود و همچنین با توجه به این که جمع کننده نهایی، جمع کننده از نوع diminished-1 بوده و خود یک واحد به نتیجه نهایی می‌افزاید، دیگر نیاز به افزودن عدد ثابت  $K$  که در (۵) ظاهر شده بود، به نتیجه نهایی نخواهد بود.

$$|C_n 2^n|_{2^{n+1}} = |-C_n|_{2^{n+1}} - C_n + 2^n + 1|_{2^{n+1}} \\ = |\overline{C_n} + 2^n|_{2^{n+1}} = |\overline{C_n} + 2^n|_{2^{n+1}} \quad (8)$$

طبق نتایج شبیه‌سازی این ساختار به‌دلیل کم‌ترین تعداد حاصل ضرب‌های جزئی، بهینه‌ترین ساختار از لحاظ تأخیر، توان مصرفی و مساحت در میان بهترین ساختارهای موجود در هر دسته است [16].

همان‌طور که در بخش PPG در شکل (۲) مشاهده می‌شود، از دو واحد BE<sup>۳</sup> و BS<sup>۴</sup> تشکیل شده است که این دو واحد به‌ترتیب برای ایجاد ضرایب الگوریتم booth برحسب سه بیت متوالی عدد  $B$  و اعمال ضرایب حاصل به دو بیت متوالی عدد  $A$  و ایجاد حاصل ضرب جزئی متناظر، نیاز است.

### ۲-۳- ضرب جمع کننده‌های پیمانه $2^n+1$

واحد ضرب جمع کننده در ساختار پردازنده‌های سیگنال دیجیتال که برای کاربردهای پردازش تصویر طراحی شده‌اند و فیلترکردن از اصلی‌ترین وظيفة آن‌ها به شمار می‌رود، کاربرد فراوان دارد.

<sup>1</sup>Correction Term Generator (CTG)

<sup>2</sup>Inverted-End-Around-Carry CSA

<sup>3</sup>Booth Encoder

<sup>4</sup>Booth Selector



همان طور که در بخش قبل در ساختار ضرب کننده پیمانۀ ۲<sup>n+1</sup> ارائه شده در [16] مشاهده کردیم، الگوریتم ضرب کننده به گونه‌ای طراحی شده است که جمع کننده نهایی در سامانه diminished-1 باشد [19]؛ اما ورودی جمع کننده ( $D$ ) در سامانه نمایش وزن دار بوده و دارای  $n+1$  بیت است. برای برطرف کردن این مشکل،  $D$  را به صورت زیر می‌توانیم بازنویسی کنیم:

$$\begin{aligned} |D|_{2^{n+1}} &= |d_n 2^n + D_{n-1:0}|_{2^{n+1}} \\ &= |d_n - 2d_n + D_{n-1:0}|_{2^{n+1}} \\ &= |d_n + d_n(2^n - 1) + D_{n-1:0}|_{2^{n+1}} \\ &= |d_n + D^*_{n-1:0}|_{2^{n+1}}, \quad d_i^* = d_n \vee d_i \end{aligned} \quad (10)$$

که در آن  $d_i$  نشان‌گر  $(i+1)$ -امین بیت  $D$  است. حال با جای‌گذاری رابطه جدید در معادله (۹) خواهیم داشت:

$$\begin{aligned} P &= ||(d[A] \times B) + B|_{2^{n+1}} + D|_{2^{n+1}} = \\ &= |\sum_{i=0}^{k-1} pp_i + C + K + d_n + D^*_{n-1:0} - 2|_{2^{n+1}} = \quad (11) \\ &= |\sum_{i=0}^{k-1} pp_i + C + K + d_n + D^*_{n-1:0} + 2^n - \\ &\quad 1|_{2^{n+1}} \end{aligned}$$

اضافه‌شدن جمله ۲- ناشی از اضافه‌شدن دو طبقه CSA جدید به ساختار ضرب جمع کننده نسبت به ضرب کننده است؛ زیرا همان‌طور که پیش‌تر در بخش ۲-۲ گفته شد، اضافه‌شدن هر طبقه CSA معادل با افزوده‌شدن یک واحد به نتیجه نهایی خواهد بود. درنتیجه در این ساختار به یک جمله تصحیح کننده برابر با  $2^{-2}$  نیاز خواهیم داشت. با توجه به این که تمامی بیت‌های این بردار برابر یک است، طبق معادله (۱۲) می‌توان برای طراحی یکی از طبقات ساختار CSA، از نیم جمع کننده‌های خاص استفاده کرد.

$$S_i = \overline{x_i \oplus y_i}, \quad C_{i+1} = x_i + y_i \quad (12)$$

طبق [16]، جمله تصحیح کننده  $C$  ایجاد شده در واحد CTG به صورت زیر است:

$$C = (\dots 0x_{i+1} 0x_i \dots 0x_1 0x_0)_2 \quad (13)$$

درنتیجه، از یک نیم جمع کننده برای جمع  $d_n$  با کم ارزش ترین بیت جمله  $C$ ، می‌توان استفاده کرد. معادله (۱۴) رابطه جدید جمله تصحیح کننده را بیان می‌کند:

$$C' = (\dots 0x_{i+1} 0x_i \dots 0x_1 (x_0 \cdot d_n) (x_0 \oplus d_n))_2 \quad (14)$$

همان‌طور که مشاهده می‌شود، تنها در ازای افزایش یک طبقه به ساختار CSA به صورت سری، که تأخیر آن معادل با

واحد Fetch دستورالعملی را که باید اجرا شود، واکشی، واحد Dec آن را رمزگشایی، واحد Data Read در این دستورالعمل را فراخوانی می‌کند؛ واحد MPY این دو داده را در هم ضرب کرده و واحد ADD نتیجه به دست آمده را با نتیجه مرحله قبل جمع و واحد Data Write نتیجه خروجی را در حافظه ذخیره می‌کند.

ایده پیشنهاد شده در [11] بر پایه تلفیق دو جمع کننده موجود در ساختار و استفاده از یک جمع کننده است. به کارگیری این ایده منجر به حذف یک سربار سخت‌افزاری بزرگ و درنتیجه بهبود چشم‌گیر کارایی کل سامانه از لحاظ تأخیر، توان مصرفی و مساحت خواهد شد.

به دلیل این که ساختار ضرب-جمع کننده‌ها بر اساس ساختار ضرب کننده‌ها طراحی می‌شوند، می‌توان انواع ضرب جمع کننده‌ها را نیز به سه دسته تقسیم کرد:

۱. نمایش ورودی‌ها و خروجی با استفاده از نمایش وزن دار
۲. نمایش ورودی‌ها و خروجی با استفاده از نمایش diminished-1

۳. یکی از ورودی‌های ضرب کننده با نمایش diminished-1 و نمایش ورودی دیگر ضرب کننده، ورودی جمع کننده و خروجی با استفاده از نمایش وزن دار.

از میان دسته‌های بالا، ساختارهای متعددی برای دو دسته نخست پیشنهاد شده است؛ اما برای ساختار دسته سوم تا کنون واحد ضرب جمع کننده‌ای پیشنهاد نشده است.

### ۳- ساختارهای پیشنهادی برای ضرب و ضرب جمع کننده پیمانۀ ۲<sup>n+1</sup>

#### ۳-۱- ساختار پیشنهادی ضرب جمع کننده پیمانۀ ۲<sup>n+1</sup>

معادله ساختار ضرب جمع کننده دسته سوم به شکل زیر است:

$$\begin{aligned} P &= |(A \times B) + D|_{2^{n+1}} = ||A \times B|_{2^{n+1}} + D|_{2^{n+1}} \\ &= ||(d[A] \times B) + B|_{2^{n+1}} + D|_{2^{n+1}} \end{aligned} \quad (9)$$

که در آن  $A$  و  $B$  ورودی‌های ضرب کننده،  $D$  ورودی جمع کننده و  $P$  نتیجه واحد ضرب جمع کننده است. همچنین، طبق معادله (۵) داریم:

$$|d[A] \times B + B|_{2^{n+1}} = |\sum_{i=0}^{k-1} pp_i + C + K|_{2^{n+1}}$$

استفاده از ساختار خط لوله است [20]. بهخصوص، در ساختار پردازنده‌های سیگنال دیجیتال که خود دارای ساختار خط لوله هستند، استفاده از ساختار خط لوله برای یکی از واحدها مانند ضرب‌کننده، ساختار کلی سامانه را تغییر نداده و تنها منجر به اضافه شدن تعداد واحدهای ساختار خط لوله می‌شود؛ از طرفی، با تقسیم یکی از واحدهای خط لوله مانند ضرب‌کننده به واحدهای کوچکتر و با توجه به این که تأخیر هر کدام از زیر واحدها کمتر از تأخیر کل واحد ضرب‌کننده خواهد بود، فرکانس کلی سامانه در بدترین حالت تغییر نکرده و در صورتی که بحرانی ترین تأخیر متعلق به واحد تقسیم شده به عنوان مثال ضرب‌کننده باشد، با این کار فرکانس کلی سامانه را به اندازه تأخیر بحرانی جدید می‌توان افزایش داد.

استفاده از ساختار خط لوله نه تنها از به وجود آمدن سیگنال‌های ناخواسته<sup>۱</sup> که خود یکی از عوامل مؤثر در افزایش توان مصرفی است جلوگیری می‌کند، بلکه به دلیل ممکن سازی کاهش ولتاژ منبع تغذیه، منجر به کاهش چشم‌گیر توان مصرفی می‌تواند شود. در واقع، مهم‌ترین ویژگی خط لوله، امکان مصالحه<sup>۲</sup> بین تأخیر و توان مصرفی است. این بدین معنی است که هرگاه لازم باشد، سامانه با پیشینه سرعت کار کند، از ولتاژ معمول (برای مثال ولتاژ  $1/8$  ولت در فناوری ۱۸۰ نانومتر) برای تغذیه سامانه می‌توان استفاده کرد و هرگاه توان مصرفی عامل محدودیت باشد، با کاهش ولتاژ منبع تغذیه توان مصرفی را تا حد مطلوب می‌توان کاهش داد. به این روش، روش چند ولتاژی گفته می‌شود.

بر اساس رابطه ذکر شده در [20]:

$$P_{dyn} = \alpha C_L V_{DD}^2 f \quad (15)$$

که در آن  $\alpha$ ،  $C_L$  و  $f$  به ترتیب بیان‌گر ضربی فعالیت<sup>۳</sup>، خازن بار، ولتاژ منبع تغذیه و فرکانس هستند، افزودن یک سیگنال با فعالیت بالا مانند سیگنال ساعت<sup>۴</sup> به سامانه، موجب افزایش توان مصرفی پویا می‌شود. استفاده از خط لوله این امکان را می‌دهد که با کاهش ولتاژ منبع تغذیه که طبق رابطه (15) توان پویا با محدود آن رابطه دارد، توان مصرفی رابطه (15) پویا با محدود آن رابطه دارد، توان مصرفی پویا به نسبت خوبی کاهش یابد.


<sup>1</sup>glitch

<sup>2</sup>Trade-off

<sup>3</sup>Switching activity

<sup>4</sup>clock

تأخیر یک نیم‌جمع‌کننده است، یک طبقه به ساختار CSA به صورت موازی، یک گیت and، یک گیت xor و  $n$  گیت or که روی مسیر بحرانی سامانه نیستند، دو ساختار ضرب و جمعی که هر کدام یک سیکل اجرایی از پردازنده سیگنال دیجیتال را تلف می‌کرند، به یک واحد ترکیبی ضرب‌جمع‌کننده کاهش یافته و درنتیجه، موجب افزایش کارایی کل سامانه خواهد شد. شکل (۴) ساختار این ضرب‌جمع‌کننده را نشان می‌دهد.



(شکل-۴): ساختار پیشنهادی ضرب-جمع‌کننده پیمانه  $2^n+1$

(Figure-4): Proposed structure of modulo  $2^n+1$  MAC unit.

### ۳-۳- ساختار پیشنهادی خط لوله ضرب‌کننده

#### پیمانه $2^n+1$

یکی از مؤثرترین روش‌ها برای کاهش توان مصرفی پویا،

فصل کمی



این که در ساختار جدید، تأخیر هر کدام از مراحل PPG و CSA، CTG و جمع کننده، بسیار کمتر از تأخیر کل واحد ضرب یا جمع کننده مجزا است، کارایی کل سامانه به میزان چشم‌گیری بهبود خواهد یافت.

## ۴- نتایج شبیه سازی و سنتز مدارهای پیشنهادی ضرب و ضرب جمع کننده

### پیمانه $2^{n+1}$

#### ۴-۱ مقایسه مدارهای ضرب جمع کننده

##### پیمانه $2^{n+1}$

در این بخش، بهینه‌ترین ساختارهای ضرب جمع کننده پیمانه  $2^{n+1}$  مربوط به دو دسته نخست و نیز ساختار ضرب جمع کننده پیمانه  $2^{n+1}$  پیشنهادی مربوط به دسته سوم مورد بررسی و مقایسه قرار می‌گیرند. از دسته نخست، ضرب جمع کننده ارائه شده در [13] و از دسته دوم ضرب جمع کننده ارائه شده در [17] توسط زبان توصیف سخت‌افزار (VHDL) پیاده‌سازی شده‌اند. نتایج سنتز مدارها از نرم‌افزار synopsys design vision با استفاده از کتابخانه synopsys design vision با استفاده از tsmc180 (۱۸۰ نانومتر) و تحت شرایط typical (ولتاژ منبع تغذیه برابر  $1/8$  ولت و دمای  $25$  درجه سانتی‌گراد) بهارای هشت بیت برای همه مدارها در جدول (۱) آورده شده است.

(جدول-۱): نتایج سنتز ضرب جمع کننده‌های پیمانه  $2^{n+1}$

**Synopsis Design Vision**  
**(Table-1): Synthesis result of modulo  $2^{n+1}$  MAC provided by Synopsis Design Vision tool.**

پارامتر	ضرب جمع کننده (افستاتیو، موشوپولوس، اکسلوس و پکمتری (2014)	ضرب جمع کننده (افستاتیو و وویاتزیس (2011)	ضرب جمع کننده پیشنهادی
مساحت ( $\mu\text{m}^2$ )	5871.1	6356.75	5688.14
توان دینامیک ( $\mu\text{w}$ )	12.92	14.58	9.99
توان استاتیک (nw)	59.9	56.72	55.26
تأخیر (ns)	2.28	2.02	2.13


در پردازنده‌های سیگنال دیجیتال که در آن با توجه به حجم و سرعت عملیات گاه به کارایی بسیار بالا مانند تشخیص هوشیاری یا خواب‌آلدگی رانندگان و گاه به کارایی متوسط مانند پیش‌پردازش سیگنال‌های مغزی با استفاده از باتری محدود نیاز است [2] و با توجه به این که کارایی و توان هر دو با ولتاژ منبع تغذیه رابطه دارند، از پردازنده خط لوله‌ای چندولتازی می‌توان استفاده کرد.

برای افزایش کارایی ساختار ضرب کننده در شکل (۲)، آن را به صورت خط لوله می‌توان طراحی کرد. ساختار ضرب کننده [16] از چهار بخش PPG، IEAC-CSA، CTG و IEAC-CSA تشکیل شده است. با جمع کننده diminished-1  $2^{n+1}$  تشكیل شده است. با توجه با این که بلوک CTG در شکل (۲) تنها از گیت‌های xor تشکیل شده است، آن را با بلوک PPG می‌توان ادغام کرد، بدون این که کارایی کل بلوک کاهش یابد. در نتیجه، می‌توان ضرب کننده را به یک ساختار خط لوله با سه بخش تقسیم کرد.

### ۳-۳- ساختار پیشنهادی خط لوله

#### ضرب جمع کننده پیمانه $2^{n+1}$

برای افزایش کارایی ساختار ضرب جمع کننده پیشنهادی در شکل (۴) نیز همانند ساختار ضرب کننده، از آن جا که عملیات جمع با ساختار CSA قابل انجام است، آن را به صورت خط لوله با سه مرحله شامل (۱) بلوک‌های PPG و CTG، (۲) بلوک‌های CSA و (۳) جمع کننده پیمانه  $2^{n+1}$  در سامانه نمایش diminished-1 می‌توان طراحی کرد [19]. شکل (۵) ساختار خط لوله پردازنده سیگنال دیجیتال را با بهره‌گیری از ساختار خط لوله واحد ضرب جمع کننده که ایده اصلی این مقاله است؛ نشان می‌دهد.



(شکل-۵): ساختار خط لوله پردازنده سیگنال دیجیتال با بهره‌گیری از ساختار خط لوله ضرب-جمع کننده پیشنهادی.

**(Figure-5): Pipeline structure of DSP based on proposed pipeline MAC structure.**

همان‌طور که در شکل (۵) مشاهده می‌شود، اگرچه تعداد مراحل خط لوله ساختار پیشنهادی یک مرحله نسبت به ساختار قبلی (شکل (۳)) افزایش یافته است، اما با توجه به

شبیه‌سازی شده‌اند. جدول (۲) و (۳) نتایج شبیه‌سازی را نشان می‌دهند.

(جدول-۲): نتایج سنتز ضرب‌کننده‌های خط لوله‌ای پیمانه  $2^n+1$   
به کمک نرم‌افزار Cadence Design Systems

(Table-2): Synthesis Result of Modulo  $2^n+1$  pipeline multiplier provided by Cadence Design Systems tool.

پارامتر	مدار ترتیبی ضرب کننده (چن، یائو و وو) (2011)	مدار خط لوله پیشنهادی (شرایط کم‌توان)	مدار خط لوله پیشنهادی (شرایط بیشینه کارایی)
توان دینامیک ( $\mu\text{W}$ )	1953	555.2	2914
توان استاتیک ( $\mu\text{W}$ )	558.72	257.6	1611.9
تأخير (ns)	3.4	3.4	1.55
(fj) PDP	6.64	1.887	4.56

(جدول-۳): نتایج سنتز ضرب جمع‌کننده‌های خط لوله‌ای پیمانه  $2^n+1$

.Cadence Design Systems

(Table-3): Synthesis Result of Modulo  $2^n+1$  pipeline MAC provided by Cadence Design Systems tool.

پارامتر	مدار ترتیبی ضرب-جمع کننده پیشنهادی	مدار خط لوله پیشنهادی (شرایط کم‌توان)	مدار خط لوله پیشنهادی (شرایط بیشینه کارایی)
توان دینامیک ( $\mu\text{W}$ )	2694	804.21	3627
توان استاتیک ( $\mu\text{W}$ )	752.22	357.8	2010
تأخير (ns)	3.4	3.4	1.55
(fj) PDP	9.16	2.73	5.62

با توجه به نتایج شبیه‌سازی، در شرایط کم‌توان مدار خط لوله ضرب کننده ۷۲ درصد توان مصرفی را نسبت به مدار ترتیبی ضرب کننده فاقد خط لوله ارائه شده در [16] بدون

پارامتر	ضرب جمع کننده (afstatiou، moschopoulos، akslous و ykmsttri) (2014)	ضرب جمع کننده (afstatiou و wobiatzis) (2011)	ضرب جمع کننده پیشنهادی
(fj) PDP	29.46	29.45	21.27
تأخير مبدل	ندارد	دارد	ندارد

#### ۴-۲ مقایسه مدارهای خط لوله‌ای ضرب و

#### ضرب جمع کننده پیمانه $2^n+1$ پیشنهادی

مدارهای ترتیبی<sup>۱</sup> و خط لوله واحدهای ضرب و ضرب جمع کننده پیمانه  $2^n+1$  پیشنهادی در دو حالت بیشینه کارایی و حالت کم‌توان (روش چندولتاژی) توسط نرم‌افزار Cadence Design Systems شبیه‌سازی و سنتز شده‌اند. شبیه‌سازی (با ولتاژ منبع تغذیه برابر  $1/8$  ولت و فناوری ۱۸۰ نانومتر) و برای پیمانه  $2^{8+1}$  صورت گرفته است. همان‌طور که در شکل (۵) مشاهده می‌شود، ساختار خط لوله ضرب جمع کننده شامل سه بلوک PPG و CSA و CTG است. همچنین بین مراحل خط جمع کننده diminished-1 است. همچنین بین رله‌های واحدهای خط لوله قرار می‌گیرند.

برای طراحی همه گیت‌ها به غیر از گیت xor [21] و flipflop [22] که توسط pass transistor یا h-pass transistor شده‌اند، از منطق CMOS استفاده شده است. منطق CMOS به دلیل خاصیت عدم نوفره پذیری و تقویت سیگنال تعییف شده، نسبت به سایر منطق‌ها دارای برتری است؛ اما تعداد بالای ترانزیستورهای مورد نیاز و درنتیجه توان مصرفی و مساحت بالای آن نسبت به منطق ترانزیستور عبوری، موجب شده که برای طراحی برخی از گیت‌های طرح از منطق transistor، که قابل پیاده‌سازی با تعداد کمتری ترانزیستور نسبت به منطق CMOS است، استفاده شود. با توجه به این که ولتاژ منبع تغذیه مدار خط لوله بسته به شرایطی که در آن کار می‌کند می‌تواند متفاوت باشد (روش چندولتاژی)، مدارهای مذکور یک بار تحت شرایط کمترین تأخیر (به‌ازای ولتاژ منبع تغذیه برابر  $1/8$  ولت) و بار دیگر تحت شرایط کم‌توان (به‌ازای ولتاژ منبع تغذیه برابر ۱ ولت)

<sup>۱</sup> به مدارهای ترکیبی ضرب و ضرب-جمع کننده به همراه دو رجیستر فایل در ابتدا و انتهای ساختار آن‌ها گفته می‌شود.

<sup>2</sup> Pass transistor

کارایی نیز اگرچه توان مصرفی مدار خط لوله نسبت به مدار ترتیبی فاقد خط لوله افزایش یافته است، اما با کاهش ۵۴ درصدی تأخیر، PDP مدار خط لوله ضرب جمع کننده پیشنهادی ۳۹ درصد بهبود یافته است. طبق شیوه‌سازی‌های انجام گرفته، نتایج مقاله حاضر را به صورت زیر می‌توان خلاصه کرد:

- ضرب جمع کننده پیشنهادی که تلفیقی از عمل و ند ورودی diminished-1 و عمل وندهای ورودی و خروجی وزن دار است، بهینه‌ترین ضرب جمع کننده از نظر توان مصرفی، مساحت و PDP در مقایسه با سایر ضرب جمع کننده‌های موجود در نمایش عددی وزن دار و diminished-1 است.
- مدارهای خط لوله با بهره‌گیری از روش چندوللتازی منجر به بهبود چشم‌گیر تأخیر در شرایط بیشینه کارایی و نیز بهبود توان مصرفی و PDP در شرایط کم‌توان نسبت به مدارهای ترتیبی موجود بدون خط لوله می‌شوند.

## 6- References

## ۶- مراجع

- [1] Timarchi, S. Design and Implementation of Efficient Redundant Residue Number Systems, Ph.D dissertation. Shahid Beheshti University, chapter 1-2, 2010.
- [2] Rajaeian, A., Grailu, H. Implementation of a Driver Drowsiness Detection System Based on TMAS320C5505A DSP Processor. JSDP; 14 (1) :83-98, 2017.
- [3] Timarchi, S., Ghayour, P. and Shahbahrami, A. A novel high-speed low-power binary signed-digit adder. In *Computer Architecture and Digital Systems (CADS)*, 2012 16th CSI International Symposium on (pp. 70-74). IEEE, May, 2012.
- [4] Timarchi, S., Fazlali, M. and Cotofana, S.D. A unified addition structure for moduli set  $\{2^n - 1, 2^n, 2^{n+1}\}$  based on a novel RNS representation. In *Computer Design (ICCD)*, 2010 IEEE

کاهش کارایی مدار، بهبود می‌بخشد. همچنین، برای واحد ضرب جمع کننده پیشنهادی درصد بهبود توان مصرفی مدار خط لوله نسبت به مدار ترتیبی فاقد خط لوله، برابر ۷۱ درصد است. در شرایط بیشینه کارایی نیز، اگرچه توان مصرفی مدارهای خط لوله نسبت به مدارهای ترتیبی افزایش یافته است، اما با کاهش ۵۴ درصدی تأخیر، PDP واحدهای ضرب و ضرب جمع کننده پیشنهادی دارای خط لوله به ترتیب ۳۱ و ۳۹ درصد بهبود یافته است.

## ۵- جمع‌بندی

فعالیت‌ها و نوآوری‌های مقاله حاضر را به صورت زیر می‌توان خلاصه کرد:

- ارائه واحد ضرب جمع کننده جدید بر اساس بهینه‌ترین ساختارهای ضرب و جمع کننده موجود در پیمانه  $2^n + 1$  این ساختار اگرچه تأخیر بیشتری نسبت به ضرب جمع کننده diminished-1 ارائه شده در [17] دارد؛ اما به دلیل کاهش ۳۱ و ۲۳ درصدی توان مصرفی به ترتیب نسبت به ساختارهای ارائه شده در [13] و [17]، معیار PDP را ۲۸ درصد نسبت به هر دو ساختار بهبود بخشیده است. همچنین ساختار پیشنهادی به ترتیب ۱۰ و ۳ درصد مساحت کمتری نسبت به ساختارهای ارائه شده در [13]، [17] اشغال می‌کند.

- ارائه ساختار خط لوله‌ای و بهره‌گیری از روش چندوللتازی برای بهینه‌ترین ساختار ضرب کننده موجود در پیمانه  $2^n + 1$  در شرایط کم‌توان مدار خط لوله ضرب کننده پیشنهادی ۷۲ درصد توان مصرفی را نسبت به مدار ترتیبی ضرب کننده فاقد خط لوله ارائه شده در [16]، بدون کاهش کارایی مدار، بهبود می‌بخشد. در شرایط بیشینه کارایی نیز اگرچه توان مصرفی مدار خط لوله نسبت به مدار ترتیبی فاقد خط لوله افزایش یافته است، اما با کاهش ۵۴ درصدی تأخیر، PDP مدار خط لوله ضرب کننده پیشنهادی ۳۱ درصد بهبود یافته است.

- ارائه ساختار خط لوله‌ای و بهره‌گیری از روش چندوللتازی برای ساختار پیشنهادی ضرب جمع کننده پیمانه  $2^n + 1$  که برای پردازنده‌های سیگنال دیجیتال مناسب است. در شرایط کم‌توان مدار خط لوله ضرب جمع کننده پیشنهادی ۷۱ درصد توان مصرفی را نسبت به مدار ترتیبی ضرب جمع کننده پیشنهادی فاقد خط لوله، بدون کاهش کارایی مدار، بهبود می‌بخشد. در شرایط بیشینه

- [17] Efstathiou, C. and Voyatzis, I. On the diminished-1 modulo 2  $N+1$  fused multiply-add units. In *Design & Technology of Integrated Systems in Nanoscale Era (DTIS), 2011 6th International Conference on* (pp. 1-5). IEEE, April, 2011.
- [18] Illgner, K. DSPs for image and video processing. *Signal Processing*, 80(11), pp.2323-2336, 2000.
- [19] Timarchi, S., Kavehei, O. and Navi, K. Low Power Modulo 2  $n+1$  Adder Based on Carry Save Diminished-One Number System. *American Journal of Applied Sciences*, 5(4), pp.312-319, 2008.
- [20] Piguet, C. *Low-power CMOS circuits: technology, logic design and CAD tools*. CRC Press, 2005.
- [21] Zimmermann, R. and Fichtner, W. Low-power logic styles: CMOS versus pass-transistor logic. *IEEE journal of solid-state circuits*, 32(7), pp.1079-1090, 1997.
- [22] Strollo, A.G.M. and De Caro, D. Low power flip-flop with clock gating on master and slave latches. *Electronics Letters*, 36(4), pp.294-295, 2000.



نگار اکبرزاده مدرک کارشناسی و کارشناسی ارشد خود را در رشته مهندسی برق-الکترونیک گرایش دیجیتال در سال های ۱۳۹۳ و ۱۳۹۵ از دانشگاه شهید بهشتی اخذ کرد؛ ایشان هم‌اکنون دانشجوی دکترا رشته مهندسی کامپیوتر گرایش معماری سامانه‌های کامپیوترویی در دانشگاه صنعتی شریف است. زمینه‌های پژوهشی وی مهندسی کامپیوتر و مدارهای حسابی است. نشانی رایانامه ایشان عبارت است از:

[akbarzadeh@ce.sharif.edu](mailto:akbarzadeh@ce.sharif.edu)



سمیه تیمارچی مدرک کارشناسی خود را در رشته مهندسی کامپیوتر گرایش سخت افزار در سال ۱۳۸۱ از دانشگاه شهید بهشتی، کارشناسی ارشد خود را در رشته مهندسی کامپیوتر گرایش معماری سامانه‌های کامپیوترویی در سال ۱۳۸۳ از دانشگاه صنعتی شریف و دکترا خود را در سال ۱۳۸۸ از دانشگاه شهید بهشتی اخذ کرد؛ ایشان هم‌اکنون استادیار دانشکده مهندسی برق در دانشگاه شهید بهشتی است. زمینه‌های پژوهشی وی مهندسی کامپیوتر و مدارهای حسابی است. نشانی رایانامه ایشان عبارت است از:

[S\\_timarchi@sbu.ac.ir](mailto:S_timarchi@sbu.ac.ir)

*International Conference on* (pp. 247 - 252). IEEE, October, 2010.

- [5] Ramirez, J., Garcia, A., Lopez-Buedo, S. and Lloris, A. RNS-enabled digital signal processor design. *Electronics Letters*, 38(6), pp.266-268, 2002.
- [6] Bernocchi, G.L., Cardarilli, G.C., Del Re, A., Nannarelli, A. and Re, M. Low-power adaptive filter based on RNS components. In *Circuits and Systems, 2007. ISCAS 2007. IEEE International Symposium on* (pp. 3211-3214). IEEE, May, 2007.
- [7] Marino, F., Stella, E., Branca, A., Veneziani, N. and Distante, A. Specialized hardware for real-time navigation. *Real-Time Imaging*, 7(1), pp.97-108, 2001.
- [8] Meyer-Bäse, U., García, A. and Taylor, F. Implementation of a communications channelizer using FPGAs and RNS arithmetic. *Journal of VLSI signal processing systems for signal, image and video technology*, 28(1-2), pp.115-128, 2001.
- [9] Bajard, J.C. and Imbert, L. A full RNS implementation of RSA. *IEEE Transactions on Computers*, 53(6), pp.769-774, 2004.
- [10] Leibowitz, L. A simplified binary arithmetic for the Fermat number transform. *IEEE Transactions on acoustics, speech, and signal processing*, 24(5), pp.356-359, 1976.
- [11] Zimmermann, R. Efficient VLSI implementation of modulo  $(2^{\sup n}/\sup 1) + 1$  addition and multiplication. In *Computer Arithmetic, 1999. Proceedings. 14th IEEE Symposium on* (pp. 158-167). IEEE, 1999.
- [12] Efstathiou, C., Pekmestzi, K. and Axelos, N. August. On the Design of Modulo  $2^n + 1$  Multipliers. In *Digital System Design (DSD), 2011 14th Euromicro Conference on* (pp. 453-459). IEEE, 2011.
- [13] Efstathiou, C., Moshopoulos, N., Axelos, N. and Pekmestzi, K. Efficient modulo  $2n+1$  multiply and multiply-add units based on modified Booth encoding. *Integration, the VLSI Journal*, 47(1), pp.140-147, 2014.
- [14] Efstathiou, C., Vergos, H.T., Dimitrakopoulos, G. and Nikolos, D. Efficient diminished-1 modulo  $2^{\sup n} + 1$  multipliers. *IEEE Transactions on Computers*, 54(4), pp.491-496, 2005.
- [15] Lv, X. and Yao, R. Efficient diminished-1 modulo  $2n+1$  multiplier architectures. In *Neural Networks (IJCNN), 2014 International Joint Conference on* (pp. 481-486). IEEE, July, 2014.
- [16] Chen J.W., Yao R.H., Wu W.J. Efficient Modulo  $2n+1$  multipliers. *IEEE Transactions on Very Large Scale Integration (VLSI) Systems*, pp. 2149-2157, 2011.

فصلنامه  
پژوهی و روزارو

سال ۱۳۹۷ شماره ۱ پیاپی ۲۵

WWW. ....IR

۱۳۸