

علمی - پژوهشی

اینورتر ۷-سطحی مبتنی بر کلیدزنی-خازنی با قابلیت افزایش ولتاژ و متعادل سازی طبیعی شارژ خازن ها، مناسب برای تغذیه بارهای AC منفصل از شبکه

پریا کارگر^۱، مهدی کریمی^۲، کاظم وارثی^{۳*}

۱ و ۲- دانشجوی کارشناسی ارشد ۳- استادیار، دانشگاه صنعتی سهند تبریز

(دریافت: ۱۴۰۱/۱۰/۲۹، پذیرش: ۱۴۰۱/۰۷/۰۵)

چکیده

تغذیه بارهای AC منفصل از شبکه برق سراسری نظیر بارهای نظامی و یا سامانه های پدافند، از اهمیت اساسی برخوردار است. این مقاله، ساختار جدیدی برای اینورترهای چندسطحی مبتنی بر کلیدزنی-خازنی ارائه می کند که قادر است در خروجی خود، شکل موج ولتاژ ۷-سطحی با کیفیت بالا و محتوای هارمونیک پایینی را برای تغذیه بارهای AC دور از شبکه تولید می کند. ساختار پیشنهادی تنها از یک منبع DC استفاده می کند و قادر است تا ولتاژ خروجی را تا سه برابر ولتاژ ورودی، افزایش دهد. قابلیت افزایش ولتاژ در کاربرد پل های خورشیدی بسیار ضروری است. تعداد ادوات کاهش یافته، محتوای هارمونیک پایینی ولتاژ خروجی و متعادل سازی طبیعی ولتاژ خازن ها از دیگر مزایای مهم ساختار پیشنهادی می باشند. اینورتر پیشنهادی قادر است تا تمامی انواع بارها، اعم از مقاومتی خالص، مقاومتی-سلفی و سلفی خالص را به خوبی تغذیه نماید. کوتاه بودن بازه زمانی تخلیه خازن ها، منجر به کاهش ریپل ولتاژ روی این عناصر، بهبود کیفیت ولتاژ، کاهش تلفات ناشی از ریپل ولتاژ و نیز بهبود بازده کل اینورتر می گردد. نتایج مقایسه ها نشانگر برتری ساختار پیشنهادی نسبت به ساختارهای مشابه موجود است. صحت عملکرد اینورتر پیشنهادی در شرایط کاری مختلف نیز از طریق شبیه سازی های انجام گرفته در محیط MATLAB/Simulink و همچنین نتایج آزمایشگاهی مورد تأیید قرار گرفته است.

کلیدواژه ها: اینورتر چندسطحی، بهره ولتاژ، کلیدزنی-خازنی، متعادل سازی طبیعی ولتاژ خازن ها، تنش ولتاژ.

A Switched-Capacitor based 7-Level Inverter Capable of Voltage-Boosting and Natural Voltage Balancing of Capacitors, Suitable for Supplying Off-Grid AC Loads

P. Kargar, M. Karimi, V. Varesi*

Sahand University of Technology

(Received: 2022/01/19; Accepted: 2022/09/27)

Abstract

The feeding of off-grid AC loads, like military loads or defense systems is of high importance. This paper proposes a novel structure for Switched-Capacitor based Multi-Level Inverter (SCMLI) that produces a high quality (low THD) 7-level output-voltage waveform for supplying off-grid AC loads. The proposed inverter requires only single DC-source and can boost the input voltage up to three times, at the output port. The boosting capability is very crucial at PV applications. The reduced device count, high quality (low THD) output voltage, and natural voltage balancing of capacitors are other main merits of suggested inverter. The proposed inverter can effectively supply any load type, including pure resistive, resistive-inductive and pure inductive loads. The short discharging interval of capacitors leads to reduced capacitors' voltage-ripple, high voltage quality, low voltage-ripple losses and better inverter efficiency. Comparison results approve the superiority of proposed converter over existed counterparts. Also, the correct operation of proposed inverter during different operational conditions, has been validated by simulation (performed in MATLAB-Simulink software) and experimental analysis.

Keywords: Multilevel Inverter, Natural Voltage Balancing of Capacitors, Switched-Capacitor, Voltage Gain, Voltage Stress.

*Corresponding Author E-mail: k.varesi@sut.ac.ir

۱. مقدمه

بالاتر ولتاژ هستند. بنابراین، اندازه، هزینه و تلفات مبدل افزایش می‌یابد [۱۲، ۱۳].

در سال‌های اخیر، پیکربندی‌های جدید متعددی برای رفع محدودیت‌های موجود در ساختارهای سنتی پیشنهاد شده‌اند. هدف اصلی ارائه این ساختارها، کاهش تعداد ادوات مدار اعم از منابع، کلیدها، مدارات راه‌انداز، دیودها و خازن‌هاست [۱۴-۱۹]. در اینورترهای چندسطحی مبتنی بر کلیدزنی خازنی (SCMLI^۳)، یک یا چند منبع ورودی را می‌توان با خازن (ها) جایگزین نمود که منجر به کاهش تعداد منابع DC و در نتیجه کاهش حجم، هزینه و وزن مبدل می‌گردد. این مبدل‌ها را می‌توان به صورت زیر دسته‌بندی کرد: (۱) ساختارهای با قابلیت افزایش ولتاژ (بهره ولتاژ بالاتر از یک)، (۲) ساختارهای فاقد قابلیت افزایش ولتاژ (بهره واحد). در دسته‌بندی اول (ساختارهای دارای قابلیت افزایش ولتاژ، ولتاژ، بیشینه ولتاژ خروجی ($V_{o,max}$) مبدل بزرگ‌تر از مجموع منابع ورودی است [۲۰]. در دسته‌بندی دوم، بیشینه ولتاژ خروجی مبدل ($V_{o,max}$) برابر مجموع ولتاژ منابع ورودی است. استفاده از خازن، در کنار فراهم‌سازی مزایایی نظیر کاهش تعداد منابع و قابلیت افزایش ولتاژ، چالش‌هایی نظیر لزوم کنترل و متعادل‌سازی ولتاژ و همچنین محدودسازی جریان‌های هجومی شارژ/دشارژ خازن‌ها را نیز به همراه دارد [۲۱-۲۳].

دو ساختار جدید پیشنهادی توسط آقایان زنگ و لی که برای اینورترهای کلمپ فعال نقطه خنثی ارائه شده‌اند، از مزایایی نظیر قابلیت افزایش ولتاژ و متعادل‌سازی طبیعی ولتاژ خازن‌ها سود می‌برند [۲۴، ۲۵]. در ساختار ارائه‌شده توسط آقای لی، هیچ‌یک از کلیدها متحمل بیشینه ولتاژ خروجی نمی‌شود که از دیگر مزایای این ساختار به شمار می‌آید [۲۵]. در مقابل، مجموع تنش ولتاژ بالا (پریونیت) در ساختار آقای زنگ و لزوم استفاده از تعداد زیاد خازن برای تولید ۷ سطح ولتاژ خروجی در این دو ساختار نسبت به سایر ساختارهای موجود، از معایب اصلی این دو ساختار است [۲۴، ۲۵]. یک مبدل ۷ سطحی کلمپ فعال نقطه خنثی مبتنی بر کلیدزنی-خازنی توسط آقای شینگ ارائه شده که قابلیت افزایش ولتاژ، تنها مزیت آن به شمار می‌آید [۲۶]. تعداد زیاد کلیدهای قدرت و خازن‌های موردنیاز و نیز مجموع تنش ولتاژ پریونیت بالا، از معایب این ساختار است [۲۶]. یک اینورتر ۷ سطحی مبتنی بر کلیدزنی-خازنی توسط آقای لی ارائه شده که دارای بهره ولتاژ بالاست، اما در مقابل نیازمند استفاده از تعداد زیاد کلیدهای قدرت است که منجر به افزایش حجم و هزینه مبدل می‌گردد [۲۷]. دو مبدل ارائه‌شده توسط آقایان صدیق و لیو، توانایی تولید ۷ سطح با

در سال‌های اخیر، فناوری مبدل‌های چندسطحی به سرعت رشد کرده و به دلیل مزایایی مانند محتوای هارمونیک پایین و کیفیت توان بالای ولتاژ خروجی، تنش ولتاژ پایین روی ادوات و در نتیجه تلفات پایین کلیدزنی، این مبدل‌ها به طور گسترده در صنعت مورد استفاده قرار گرفته‌اند [۱-۵]. با توجه به کیفیت بسیار بالای ولتاژ تولیدی اینورترهای چندسطحی، می‌توان از این مبدل‌ها برای تغذیه بارهای حساس دور از شبکه، نظیر بارهای نظامی و سامانه‌های پدافند بهره برد. اینورترهای چندسطحی قادرند تا با ترکیب چند منبع ولتاژ DC کوچک به عنوان ورودی، شکل موج ولتاژ پله‌ای متناوب با دامنه و فرکانس مطلوب را در خروجی تولید کنند. با افزایش تعداد سطوح ولتاژ تولیدی، شکل موج ولتاژ خروجی به شکل موج سینوسی نزدیک‌تر شده و کیفیت آن افزایش می‌یابد [۶، ۷]. از سلول‌های خورشیدی، باتری‌ها، پیل‌های سوختی و ولتاژ یکسوساده توربین‌های بادی می‌توان به عنوان منابع ورودی اینورترهای چندسطحی استفاده کرد. این مبدل‌ها در کاربردهای ولتاژ متوسط/بالا، ادوات FACTS^۱، درایوهای الکتریکی و انرژی‌های تجدیدپذیر مورد استفاده قرار می‌گیرند. اینورترهای چندسطحی را از حیث ساختار و نحوه عملکرد می‌توان به سه دسته اصلی تقسیم‌بندی نمود:

(۱) مبدل‌های چندسطحی کلمپ دیودی (DCMLIs^۲): این دسته از مبدل‌ها کنترل ساده‌ای دارند، ولی برای دستیابی به تعداد سطوح بیشتر، نیازمند دیودهای بیشتری هستند که منجر به افزایش تلفات و هزینه می‌گردد [۸، ۹].

(۲) مبدل‌های چندسطحی مبتنی بر خازن شناور (FCMLIs^۳): عملکرد این مبدل‌ها بر پایه شارژ خازن‌های شناور توسط منبع (های) DC ورودی استوار می‌باشند. تعداد زیاد خازن‌های شناور موردنیاز برای افزایش تعداد سطوح ولتاژ خروجی، باعث افزایش هزینه، حجم و تلفات این دسته از مبدل‌ها می‌گردد. همچنین، تعادل ولتاژ خازن‌های شناور نیز چالش اساسی این دسته از مبدل‌هاست [۱۰، ۱۱].

(۳) مبدل‌های چندسطحی آبشاری (CMLIs^۴): مبدل‌های آبشاری از ترکیب منابع DC، کلیدها و دیودها تشکیل می‌شوند. پیکربندی و کنترل مبدل‌های آبشاری ساده‌تر و آسان‌تر از دو دسته دیگر است، اما نیازمند کلیدها و منابع متعدد برای تولید تعداد سطوح


^۱ Flexible AC Transmission Systems (FACTS)

^۲ Diode Clamped Multi-Level Inverters (DCMLIs)

^۳ Flying Capacitor Multi-Level Inverters (FCMLIs)

^۴ Cascaded Multi-Level Inverters (CMLIs)

^۵ Switched-Capacitor Multi-Level Inverters (SCMLIs)



شکل ۱. اینورتر ۷-سطحی (پایه) پیشنهادی با بهره ولتاژ ۳-برابری

در ساختار پیشنهادی، از دو واحد نیم‌پل در طرفین سلول کلیدزنی-خازنی استفاده شده تا بتوان هر دو نیم‌موج مثبت و منفی ولتاژ را در خروجی مبدل تولید کرد. مشخصات ساختار پایه پیشنهادی در جدول (۱) ارائه شده است.

جدول ۱. مشخصات اینورتر ۷-سطحی (پایه) پیشنهادی

| تعداد | پارامتر |
|--------|------------------------------------|
| ۷ | تعداد سطوح ولتاژ خروجی |
| $3V_i$ | بیشینه ولتاژ خروجی ($V_{o,max}$) |
| ۳ | بهره ولتاژ |
| ۱ | تعداد منابع DC ورودی |
| ۲ | تعداد خازن‌ها |
| ۸ | تعداد کلیدهای قدرت |
| ۸ | تعداد مدارات راه‌انداز |
| ۲ | تعداد دیودهای قدرت |
| ۲۱ | تعداد کل ادوات |

۲-۱-۲. کلیدزنی ساختار پایه پیشنهادی

الگوی کلیدزنی برای تولید سطوح ولتاژ خروجی و نیز نحوه شارژ/دشارژ خازن‌ها در ساختار پایه پیشنهادی در جدول (۲) نشان داده شده است.

جدول ۲. الگوی کلیدزنی و شارژ/دشارژ خازن‌ها در ساختار پیشنهادی

| کلیدها | | خازن‌ها | | ولتاژ خروجی | | | | | | |
|--------|-------|---------|-------|-------------|-------|-------|-------|-------|-------|---------------------------------------|
| S_1 | S_2 | S_3 | S_4 | | Q_1 | Q_2 | Q_3 | Q_4 | C_1 | C_2 |
| ۱ | ۰ | ۰ | ۱ | ۱ | ۰ | ۰ | ۱ | ▼ | ▼ | $3V_i = V_{DC} + V_{C1} + V_{C2}$ |
| ۰ | ۱ | ۰ | ۱ | ۱ | ۰ | ۰ | ۱ | ▼ | ▲ | $2V_i = V_{DC} + V_{C1}$ |
| ۰ | ۱ | ۱ | ۰ | ۱ | ۰ | ۰ | ۱ | ▲ | ▲ | $V_i = V_{DC}$ |
| ۰ | ۱ | ۱ | ۰ | ۰ | ۱ | ۰ | ۱ | ▲ | ▲ | 0 |
| ۰ | ۱ | ۱ | ۰ | ۱ | ۰ | ۱ | ۰ | ▲ | ▲ | 0 |
| ۰ | ۱ | ۱ | ۰ | ۰ | ۱ | ۱ | ۰ | ▲ | ▲ | $-V_i = -V_{DC}$ |
| ۰ | ۱ | ۰ | ۱ | ۰ | ۱ | ۱ | ۰ | ▲ | ▼ | $-2V_i = -(V_{DC} + V_{C2})$ |
| ۱ | ۰ | ۰ | ۱ | ۰ | ۱ | ۰ | ۰ | ▼ | ▼ | $-3V_i = -(V_{DC} + V_{C1} + V_{C2})$ |

بهره ولتاژ ۱/۵ برابری را دارا می‌باشند [۲۹، ۲۸]. تنش ولتاژ پایین کلیدهای قدرت مزیت مهم این دو ساختار است. در مقابل، تعداد زیاد قطعات موردنیاز، نقیصه اصلی این دو ساختار به شمار می‌آید [۲۹، ۲۸]. ساختار تک-منبعی مبتنی بر کلیدزنی-خازنی جدید دیگری توسط آقای لی ارائه شده که در آن، تنش ولتاژ اکثر کلیدها به اندازه ولتاژ منبع ورودی محدود شده است، اما برای دستیابی به این مهم، از تعداد کلیدهای قدرت بیشتری استفاده می‌کند که هزینه کل مبدل را افزایش می‌دهد [۳۰].

هدف اصلی این مقاله، ارائه یک اینورتر ۷ سطحی جدید مبتنی بر کلیدزنی-خازنی است که دارای بهره ولتاژ سه-برابری است. در کنار این ویژگی مهم، تعداد پایین عناصر نیمه‌هادی‌ها، متعادل سازی طبیعی ولتاژ خازن‌ها و نیز توانایی تغذیه تمام انواع بارها (اعم از اهمی خالص، اهمی-سلفی و سلفی خالص) نیز از دیگر مزایای اصلی ساختار پیشنهادی می‌باشند.

در این مقاله، ساختار پیشنهادی پایه و گونه توسعه یافته آن معرفی شده و نحوه کار هر کدام به تفصیل در بخش دوم شرح داده شده است. الگوی کلیدزنی (مدولاسیون) ساختار پایه پیشنهادی نیز در بخش سوم معرفی شده است. در بخش‌های چهارم و پنجم به ترتیب به اصول طراحی خازن‌ها و تحلیل تلفات مبدل پیشنهادی پرداخته شده است. در بخش ششم، ساختار پیشنهادی با سایر ساختارهای مشابه مورد مقایسه قرار گرفته و نتایج ارائه گردیده است. نتایج تحلیل عملکرد مبدل در شرایط کاری مختلف در بستر شبیه سازی «نرم افزار MATLAB-Simulink» نیز در بخش هفتم ارائه شده است. نتایج آزمایشگاهی ساختار پیشنهادی ۷-سطحی نیز در بخش هشتم ارائه شده است. در نهایت، نتیجه گیری مقاله در بخش نهم انجام شده است.

۲. ساختار پیشنهادی


۲-۱. ساختار پایه پیشنهادی

۲-۱-۱. پیکربندی ساختار پایه پیشنهادی

ساختار پایه ۷-سطحی پیشنهادی در شکل (۱) نشان داده شده است. ساختار پایه شامل یک منبع ولتاژ DC ورودی با دامنه ولتاژ V_i به همراه ۲ خازن است. ویژگی‌های هر دو خازن مشابه هم بوده و هر دو به مقدار ولتاژ منبع DC ورودی شارژ می‌شوند. در ساختار پیشنهادی، از ۸ کلید قدرت یک طرفه به همراه ۲ دیود قدرت استفاده شده است. با توجه به یک طرفه بودن تمامی کلیدها، تعداد مدارهای راه‌انداز جهت تولید پالس‌های کلیدزنی برابر تعداد کلیدها و برابر هشت است.

شکل (۲) نمایش داده شده است. در ادامه، نحوه عملکرد مبدل در تولید هر یک از سطوح مورد بررسی قرار می‌گیرد.

سطح صفر $V_{out}=0$: مطابق شکل (۲-الف)، برای تولید سطح صفر، دو حالت فراهم است. با هدایت کلیدهای « Q_1 و Q_3 » یا « Q_2 و Q_4 » می‌توان سطح صفر را در خروجی اینورتر تولید کرد. در هر دو حالت، با هدایت کلیدهای « S_2 و S_3 »، خازن‌های C_1 و C_2 ، به ترتیب از طریق « D_1 و S_3 » و « S_2 و D_2 » تا ولتاژ منبع ورودی « V_i » شارژ می‌شوند. بنابراین: $V_{C1}=V_{C2}=V_i$.



شکل ۲. حالات مختلف کلیدزنی ساختار پایه پیشنهادی برای تولید سطوح (الف) 0، (ب) $\pm V_i$ ، (پ) $\pm 2V_i$ و (ت) $\pm 3V_i$

سطوح $V_{out}=\pm 3V_i$: مطابق شکل (۲-د)، با اتصال سری دو خازن با منبع ولتاژ ورودی می‌توان سطوح $\pm 3V_i$ را در خروجی اینورتر تولید کرد، با این تفاوت که هدایت کلیدهای « Q_1 و Q_4 » منجر به تولید سطح $3V_i$ و هدایت کلیدهای « Q_2 و Q_3 » منجر به تولید سطح $-3V_i$ می‌گردد.

بهره ولتاژ اینورترهای چندسطحی کلیدزنی خازنی بصورت نسبت بیشینه ولتاژ خروجی بر مجموع منابع ورودی تعریف می‌گردد. همان‌طور که از جدول (۲) و شکل (۲) مشاهده می‌شود، ساختار پایه پیشنهادی دارای بیشینه ولتاژ خروجی $V_{o,max}=3V_i$ است. با توجه به تک‌منبع بودن ساختار پایه پیشنهادی (با اندازه V_i)، بهره ولتاژ (G) یا ضریب افزایش‌دهی ساختار پایه پیشنهادی مطابق رابطه (۱) و برابر ۳ بدست می‌آید.

$$G = V_{o,max} / V_i = 3 \quad (1)$$

در جدول (۲)، حالت‌های روشن و خاموش کلیدها به ترتیب با "۱" و "۰" نمایش داده شده است. همچنین، حالت‌های شارژ و دشارژ خازن‌ها نیز به ترتیب با "▲" و "▼" نشان داده شده‌اند. همان‌گونه که از جدول (۲) مشاهده می‌شود، ساختار پایه پیشنهادی قادر است تا هفت سطح ولتاژ (سه سطح ولتاژ مثبت، سه سطح ولتاژ منفی و یک سطح ولتاژ صفر) در خروجی خود تولید کند. بیشینه ولتاژ خروجی قابل تولید، سه برابر ولتاژ ورودی است که نشان‌گر بهره ولتاژ سه-برابری ساختار پایه پیشنهادی است. مدار ساختار پایه پیشنهادی در حالات کاری مختلف (با رنگ آبی)، در

سطوح $V_{out}=\pm V_i$: مطابق شکل (۲-ب)، حین تولید سطوح $\pm V_i$ مشابه حالت قبل، هر دو خازن « C_1 و C_2 » توسط منبع ولتاژ ورودی تا ولتاژ V_i شارژ می‌شوند. هدایت کلیدهای « Q_1 و Q_4 » منجر به تولید سطح مثبت و هدایت کلیدهای « Q_2 و Q_3 » منجر به تولید سطح منفی می‌شود.

سطوح $V_{out}=\pm 2V_i$: مطابق شکل (۲-ج)، در هر یک از این دو حالت، یکی از خازن‌ها توسط منبع ولتاژ ورودی شارژ می‌شود و اتصال سری خازن دیگر با منبع ورودی، منجر به تولید سطح دو در خروجی مبدل می‌گردد. سطح ولتاژ مثبت دو ($2V_i$) با هدایت کلیدهای « S_1 ، S_2 ، Q_1 و Q_4 » تولید می‌شود. همچنین، سطح ولتاژ منفی دو ($-2V_i$) نیز از طریق هدایت کلیدهای « S_3 ، S_4 ، Q_2 و Q_3 » حاصل می‌شود.

۳-۱-۲. تنش ولتاژ ساختار پایه پیشنهادی

تنش ولتاژ کلیدها و دیودهای قدرت ساختار پایه پیشنهادی در جدول (۳) به طور خلاصه نشان داده شده است.

جدول ۳. تنش ولتاژ عناصر نیمه‌هادی ساختار پایه پیشنهادی

| کلیدها/دیودها | تنش ولتاژ | تنش ولتاژ پروبیت [%] |
|---------------|-----------|----------------------|
| S_1-S_4 | V_i | ۳۳/۳ |
| D_1, D_2 | V_i | ۳۳/۳ |
| Q_1-Q_4 | $3V_i$ | ۱۰۰ |

براساس جدول (۳)، کلیدهای « S_1-S_4 » و دیودهای « D_1-D_2 » متحمل پایین‌ترین تنش ولتاژ که برابر ولتاژ منبع ورودی است، می‌شوند. کلیدهای « Q_1-Q_4 » سه برابر ولتاژ ورودی را متحمل می‌شوند. بدین ترتیب، تنش ولتاژ کل^۱ (مجموع تنش ولتاژ تمامی نیمه‌هادی‌ها) ساختار پایه پیشنهادی برابر $18V_i$ است. لازم به ذکر است که «تنش ولتاژ پروبیت» هر نیمه‌هادی از تقسیم «تنش ولتاژ» نیمه‌هادی مربوطه بر «بیشینه ولتاژ خروجی» حاصل می‌شود.

۲-۲. ساختار توسعه یافته پیشنهادی

۱-۲-۲. پیکربندی ساختار توسعه یافته پیشنهادی


برای دستیابی به تعداد سطوح و بهره ولتاژ بالاتر، می‌توان از ساختار توسعه یافته پیشنهادی که از اتصال آشناری ساختارهای پایه حاصل می‌شود، استفاده کرد. ساختار توسعه یافته پیشنهادی در شکل (۳) نمایش داده شده است. در ساختار توسعه یافته آشناری پیشنهادی، تعداد سطوح ولتاژ قابل تولید شدت افزایش می‌یابد که منجر به کاهش محتوای هارمونیک کل و بهبود کیفیت ولتاژ خروجی ساختار پیشنهادی می‌گردد. این قابلیت می‌تواند منجر به حذف (بی‌نیازی) و یا کاهش چشم‌گیر در ابعاد فیلتر خروجی اینورتر گردد. اما در مقابل، تعداد ادوات موردنیاز از قبیل نیمه‌هادی‌ها، خازن‌ها و منابع ورودی بیشتر خواهد بود که می‌تواند منجر به افزایش نسبی هزینه و اندازه مبدل گردد.

برای دستیابی به بیشترین تعداد سطوح ولتاژ قابل تولید در خروجی مبدل، لازم است تا اندازه ولتاژ منابع ورودی بدرستی انتخاب شوند. دو حالت کلی برای تعیین اندازه منابع ساختار پیشنهادی مفروض است: (۱) متقارن^۲، (۲) نامتقارن^۳. در حالت متقارن، اندازه ولتاژ تمامی منابع یکسان است، درحالی‌که در حالت نامتقارن، اندازه ولتاژ منابع ورودی با یکدیگر برابر نیست؛ بنابراین، تعداد سطوح تولیدی در حالت نامتقارن، بسیار بیشتر از اعداد

سطوح در حالت متقارن است. به همین دلیل، در این مطالعه تنها به بررسی حالت نامتقارن ساختار توسعه یافته پیشنهادی پرداخته می‌شود. از آنجایی که بیشینه ولتاژ تولیدی سلول اول برابر $3V_{i_1}$ است، برای اجتناب از تولید سطوح تکراری، اندازه منبع سلول بعدی (دوم) باید مطابق رابطه $V_{i_2} = V_{o,max_1} + V_{i_1}$ انتخاب شود. بطور مشابه، برای تولید بیشترین تعداد سطوح ممکن و برای اجتناب از تولید سطوح تکراری، اندازه منابع واحدهای سری شده^۴ باید به صورت رابطه (۲) انتخاب شوند.

$$V_{i_j} = 4V_{i_{j-1}} \quad (2)$$

در رابطه بالا، j بیانگر شماره واحد سری شده ($j = 1, 2, \dots, n$) و V_{i_j} بیانگر اندازه ولتاژ منبع واحد j ام است. ویژگی‌های مهم ساختار توسعه یافته پیشنهادی در جدول (۴) ارائه شده است.



شکل ۳. ساختار توسعه یافته پیشنهادی

¹ Total Voltage Stress (TVS)

² Symmetric

³ Asymmetric


⁴ Cascaded

جدول ۵. تنش ولتاژ ادوات ساختار پیشنهادی توسعه یافته

| تنش ولتاژ کل | تنش ولتاژ پریونیت [%] | تنش ولتاژ | کلیدها/دیودها |
|-------------------------|-----------------------|------------|------------------|
| $18[V_i(2^{2n-1}) + 1]$ | ۳۳/۳ | V_{i_j} | $S_{1j}-S_{4j}$ |
| | ۳۳/۳ | V_{i_j} | D_{1j}, D_{2j} |
| | ۱۰۰ | $3V_{i_j}$ | $Q_{1j}-Q_{4j}$ |

۳. الگوی کلیدزنی ساختار پایه پیشنهادی

در مراجع، روش‌های مختلفی برای تولید پالس‌های کلیدزنی اینورترهای چندسطحی ارائه شده است. در این مقاله، از روش مدولاسیون پهنای پالس APOD-PWM برای تولید پالس‌های کلیدزنی کلیدهای ساختار پایه پیشنهادی استفاده شده است. در این روش، موج مرجع سینوسی با فرکانسی برابر فرکانس ولتاژ خروجی، با امواج حامل مثلثی که دارای دامنه « A_{car} » و فرکانس « f_{car} » هستند، مقایسه می‌شود. لازم به ذکر است که تمام سیگنال‌های حامل مجاور، نسبت به یکدیگر ۱۸۰ درجه اختلاف فاز دارند (شکل ۴).



شکل ۴. شکل موج‌های ولتاژ خروجی، مرجع، حامل و پالس کلیدزنی

همان‌طور که در شکل (۴) برای ساختار ۷-سطحی پایه پیشنهادی نشان داده شده است، یک موج مرجع سینوسی با دامنه « A_{ref} » با $2/9$ و فرکانس « f_{ref} » ۵۰ هرتز و ۶ موج حامل « $car1-car6$ » با دامنه « A_{car} » ۱ و فرکانس « f_{car} » $2/5$ کیلوهرتز برای تولید پالس‌های کلیدزنی « S_1-S_4 » و « Q_1-Q_4 » جهت تولید ولتاژ خروجی پله‌ای مورد نیاز است. دامنه شکل موج مرجع توسط شاخص موسوم به «شاخص مدولاسیون (M)» تعیین می‌شود. شاخص مدولاسیون همواره کوچک‌تر یا مساوی یک و بزرگ‌تر یا مساوی صفر است و به صورت زیر تعریف می‌شود:

$$0 \leq M = \frac{A_{ref}}{V_{o,max}} \leq 1 \quad (4)$$

دامنه ولتاژ خروجی را می‌توان با تغییر مقدار شاخص مدولاسیون (که از طریق تغییر دامنه موج مرجع صورت می‌پذیرد) کنترل کرد.

جدول ۴ ساختار توسعه یافته پیشنهادی با n واحد پایه سری شده

| پارامتر | تعداد |
|------------------------|-------------------|
| تعداد منابع ورودی | n |
| تعداد سطوح ولتاژ | $2^{2n+1} - 1$ |
| بیشینه ولتاژ خروجی | $(2^{2n} - 1)V_i$ |
| تعداد خازن‌ها | $2n$ |
| تعداد کلیدهای قدرت | $8n$ |
| تعداد مدارات راه‌انداز | $8n$ |
| تعداد دیودهای قدرت | $2n$ |
| تعداد کل ادوات | $21n$ |

۲-۲-۲. کلیدزنی ساختار توسعه یافته پیشنهادی

فرایند تولید سطح ولتاژ در ساختار توسعه یافته پیشنهادی، از اولین واحد با کوچک‌ترین منبع ولتاژ ورودی آغاز شده و پس از تولید بیشینه ولتاژ قابل تولید واحد اول، این فرایند از طریق تجمیع اندازه منبع و خازن‌های هر واحد با واحد دیگر ادامه می‌یابد. بدین ترتیب، بالاترین سطح ولتاژ قابل تولید ساختار توسعه یافته پیشنهادی برابر مجموع ولتاژ بیشینه هر یک از واحدهای سری شده است. در ساختار آبخاری پیشنهادی، هم‌زمان با تولید سطوح ولتاژ در واحد سری شده اول، خازن‌های سایر واحدها توسط منبع واحد مربوطه شارژ می‌شوند. همین روند برای سایر واحدها نیز به‌طور مشابه تکرار می‌شود. زمانی که تنها از یک واحد برای تولید سطح استفاده می‌شود، کلیدهای « Q_{1n} و « Q_{4n} » از واحد مربوطه و کلیدهای « Q_{3n} و « Q_{2n} » از واحدهای دیگر، برای تولید سطوح مثبت و کلیدهای « Q_{3n} و « Q_{2n} » از واحد مربوطه و کلیدهای « Q_{4n} و « Q_{2n} » از واحدهای دیگر، برای تولید سطوح منفی، هدایت می‌کنند. پس از تولید بیشینه ولتاژ اولین واحد، برای ادامه فرایند تولید سطوح، کلیدهای « Q_{1n} ، « Q_{21} ، « Q_{41} ، « Q_{22} ، « Q_{42} ، « Q_{12} ، « Q_{23} ، « Q_{43} ، « Q_{24} ، « Q_{44} » جهت برقراری ارتباط بین واحدها برای تولید سطوح مثبت، کلیدهای « Q_{11} و « Q_{41} » جهت تولید سطوح مثبت، کلیدهای « Q_{31} ، « Q_{22} ، « Q_{32} ، « Q_{23} ، « Q_{42} ، « Q_{33} ، « Q_{24} ، « Q_{43} ، « Q_{34} ، « Q_{44} » جهت برقراری ارتباط بین واحدها برای تولید سطوح منفی می‌کنند. هدایت کلیدهای قدرت داخلی هر واحد، بسته به شرایط، مشابه با ساختار پایه پیشنهادی است. بهره ولتاژ ساختار توسعه یافته پیشنهادی به صورت رابطه (۳) تعریف می‌شود:

$$G = \left(V_{o,max} / \sum_{j=1}^n V_{i_j} \right) = \frac{2^{2n} - 1}{2^{2n-2} + 1} \quad (3)$$

۳-۲-۲. تنش ولتاژ نیمه‌هادی‌های ساختار توسعه یافته

پیشنهادی

جدول (۵) تنش ولتاژ ادوات ساختار توسعه یافته را نشان می‌دهد.

به صورت گرما روی هر کلید ظاهر شده و هدر می رود؛ بنابراین، مطلوب است تا حد امکان، مقدار این تلفات محدود گردد. تلفات کلیدزنی هر کلید را می توان از روابط زیر محاسبه کرد:

$$P_{Switch}^{on} = f_s \int_{t_{on}}^{t_{off}} v_s(t) i_s(t) dt = \quad (7)$$

$$f_s \int_{t_{on}}^{t_{off}} \left(\frac{v_s}{t_{on}} t \right) \left(-\frac{I_s^{on}}{t_{on}} (t - t_{on}) \right) dt = \frac{1}{6} f_s V_s^{off} I_s^{on} t_{on}$$

$$P_{Switch}^{off} = f_s \int_{t_{off}}^{t_{on}} v_s(t) i_s(t) dt = \quad (8)$$

$$f_s \int_{t_{off}}^{t_{on}} \left(\frac{v_s}{t_{off}} t \right) \left(-\frac{I_s^{off}}{t_{off}} (t - t_{off}) \right) dt = \frac{1}{6} f_s V_s^{off} I_s^{off} t_{off}$$

طبق رابطه های (۷ و ۸)، تلفات کلیدزنی به دو قسمت مربوط به حالت روشن و خاموش کلیدها تقسیم می شود. در هر دو حالت، میزان تلفات وابسته به فرکانس کلیدزنی، میزان جریان عبوری از کلید و ولتاژ دو سر کلید بستگی دارد. t_{on} زمان روشن شدن کلید پس از تأخیر اولیه و t_{off} زمان خاموش شدن کلید پس از تأخیر است. V_s^{off} ولتاژ کلید در پایان فرآیند خاموش شدن و در ابتدای حالت روشن شدن آن است. همچنین I_s^{on} جریان کلید در انتهای حالت روشن شدن و I_s^{off} جریان کلید در ابتدای حالت خاموش شدن کلید است. فرکانس کلیدزنی یا به صورت معادله های (۹ و ۱۰) تعریف می شود:

$$f_{s,on} = N_{s,on} \times f_{ref} \quad (9)$$

$$f_{s,off} = N_{s,off} \times f_{ref} \quad (10)$$

در روابط بالا، $N_{s,on}$ و $N_{s,off}$ تعداد دفعات روشن و خاموش شدن هر کلید در یک دوره کاری است. همچنین، f_{ref} فرکانس ولتاژ خروجی «فرکانس شکل موج مرجع سینوسی» است. $N_{s,on}$ و $N_{s,off}$ از طریق معادلات (۱۱ و ۱۲) محاسبه می شوند:

$$N_{s,on} = \frac{t_{on,switch}}{2\pi} \times N_t \times \frac{f_{car}}{f_{ref}} \quad (11)$$

$$N_{s,off} = \frac{t_{off,switch}}{2\pi} \times N_t \times \frac{f_{car}}{f_{ref}} \quad (12)$$

در روابط بالا، $t_{off,switch}$ مدت زمان روشن ماندن کلید و $t_{on,switch}$ مدت زمان خاموشی کلید است. N_t تعداد کل روشن یا خاموش شدن کلید در هر دوره کاری و f_{car} فرکانس کلیدزنی شکل موج حامل دنداناره ای است. در نهایت، تلفات کلیدزنی از طریق معادله (۱۳) محاسبه می شود:

$$P_{Switching} = \sum_{i=1}^{N_{Switch}} (P_{Switch_i}^{on} + P_{Switch_i}^{off}) \quad (13)$$

۴. طراحی خازن های ساختار پیشنهادی پایه


بیشینه مقدار دشارژ خازن C در یک دوره کلیدزنی « ΔQ_C » را می توان با استفاده از رابطه (۵) محاسبه کرد.

$$\Delta Q_C = \int_{t_x}^{t_y} I_{Load} \sin(\omega_{ref} t) dt \quad (5)$$

بازه زمانی $[t_x-t_y]$ طولانی ترین بازه زمانی تخلیه خازن است. برای به دست آوردن بیشینه مقدار ΔQ_C ، بلندترین بازه زمانی دشارژ خازن باید لحاظ گردد. مطابق شکل ۵، طولانی ترین بازه تخلیه^۱ « MDP » خازن های C_1 و C_2 ، بازه زمانی $[t_1-t_3]$ و $[t_2-t_4]$ است [۳۱]. بر اساس بیشینه مقدار مجاز ریپل ولتاژ هر خازن، مقدار ظرفیت خازن را می توان از رابطه (۶) محاسبه کرد.

$$C \geq \frac{\Delta Q_C}{\Delta V_{ripple} \times V_i} \quad (6)$$

در رابطه (۶)، V_i ولتاژ نامی هر یک از دو خازن است.



شکل ۵. شارژ و دشارژ خازن های ساختار پایه پیشنهادی در نصف دوره تناوب

۵. تحلیل تلفات ساختار پیشنهادی پایه

تلفات موجود در اینورترهای چندسطحی مبتنی بر کلیدزنی-خازنی را می توان به سه دسته اصلی تقسیم بندی کرد: تلفات کلیدزنی، تلفات هدایتی و تلفات مربوط به ریپل ولتاژ خازن. تلفات کل مبدل برابر مجموع این سه نوع تلفات است [۳۲].

۵-۱. تلفات کلیدزنی

تلفات کلیدزنی « $P_{Switching}$ » مبدل، حین تغییر وضعیت نیمه هادی ها از حالت روشن به خاموش و یا برعکس رخ می دهد که سهم بسزایی در اتلاف انرژی کل مبدل دارد. این نوع تلفات

¹ Maximum Discharge Period (MDP)

۵-۲. تلفات هدایتی

$$E_{\tau,\tau} = \int_{t_1}^{t_2} [I_{Load} \sin(\omega_{ref} t)]^2 \times \left[\left(\tau R_{on,MOS} + \tau R_{ESR} \right) \left(\frac{A_{ref} \sin(\omega_{ref} t) - \tau A_{car}}{A_{car}} \right) + \left(\tau R_{on,MOS} + R_{ESR} + R_D \right) \left(1 - \frac{A_{ref} \sin(\omega_{ref} t) - \tau A_{car}}{A_{car}} \right) \right] dt \quad (18)$$

زمان‌های t_2 و t_3 را می‌توان مطابق معادلات زیر محاسبه کرد:

$$t_{\tau} = \frac{\sin^{-1} \left(\frac{\tau A_{car}}{A_{ref}} \right)}{\tau \pi f_{ref}} = 2.42 \times 10^{-7} \text{ sec} \quad (19)$$

$$t_{\tau} = \frac{\pi - \sin^{-1} \left(\frac{\tau A_{car}}{A_{ref}} \right)}{\tau \pi f_{ref}} = 7.58 \times 10^{-7} \text{ sec} \quad (20)$$

بنابراین، میزان تلفات انرژی حین تولید دو سطح متوالی دیگر، به‌صورت زیر خواهد بود.

$$E_{\tau,\tau} = 8.09 \times 10^{-5} \left(\frac{P_{out}}{V_{in}} \right)^2 \quad (21)$$

$$E_{\tau,\tau} = 1.04 \times 10^{-7} \left(\frac{P_{out}}{V_{in}} \right)^2 \quad (22)$$

به‌دلیل تقارن موجود در شکل موج ولتاژ خروجی، تلفات هدایتی کل مبدل در یک دوره کاری کامل را می‌توان از رابطه (۲۳) محاسبه کرد.

$$P_{Conduction} = [\tau E_{\tau,\tau} + \tau E_{\tau,\tau} + \tau E_{\tau,\tau}] f_{ref} = 0.122 \left(\frac{P_{out}}{V_{in}} \right)^2 \quad (23)$$

۵-۳. تلفات ریپل ولتاژ خازن

تلفات ریپل ولتاژ خازن‌ها « P_{Ripple} » به‌دلیل اختلاف ولتاژ بین منبع ورودی و خازن، حین تخلیه انرژی خازن ایجاد می‌گردد. با استفاده از مقادیر ظرفیت خازن‌ها و نیز مقدار مجاز ریپل ولتاژ هر یک از خازن‌ها، می‌توان تلفات ریپل ولتاژ خازن‌ها را از رابطه (۲۴) محاسبه کرد.

$$P_{Ripple} = \frac{f_{ref}}{\tau} \left(\sum_{i=1}^{N_{Capacitor}} C_i (\Delta V_{Ripple} \times V_C)^2 \right) \quad (24)$$

لازم به ذکر است که در رابطه بالا، V_C ولتاژی است که خازن در آن مقدار شارژ می‌شود. در ساختار پیشنهادی، این مقدار برابر ولتاژ منبع ورودی « $V_C = V_p$ » است.

تلفات کل اینورتر پیشنهادی، از رابطه (۲۵) قابل محاسبه است.

$$P_{Loss} = P_{Conduction} + P_{Switching} + P_{Ripple} \quad (25)$$

درنهایت، بازده ساختار پیشنهادی از رابطه (۲۶) محاسبه می‌شود.

$$\eta = \frac{P_{out}}{P_{in}} = \frac{P_{out}}{P_{out} + P_{Loss}} \quad (26)$$

تلفات رسانایی « $P_{Conducting}$ » مبدل به عواملی نظیر مقاومت حالت هدایت کلیدها « $R_{on,MOS}$ »، مقاومت معادل سری خازن‌ها « ESR » و مقاومت حالت هدایت دیود « R_D » بستگی دارد. بنابراین، کیفیت و نوع نیمه‌هادی‌ها تأثیر بسزایی در میزان تلفات کلیدزنی مبدل دارند. مطابق شکل (۲)، مقاومت معادل مدار در هر سطح ولتاژ را می‌توان با توجه به تعداد کلیدهای روشن محاسبه کرد. مقاومت معادل مدار در تولید هر سطح ولتاژ خروجی، در جدول (۶) ارائه شده است که در آن مقاومت حالت هدایت کلیدها و دیودها برابر ۰/۰۵ اهم و مقاومت معادل سری خازن‌ها برابر ۰/۰۳ اهم است.

جدول ۶. مقاومت معادل در هر سطح از ولتاژ خروجی

| مقدار (اهم) | مقاومت معادل | سطح ولتاژ خروجی |
|-------------|-----------------------------------|-----------------|
| ۰/۱ | $\tau R_{on,MOS}$ | ۰ |
| ۰/۲ | $\tau R_{on,MOS} + \tau R_D$ | $\pm V_i$ |
| ۰/۲۳ | $\tau R_{on,MOS} + R_{ESR} + R_D$ | $\pm 2V_i$ |
| ۰/۲۶ | $\tau R_{on,MOS} + \tau R_{ESR}$ | $\pm 3V_i$ |

مطابق شکل (۵)، حین تغییرات ولتاژ خروجی بین سطوح ۰ به ۱ «در بازه زمانی $[0-t_1]$ »، انرژی تلف‌شده مبدل از طریق رابطه (۱۴) به‌دست می‌آید. مقادیر A_c ، A_{ref} و f_{ref} به‌ترتیب ۱، ۲/۹ و ۵۰ هرتز در نظر گرفته شده است.

$$E_{\tau,\tau} = \int_{t_1}^{t_2} [I_{Load} \sin(\omega_{ref} t)]^2 \times \left[\left(\tau R_{on,MOS} + \tau R_D \right) \left(\frac{A_{ref} \sin(\omega_{ref} t)}{A_{car}} \right) + \left(\tau R_{on,MOS} \right) \left(1 - \frac{A_{ref} \sin(\omega_{ref} t)}{A_{car}} \right) \right] dt \quad (14)$$

که در رابطه بالا، مقدار t_1 از رابطه زیر حاصل می‌شود:

$$t_{\tau} = \frac{\sin^{-1} \left(\frac{A_{car}}{A_{ref}} \right)}{\tau \pi f_{ref}} = 1.12 \times 10^{-7} \text{ sec} \quad (15)$$

بنابراین:

$$E_{\tau,\tau} = 7.89 \times 10^{-6} \left(\frac{P_{out}}{V_{in}} \right)^2 \quad (16)$$

به‌طور مشابه، انرژی تلف‌شده در بازه‌های زمانی دیگر را نیز می‌توان مطابق معادلات زیر محاسبه کرد.

$$E_{\tau,\tau} = \int_{t_1}^{t_2} [I_{Load} \sin(\omega_{ref} t)]^2 \times \left[\left(\tau R_{on,MOS} + R_{ESR} + R_D \right) \left(\frac{A_{ref} \sin(\omega_{ref} t) - A_{car}}{A_{car}} \right) + \left(\tau R_{on,MOS} + \tau R_D \right) \left(1 - \frac{A_{ref} \sin(\omega_{ref} t) - A_{car}}{A_{car}} \right) \right] dt \quad (17)$$

۶. مقایسه‌ها



در این بخش، برای ارزیابی ویژگی‌های ساختار پیشنهادی، مقایسه‌ای بین آن و سایر ساختارهای مشابه موجود صورت می‌پذیرد. تمامی ساختارهای انتخابی برای مقایسه، مشابه ساختار پیشنهادی، تک منبعی بوده و ۷ سطح را در ولتاژ خروجی تولید می‌کنند. مقایسه‌ها، از دیدگاه‌های متعددی نظیر تعداد سطوح تولیدی، تعداد خازن‌ها، کلیدها و مدارهای راه‌انداز موردنیاز، تنش ولتاژ کل، بهره ولتاژ «ضریب افزایش ولتاژ»، تنش ولتاژ کل پریونیت‌شده و تابع هزینه صورت گرفته است. تابع هزینه‌ای که در این مقاله برای ارزیابی‌ها در نظر گرفته شده، مطابق رابطه (۲۷) است.

$$CF = N_{switch} + N_{driver} + N_{diode} + N_{capacitor} + TVS_{pu} \quad (27)$$

نتایج مقایسه‌ها و ویژگی‌های اساسی ساختار پیشنهادی و سایر ساختارهای انتخابی، به‌طور اجمالی در جدول (۷) نشان داده شده است. برای ارزیابی راحت و دقیق‌تر، نتایج مقایسات به‌صورت تصویری نیز در شکل‌های (۶-الف) الی (۶-د) آورده شده است.

جدول ۷. نتایج مقایسه‌ها و ویژگی‌های اساسی ساختار پیشنهادی و سایر ساختارهای مشابه ۷ سطحی

| ساختار | خازن‌ها | کلیدها | مدارات راه‌انداز | تنش ولتاژ کل بهره | تنش ولتاژ کل پریونیت | تابع هزینه |
|----------|---------|--------|------------------|-------------------|----------------------|------------|
| پیشنهادی | ۲ | ۸ | ۸ | ۱۸ | ۶ | ۲۶ |
| [۲۴] | ۳ | ۹ | ۸ | ۱۶ | ۱۰/۶۶ | ۳۰/۶۶ |
| [۲۵] | ۳ | ۹ | ۹ | ۸ | ۵/۳۳ | ۲۶/۳۳ |
| [۲۶] | ۵ | ۱۸ | ۱۸ | ۱۸ | ۰/۵ | ۷۷ |
| [۲۷] | ۲ | ۱۲ | ۱۱ | ۱۶ | ۵/۳۳ | ۳۰/۳۳ |
| [۲۸] | ۴ | ۱۰ | ۸ | ۱۱ | ۷/۳ | ۲۹/۳ |
| [۲۹] | ۳ | ۱۰ | ۱۰ | ۸ | ۵/۳۳ | ۲۸/۳ |
| [۳۰] | ۲ | ۱۶ | ۱۴ | ۱۶ | ۵/۳۳ | ۴۷/۳ |



شکل ۶. مقایسات بر اساس: الف) تعداد کلید ب) تعداد خازن ج) تنش ولتاژ پریونیت د) تابع هزینه

مطابق جدول (۶) و شکل (۶)، ساختار پیشنهادی و ساختارهای ارائه‌شده توسط آقای لی با استفاده از تنها ۲ خازن، بهره ولتاژ ۳ برابری را تولید می‌کنند، درحالی‌که سایر ساختارها، علی‌رغم استفاده از تعداد بیشتری خازن، بهره ولتاژی کمتری (نصف بهره ولتاژ ساختار پیشنهادی و یا حتی کمتر) را تولید می‌کنند [۲۷، ۳۰]. از جدول (۶) و شکل (۶-الف) مشاهده می‌شود که اینورتر پایه پیشنهادی نسبت به سایر ساختارها از تعداد کلیدها و مدارات راه‌انداز کمتری برای تولید ۷ سطح ولتاژ خروجی استفاده می‌کند. این امر منجر به کاهش اندازه، هزینه و تلفات مبدل می‌گردد. شکل (۶-ج) نشان می‌دهد که تنش ولتاژ کل پریونیت «نسبت تنش ولتاژ کل بر بیشینه ولتاژ خروجی» ساختار پیشنهادی در رتبه دوم «از لحاظ کمینه بودن» قرار دارد. از این دیدگاه، ساختارهای ارائه‌شده توسط آقایان لی و لیو وضعیت مناسب‌تری نسبت به ساختار پیشنهادی دارند [۲۵، ۲۷، ۲۹ و ۳۰].

تابع هزینه، جامع‌ترین پارامتر مقایسه است که پارامترهای دیگر نظیر تعداد ادوات، تنش ولتاژ کل و بهره ولتاژ را در خود جای داده است. بر اساس شکل (۶-د)، ساختار پیشنهادی دارای کمترین میزان تابع هزینه نسبت به سایر ساختارها است. بنابراین، در ارزیابی جامع انجام‌گرفته، ساختار پیشنهادی برتری محسوسی نسبت به سایر ساختارهای مشابه دارد.

۷. نتایج شبیه‌سازی

برای بررسی عملکرد اینورتر ۷ سطحی پایه پیشنهادی، شبیه‌سازی این ساختار در نرم‌افزار MATLAB/Simulink انجام شده است. از روش APOD-SPWM برای تولید پالس‌های کلیدزنی نیمه‌هادی‌ها استفاده شده است. پارامترهای شبیه‌سازی به همراه مقادیرشان در جدول (۸) آورده شده است.



جدول ۸. پارامترهای شبیه‌سازی

| پارامتر | مقدار |
|-------------------------|--------------------------|
| اندازه منبع ولتاژ ورودی | ۱۰۰ ولت |
| فرکانس کلیدزنی | ۵ کیلوهرتز |
| شاخص مدولاسیون | ۰/۹۵ |
| ظرفیت خازن‌ها | ۲۲۰۰ میکروفاراد |
| بار اهمی-سلفی | ۱۵۰ اهم - ۱۵۰ میلی هانری |

شکل موج‌های ولتاژ/جریان اینورتر پیشنهادی برای یک بار مقاومتی-سلفی « $150[\Omega]$ ، $150[mH]$ » در شکل (۷) نشان داده شده است. از این شکل مشاهده می‌شود که ساختار پیشنهادی به‌خوبی می‌تواند شکل موج ولتاژی با ۷ سطح (سطوح ± 100 ، ± 200 ، ± 300 ، ۰) و بیشینه ولتاژ ۳۰۰ ولت در خروجی خود تولید کند. با توجه به اینکه اندازه منبع ولتاژ ورودی برابر ۱۰۰ ولت است، بنابراین، بهره ولتاژ ساختار پیشنهادی برابر سه است که

¹ Cost Function (CF)

در پنج دوره کاری بعدی (بازه زمانی $[1/2 - 1/1]$ ثانیه) با شاخص مدولاسیون 0.95 کار می‌کند. مطابق شکل (۸)، در شاخص مدولاسیون 0.6 ، تعداد سطوح و بیشینه ولتاژ قابل‌تولید اینورتر پیشنهادی به ترتیب برابر ۵ سطح و ۲۰۰ ولت است. با افزایش شاخص مدولاسیون از 0.6 به 0.95 ، تعداد سطوح قابل‌تولید ساختار پیشنهادی از ۵ سطح به ۷ سطح و بیشینه ولتاژ آن از ۲۰۰ ولت به ۳۰۰ ولت افزایش می‌یابد. لازم به ذکر است که با تغییر میزان شاخص مدولاسیون، ولتاژ خازن‌ها تغییر قابل‌توجهی از خود نشان نمی‌دهند. به‌طور مشابه، کاهش میزان شاخص مدولاسیون نیز می‌تواند منجر به کاهش تعداد سطوح و بیشینه مقدار ولتاژ تولیدی خروجی نیز گردد.




شکل ۷. شکل موج ولتاژ و جریان خروجی اینورتر پایه پیشنهادی

به‌دلیل مقاومتی-سلفی بودن بار، جریان بار کاملاً سینوسی بوده و نسبت به شکل موج ولتاژ بار به‌اندازه $17/44$ درجه پس‌فاز می‌باشد. صحت این میزان اختلاف‌فاز از رابطه (۲۸) مورد تأیید قرار می‌گیرد:

$$\Delta\phi = \arctan(L\omega / R) = \arctan(47.124 / 150) = 17.44^\circ \quad (28)$$

شکل موج ولتاژ خازن‌های C_1 و C_2 در شکل (۸) نشان داده شده‌اند. مطابق شکل (۸)، ولتاژ هر دو خازن به‌طور طبیعی و بدون نیاز به راه‌کارهای کنترلی پیچیده یا مدارات متعادل‌سازی، در مقدار مطلوب 100 ولت که همان ولتاژ منبع ورودی است، تنظیم شده‌اند. با توجه به استفاده متعادل و یکسان از هر دو خازن، ریپل ولتاژ روی هر دو خازن یکسان و تقریباً برابر ۶ ولت، یعنی کمتر از ۶ درصد، است.




شکل ۸. شکل موج ولتاژ خازن‌های ساختار پایه پیشنهادی

در شکل (۹)، تأثیر تغییر آنی شاخص مدولاسیون «M» بر ولتاژ و جریان خروجی ساختار پایه پیشنهادی مورد ارزیابی قرار گرفته است. مطابق شکل (۹)، اینورتر پیشنهادی در پنج دوره کاری متوالی (بازه زمانی $[1 - 1/1]$ ثانیه) با شاخص مدولاسیون 0.6 و

شکل ۹. تأثیر تغییر شاخص مدولاسیون بر عملکرد اینورتر پایه پیشنهادی

عملکرد ساختار پیشنهادی در شرایط بارگذاری متفاوت نیز بررسی شده و نتایج در شکل (۱۰) ارائه شده است. در این شکل، ولتاژ خروجی و جریان بار اینورتر پیشنهادی در حالت (۱) بی‌باری (مدار باز)، (۲) بار مقاومتی-سلفی 150 اهم و 150 میلی‌هانری « $R=150[\Omega], L=150[mH]$ » و (۳) بار مقاومتی-سلفی 75 اهم و 150 میلی‌هانری « $R=75[\Omega], L=150[mH]$ » نشان داده شده است. مطابق شکل (۱۰)، در حالت بی‌باری (مدار باز)، جریان بار برابر صفر است و شکل موج ولتاژ ۷ سطحی با بیشینه مقدار 300 ولت در خروجی مبدل تولید می‌شود. با اعمال ناگهانی بار مقاومتی-سلفی 150 اهم و 150 میلی‌هانری بر مبدل، ولتاژ خروجی مبدل تغییر چندانی نمی‌کند، ولی جریانی با دامنه $1/83$ آمپر از بار عبور می‌کند.


ولتاژ روی نیمه‌های قدرتمند ساختار پایه پیشنهادی در شکل ۱۲ نشان داده شده است. از این شکل مشاهده می‌شود که تنش ولتاژ روی کلیدهای S_1 الی S_4 و Q_1 الی Q_4 به ترتیب برابر ۱۰۰ و ۳۰۰ ولت می‌باشند. بنابراین، صحت نتایج ارائه شده در جدول (۲) تأیید می‌گردد.



شکل ۱۲. تنش ولتاژ کلیدهای ساختار پایه پیشنهادی


در ساختار پایه پیشنهادی، کلیدهای S_1 ، S_4 ، Q_1 و Q_4 تنها در مسیر جریان بار قرار دارند. بنابراین، تنش جریان «بیشینه جریان عبوری» این نیمه‌هایها برابر بیشینه جریان بار « $I_{o,max}$ » است. اما، کلیدهای S_2 ، S_3 و دیودهای D_1 و D_2 به دلیل قرارگیری در مسیر شارژ خازن‌ها، دارای تنش جریان بالاتری نسبت به دیگر نیمه‌های موجود در ساختار پیشنهادی می‌باشند. شکل موج جریان تمامی نیمه‌هایها در شکل (۱۳) نمایش داده شده است. لازم به ذکر است که می‌توان از سلول‌های سلفی-دیودی برای محدودسازی جریان ناشی از شارژ خازن‌ها استفاده کرد.

بازده ساختار پایه پیشنهادی در نقاط کاری متفاوت در شکل (۱۴) نشان داده شده است. نتایج ارائه شده به ازاء توان خروجی ۲۸۷ وات تا ۸۲۰ وات «بار مقاومتی ۵۰ الی ۱۵۰ اهم» حاصل شده‌اند. مطابق شکل (۱۳)، بالاترین بازده ساختار پایه پیشنهادی برابر ۹۷/۲ درصد است که در توان خروجی ۲۸۷ وات رخ می‌دهد. میزان تلفات کل مبدل در این توان، برابر ۹/۶۲ وات است. از شکل (۱۴) مشاهده می‌شود که در توان‌های بالا، بازده ساختار پایه پیشنهادی کاهش نسبی دارد. سهم انواع قطعات مبدل پیشنهادی از تلفات کل در شکل (۱۵) نشان داده شده است. از این شکل مشاهده می‌شود که دیودها بیشترین سهم «۵۳٪» و کلیدهای قدرت کمترین سهم «۱۷٪» از تلفات کل مبدل پیشنهادی را دارند. بخش باقی‌مانده که حدود ۳۰ درصد است، متعلق به خازن‌های ساختار پیشنهادی می‌باشد. بنابراین، تلفات ناشی از ریبیل ولتاژ خازن‌ها منجر به افزایش چشمگیر سهم این ادوات از اتلاف انرژی کل می‌گردد. با طراحی مناسب خازن‌ها و انتخاب بهینه ظرفیت خازن‌ها، می‌توان ریبیل ولتاژ روی این عناصر و در نتیجه تلفات ناشی از آن را بشدت بهبود بخشید.




شکل ۱۰. تأثیر بارگذاری متفاوت بر عملکرد مبدل پیشنهادی پایه

با کاهش آنی ۵۰ درصدی بخش مقاومتی بار از ۱۵۰ اهم به ۷۵ اهم، ولتاژ خروجی مبدل تغییر آنچنانی نمی‌کند، ولی دامنه جریان بار از ۱/۸۳ آمپر به ۳/۳ آمپر افزایش می‌یابد. بنابراین، اینورتر پیشنهادی قادر است تا به خوبی ولتاژ مطلوب را علی‌رغم تغییرات بار، در خروجی خود تولید کند. شکل (۱۱) طیف هارمونیک ولتاژ خروجی ساختار پایه پیشنهادی را نشان می‌دهد که از شبیه‌سازی‌ها استخراج شده است. محور عمودی، دامنه هارمونیک‌ها و محور افقی، مرتبه هارمونیک‌ها را نشان می‌دهد. در این شکل، دامنه هارمونیک مرتبه اول ۱۰۰ درصد است (که در بخش پایین شکل نشان داده شده است) و دامنه سایر هارمونیک‌ها بصورت ضریبی از دامنه هارمونیک اصلی نشان داده شده است. مطابق این شکل، دامنه تمامی هارمونیک‌ها به کمتر از یک درصد دامنه مولفه اصلی محدود شده است. با توجه کوچک بودن دامنه سایر هارمونیک‌ها، برای مشاهده بهتر، تنها بازه ۰ تا ۱ درصد محور عمودی نمایش داده شده است.



شکل ۱۱. طیف هارمونیک ولتاژ خروجی ساختار پایه پیشنهادی

به دلیل استفاده از روش کلیدزنی APOD-PWM، میزان اعوجاج هارمونیک کل «THD» ولتاژ خروجی بسیار پایین و در حدود ۰/۸۶ درصد است. کیفیت بسیار بالای شکل موج ولتاژ خروجی اینورتر پیشنهادی می‌تواند به حذف یا کاهش ابعاد فیلتر خروجی منجر شده و به کاهش اندازه و هزینه مبدل کمک شایانی کند. لازم به ذکر است که در محاسبه THD ولتاژ خروجی، ۶۳ هارمونیک اول این شکل موج مدنظر قرار گرفته است. شکل موج




شکل ۱۳. جریان عبوری از نیمه‌های‌های ساختار پایه پیشنهادی (الف I_{Q1} ، ب I_{Q2} ، ج I_{Q3} ، د I_{Q4} ، ه I_{S1} ، و I_{S2} ، ز I_{S3} ، ح I_{S4} ، ط I_{D1} ، ی I_{D2}).


دارای مقاومت حالت هدایت بسیار کمتری نسبت به نیمه‌های‌های متداول می‌باشند، تلفات روی این قطعات را بشدت کاهش و بازده کل مبدل را افزایش داد.

۸. نتایج عملی


برای تأیید صحت عملکرد ساختار پایه پیشنهادی، نمونه آزمایشگاهی آن مطابق شکل (۱۶) به صورت عملی ساخته شده است.



شکل ۱۶. نمونه آزمایشگاهی ساختار پیشنهادی ۷-سطحی



شکل ۱۴. منحنی بازده - توان خروجی ساختار پایه پیشنهادی




شکل ۱۵. توزیع تلفات بین عناصر مختلف ساختار پیشنهادی

لازم به ذکر است که می‌توان با جایگزین‌سازی نیمه‌های‌های معمول با نیمه‌های‌های سیلیکون-کارباید^۱ یا گالیوم-نیتراید^۲ که

^۲ Gallium nitride (GaN)



^۱ Silicon carbide (SiC)

پیشنهادی در حالت بی‌باری دارای بیشینه ولتاژ ۱۵۰ ولت است. بلافاصله پس از اتصال بار، با کوچک‌ترین افت ولتاژ ممکن که ناشی از مقاومت‌های پارازیتی و افت ولتاژ عناصر مبدل است، جریان بار از آن جاری می‌شود. شکل (۱۸)، عملکرد صحیح و پاسخ‌گویی مناسب ساختار پیشنهادی حین تغییرات آنی بار را نشان می‌دهد.



شکل ۱۸. پاسخ مبدل پیشنهادی به تغییر دینامیکی بار

شکل (۱۹) جریان و ولتاژ خازن‌های C_1 و C_2 را نشان می‌دهد. مطابق این شکل، ولتاژ خازن‌های C_1 و C_2 تقریباً روی ۴۸/۵ ولت تثبیت شده است. همچنین، ریپل ولتاژ دو سر هر یک از این خازن‌ها تقریباً برابر ۴ ولت «یا ۸ درصد» است که با استانداردهای IEEE مطابقت دارد. بیشینه جریان عبوری از خازن‌های C_1 و C_2 نیز به ترتیب ۳/۶ و ۳/۵ آمپر می‌باشند.



(ب)


شکل ۱۹. جریان و ولتاژ خازن‌های (الف) C_1 و (ب) C_2

مطابق شکل (۱۶)، در نمونه آزمایشگاهی، از یک منبع DC ۳۰ ولت ۵ آمپر با قابلیت ردیابی دوگانه استفاده شده است. با قرار دادن وضعیت منبع در حالت سری، ولتاژ ورودی روی ۵۰ ولت تنظیم شده است. پارامترهای نمونه آزمایشگاهی با جزئیات بیشتر در جدول (۹) ارائه شده است.

جدول ۹. پارامترهای نمونه آزمایشگاهی

| پارامتر | مقدار |
|----------------------|---|
| منبع ورودی | ۵۰ ولت |
| فرکانس کلیدزنی | ۱۵ کیلو هرتز |
| ماسفت‌ها | IRFP260NPbF, ($R_{DS}=0.04[\Omega]$) |
| دیود | DSEP29-06A ($V_{FD}=0.91[V]$, $R_D=0.094[\Omega]$) |
| تراشه مدار راه‌انداز | TLP-250 |
| ظرفیت خازن | ۲۲۰۰ میکروفاراد |
| میکروکنترلر | ATmega32 |
| بار | ۱۰۰ اهم - ۶۰ میلی هانری |


شکل (۱۷) ولتاژ و جریان خروجی ساختار پایه پیشنهادی را برای بار اهمی-سلفی ۱۰۰ اهم و ۶۰ میلی‌هانری، نشان می‌دهد. مطابق شکل (۱۷)، ولتاژ خروجی متشکل از ۷ سطح «۳ سطح مثبت، ۳ سطح صفر و ۳ سطح منفی» با پله‌های ۴۸ ولتیست. بیشینه ولتاژ خروجی مبدل پیشنهادی برابر ۱۴۴ ولت است که با در نظر گرفتن تلفات عناصر نیمه‌هادی، بهره ۳ برابری ساختار پیشنهادی مطابق جدول (۱) تأیید می‌گردد. بیشینه جریان بار نیز تقریباً برابر ۱/۳ آمپر است. اختلاف زاویه فاز ۱۰/۷ درجه‌ای میان شکل موج‌های ولتاژ و جریان بار، قابلیت ساختار پایه پیشنهادی در تغذیه بارهای اهمی-سلفی را مورد تأیید قرار می‌دهد. توان خروجی و فرکانس ولتاژ خروجی نمونه آزمایشگاهی ساختار پیشنهادی به ترتیب تقریباً برابر ۱۹۰ وات و ۵۰ هرتز است.




شکل ۱۷. ولتاژ و جریان خروجی ساختار پایه پیشنهادی در حالت تغذیه بار اهمی-سلفی ۱۰۰ اهم و ۶۰ میلی‌هانری

پاسخ دینامیکی ساختار پیشنهادی حین تغییر آنی بار خروجی در شکل (۱۸) نشان داده شده است. مشاهده می‌شود که ساختار پایه

تقریباً برابر ۱۵۰ ولت «۳ برابر منبع ورودی» است. نتایج آزمایشگاهی، صحت اطلاعات تئوری ارائه شده در جدول (۳) را تأیید می‌کنند.




(ب)




(د)

شکل (۲۰) ولتاژ روی کلیدهای ساختار پایه پیشنهادی را نشان می‌دهد. مطابق شکل (۲۰)، تنش ولتاژ کلیدهای « S_1-S_4 » تقریباً برابر ۵۰ ولت «منبع ورودی» و تنش ولتاژ کلیدهای « Q_1-Q_4 »



(الف)



(ج)

شکل ۲۰. ولتاژ کلیدهای ساختار پیشنهادی (الف) S_1 و S_2 (ب) S_3 و S_4 (ج) Q_1 و Q_2 (د) Q_3 و Q_4

۹. نتیجه‌گیری

در این مقاله، ساختار پایه هفت سطحی جدیدی برای اینورترهای چندسطحی مبتنی بر کلیدزنی-خازنی پیشنهاد شده است که با استفاده از تعداد قطعات کاهش‌یافته، قادر است تا بهره ولتاژ بالای سه برابری را فراهم کند. امکان دستیابی به تعداد سطوح و بهره ولتاژ بالاتر، از طریق اتصال آبشاری ساختارهای پایه و انتخاب اندازه مناسب ولتاژ منابع ورودی، در ساختار توسعه‌یافته پیشنهادی بررسی و این قابلیت اثبات شده است. اینورتر پیشنهادی قادر است تا هر نوع باری با هر ضریب توانی «از صفر تا یک» را به خوبی تغذیه کند. عملکرد اینورتر پیشنهادی تحت بارگذاری‌های مختلف نیز ارزیابی شده و عملکرد دینامیکی سریع و صحیح ساختار پیشنهادی از طریق تحلیل‌های شبیه‌سازی مورد تأیید قرار گرفته است. راهبرد کنترلی ساده، متعادل‌سازی طبیعی ولتاژ خازن‌ها «بدون نیاز به راه‌کارهای کنترلی پیچیده یا مدارات اضافی»، ریبیل ولتاژ پایین روی خازن‌ها، بهره‌گیری از تعداد ادوات کمتر نسبت به سایر ساختارهای مشابه موجود، محتوای هارمونیک کل پایین و کیفیت بالای شکل موج ولتاژ خروجی و نیز عملکرد مناسب در تغییرات دینامیکی بار، از دیگر مزایای مهم اینورتر پیشنهادی است. عملکرد صحیح اینورتر ۷ سطحی پیشنهادی از طریق تحلیل‌های شبیه‌سازی انجام‌گرفته در محیط نرم‌افزار MATLAB/Simulink و همچنین نتایج آزمایشگاهی مورد تأیید قرار گرفته است.

۱۰. مراجع

- [1] Roy, T.; Sadhu, P. K. "A Step-Up Multilevel Inverter Topology Using Novel Switched Capacitor Converters with Reduced Components"; IEEE Trans. Ind. Electron. 2020, 68, 1, 236-247.
- [2] Karimi, M.; Kargar, P.; Varesi, K.; Padmanaban, S. "An Enhanced Power Quality Single-Source Large Step-Up Switched-Capacitor Based Multi-Level Inverter Configuration with Natural Voltage Balancing of Capacitors"; Book Title: Design and Development of Efficient Energy Systems, Wiley, 2021, 307-338.
- [3] Hosseini, S. H.; Varesi, K.; Ardashir, J. F.; Gandomi, A. A.; Saeidabadi, S. "An Attempt to Improve Output Voltage Quality of Developed Multi-Level Inverter Topology by Increasing the Number of Levels"; Ninth Int. Conf. on Electrical and Electronics Engineering 2015, 665-669.
- [4] Vijeh, M.; Rezanejad, M.; Samadaei, E.; Bertilsson, K. "A General Review of Multilevel Inverters based on Main Submodules: Structural Point of View"; IEEE Trans. Power Electron. 2019, 34, 9479-9502.
- [5] Deliri, S.; Varesi, K.; Siwakoti, Y. P.; Blaabjerg, F. "A Boost Type Switched-Capacitor Multi-Level Inverter for Renewable Energy Sources with Self-Voltage Balancing of Capacitors"; Int. J. Energy Res. 2021, 45, 15217-15230.
- [6] Varesi, K.; Karimi, M.; Kargar, P. "A New Cascaded 35-Level Inverter with Reduced Switch Count"; Iranian Conf. on Renewable Energy & Distributed Generation 2019, 1-5.
- [7] Karimi, M.; Kargar, P.; Varesi, K. "A Novel Sub-Multilevel Cell (SMC) with Increased Ratio of Number of Levels to Number of Sources and Switches"; Iranian Conf. on Renewable Energy & Distributed Generation 2019, 1-6.

- [20] Deliri, S.; Varesi, K.; Siwakoti, Y. P.; Blaabjerg, F. "Generalized Diamond-Type Single DC-Source Switched-Capacitor Based Multilevel Inverter with Step-Up and Natural Voltage Balancing Capabilities"; IET Power Electron. 2021, 14, 1208-1218.
- [21] Kargar, P.; Karimi, M.; Varesi, K.; "A Novel Boost Switched-Capacitor Based Multi-Level Inverter Structure"; 11th Power Electronics, Drive Systems, and Technologies Conf. 2020, 1-6.
- [22] Karimi, M.; Kargar, P.; Varesi, K.; "A Novel High-Gain Switched-Capacitor Based 11-Level Inverter Topology"; Int. Power System Conf. 2019, 404-409.
- [23] Karimi, M.; Kargar, P.; Varesi, K.; Lee, S. S.; "A 21-Level Boost Inverter with Limited Inrush-Current of Capacitors Suitable for AC Microgrids"; 11th Smart Grid Conf. 2021, 1-5.
- [24] Zeng, J.; Lin, W.; Liu, J. "Switched-Capacitor-Based Active-Neutral-Point-Clamped Seven-Level Inverter with Natural Balance and Boost Ability"; IEEE Access 2019, 7, 126889-126896.
- [25] Lee, S. S.; Lim, C. S.; Siwakoti, Y. P.; Lee, K.-B. "Hybrid 7-Level Boost Active-Neutral-Point-Clamped (H-7L-BANPC) Inverter"; IEEE Trans. Circuits Syst. II: Exp. Briefs 2019, 67, 2044-2048.
- [26] Sheng W.; Ge, Q. "A Novel Seven-Level ANPC Converter Topology and Its Commutating Strategies"; IEEE Trans. Power Electron. 2017, 33, 7496-7509.
- [27] Lee, S. S.; Lee, K. B. "Dual-T-Type Seven-Level Boost Active-Neutral-Point-Clamped Inverter"; IEEE Trans. Power Electron. 2019, 34, 6031-6035.
- [28] Siddique, M. D.; Mekhilef, S.; Shah, N. M.; Ali, J. S. M.; Blaabjerg, F. "A New Switched Capacitor 7L Inverter with Triple Voltage Gain and Low Voltage Stress"; IEEE Trans. Circuits Syst. II: Exp. Briefs 2019, 67, 1294-1298.
- [29] Liu, J.; Zhu, X.; Zeng, J. "A Seven-Level Inverter with Self-Balancing and Low-Voltage Stress"; IEEE J. Emerg. Sel. Top. Power Electron. 2018, 8, 685-696.
- [30] Lee, S. S. "A Single-Phase Single-Source 7-Level Inverter with Triple Voltage Boosting Gain"; IEEE Access 2018, 6, 30005-30011.
- [31] Karimi, M.; Kargar, P.; Varesi, K. "An Extendable Asymmetric Boost Multi-Level Inverter with Self-Balanced Capacitors"; Int. J. Circuit Theory Appl. (In Press).
- [32] Karimi, M.; Kargar, P.; Varesi, K.; Padmanaban, S. "Power Quality Improvement by A Double-Source Multilevel Inverter with Reduced Device and Standing Voltage on Switches"; Book Title: Power Quality in Modern Power Systems: Elsevier, 2021, 245-282.
- [8] Shi, S.; Wang, X.; Zheng, S.; Zhang, Y.; Lu, D. "A New Diode-Clamped Multilevel Inverter with Balance Voltages of DC Capacitors"; IEEE Trans. Energy Convers. 2018, 33, 4, 2220-2228.
- [9] Perez, M. A.; Bernet, S.; Rodriguez, J.; Kouro, S.; Lizana, R. "Circuit Topologies, Modeling, Control Schemes, and Applications of Modular Multilevel Converters"; IEEE Trans. Power Electron. 2015, 30, 4-17.
- [10] Gandomi, A. A.; Saaidabadi, S.; Hosseini, S. H.; "A High Step Up Flying Capacitor Inverter with the Voltage Balancing Control Method"; The 8th Power Electronics, Drive Systems & Technologies Conf. 2017, 55-60.
- [11] Dargahi, V.; Sadigh, A. K.; Abarzadeh, M.; Eskandari, S.; Corzine, K. A. "A New Family of Modular Multilevel Converter Based on Modified Flying-Capacitor Multicell Converters"; IEEE Trans. Power Electron. 2014, 30, 138-147.
- [12] Alishah, R. S.; Hosseini, S. H.; Babaei, E.; Sabahi, M.; "A New General Multilevel Converter Topology Based On Cascaded Connection of Submultilevel Units With Reduced Switching Components, DC Sources, and Blocked Voltage by Switches"; IEEE Trans. Ind. Electron. 2016, 63, 11, 7157-7164.
- [13] Babaei, E.; Aliu, S.; Laali, S. "A New General Topology for Cascaded Multilevel Inverters with Reduced Number of Components Based on Developed H-Bridge"; IEEE Trans. Ind. Electron. 2013, 61, 3932-3939.
- [14] Alishah, R. S.; Hosseini, S. H.; Babaei, E.; Sabahi, M.; Gharehpetian, G. B. "New High Step-Up Multilevel Converter Topology with Self-Voltage Balancing Ability and Its Optimization Analysis"; IEEE Trans. Ind. Electron. 2017, 64, 7060-7070.
- [15] Babaei E.; Gowgani, S. S.; "Hybrid Multilevel Inverter Using Switched Capacitor Units"; IEEE Trans. Ind. Electron. 2013, 61, 9, 4614-4621.
- [16] Barzegarkhoo, R.; Moradzadeh, M.; Zamiri, E.; Kojabadi, H. M.; Blaabjerg, F. "A New Boost Switched-Capacitor Multilevel Converter with Reduced Circuit Devices"; IEEE Trans. Power Electron. 2017, 33, 6738-6754.
- [17] Karimi, M.; Kargar, P.; Varesi, K. "Two Novel Switched-Capacitor Based Multi-Level Inverter Topologies"; Int. Power System Conf. (PSC) 2019, 391-396.
- [18] Roy, T.; Sadhu, P. K.; Dasgupta, A. "Cross-Switched Multilevel Inverter Using Novel Switched Capacitor Converters"; IEEE Trans. Ind. Electron. 2019, 66, 8521-8532.
- [19] Ye, Y.; Cheng, K. W. E.; Liu, J.; Ding, K. "A Step-Up Switched-Capacitor Multilevel Inverter with Self-Voltage Balancing"; IEEE Trans. Ind. Electron. 2014, 61, 6672-6680.

