رابطه جدید محاسبه مقاومت بدنه در ترانزیستورهای PD SOI MOSFET در مقیاس نانومتر

آرش دقیقی ^(۱) – اعظم عسکریخشویی ^(۲) (۱) گروه برق – دانشکده فنی، دانشگاه شهرکرد (۲) مرکز آموزش عالی علمی کاربردی تیران و کرون

خلاصه: در این مقاله یک مدل جدید غیرخطی برای بهبود محاسبه مقاومت بدنه ترانزیستورهای PD SOI در مقیاس ۴۵ نانومتر ارائـه مـی گـردد. این مدل بر پایه شبیهسازیهای سه بعدی سیگنال کوچک ارزیابی میشود. در این مقاله فاکتورهای مشخص کننده مقاومت بدنه در ترانزیـستورهای نانومتر، با استفاده از قابلیت شبیهسازی سه بعدی نرمافزار ISE-TCAD نشان داده میشود و سپس با استفاده از مـدل پتانـسیل سـطح، رابطـهای ریاضی برای محاسبه مقاومت بدنه بر حسب متغییرهای پتانسیل بدنه و عرض افزاره، بیان میگردد. در نهایت نتایج شبیهسازی سه بعدی نرمافزاری و رابطه ریاضی به دست آمده با آخرین نتایج بدست آمده مورد مقایسه قرار میگیرد. مقایسه نتایج، بهبود رابطه ریاضی ارائه شده را نشان میدهد.

كلمات كليدى: PD SOI، PSP SOI، يقاومت بدنه، پتانسيل بدنه، نانومتر.

۱– مقدمه:

ترانزیــستورهای ســیلیکون روی عـایق (SOI) در مقایــسه بـا ترانزیستورهای Bulk مزیتهای عمدهای از خود نشان میدهند که استفاده از آنها را برای مقاصد عملی تحت شرایط سخت کاری بسیار مطلوب می سازد. از جمله مزیت های این ترانزیستورها می توان به کاهش مولفه جریانهای نشتی، کاهش خازنهای پیوندی، بهبود اثرات کانال کوتاه، ایزوله بودن ترانزیستور، کاهش نویز پذیری و حذف اثر قفل شدگی را نام برد. به دلیل اینکه این ترانزیستورها ۲۰٪ تا ۳۵٪ بهبود عملکردی در مقایسه با ترانزیستورهای Bulk را از خود نشان میدهند، بسیاری از شرکتهای بزرگ برای ساخت مدارات مجتمع از این ترانزیستورها استفاده مینمایند. صنعت مدارات مجتمع با کوچک شدن مستمر سایز افزارهها در آینده به پیش میرود و تکنولوژی SOI شروع به پیشروی های بعدی مقیاس گذاری CMOS کرده است. تراشههای PD SOI، یک نوع از ترانزیستورهای SOI ذکر شده هستند که زیر لایه یا بستر در زیر این لایه عایق (اکسید سیلیکون) واقع شده است. در این نوع ترانزیستور، پوسته سیلیکون که بین لایه عایق و اکسید گیت میباشد، بـصورت نـاقص تخلیـه شـده اسـت [۱–۳]. ایـن خاصیت به وجود آمده کاربرد و خواص این نوع ترانزیستور را از انواع دیگر SOI متمایز می کند.

از طرف دیگر، جریان حاملها در کانال ترانزیستور باعث ایجاد پدیده یونیزاسیون برخوردی شده که نهایتاً جریان حفرهها را در بدنه ترانزیستور ایجاد مینماید [۵، ۱۱]. حاملهای در حال حرکت در بدنه این قطعه، مقاومتی را در سر راه حرکت خود احساس میکنند. این مقاومت، مقاومت بدنه ترانزیستور میباشد. مقاومت بدنه به ابعاد ترانزیستور، طول کانال و ولتاژ نقطه کار آن مربوط میشود و با هر کدام از پارامترهای فوق قابل تغییر است. با کوچک شدن ابعاد ترانزیستور به حدود چندین نانومتر، بررسی اثر این مقاومت و معادلات ترانزیستور به حدود چندین نانومتر، بررسی اثر این مقاومت و معادلات ترانزیستور به حدود چندین نانومتر، بررسی اثر این مقاومت و معادلات ترانزیستور به حدود چندین نانومتر، بررسی اثر این مقاومت و معادلات ترانزیستور به حدود چندین نانومتر، بررسی اثر این مقاومت و معادلات ترانزیستور های کاری ترانزیستور اهمیت خاصی پیدا میکند ترانزیستورهای العمینانی از تغییر مقاومت بدنه ترانزیستورهای Energy Balance در ابعاد نانو بدست میآید [۶- ۹، ۱۱]. اهمیت مقاومت بدنه در ترانزیستورهای با ابعاد نانومتر، باعث میشود که برای یافتن وابستگی مشخصههای افزاره با عوامل تاثیرگذاری چون عرض افراره (۷) و پتانسیل بدنه (V) نیاز به مدلی متراکم احساس شود.

۲- معرفی برخی خواص ترانزیستور PD SOI

افزارههای SOI MOSFET به دو دسته اصلی تقسیم می شوند: افزارههایی که لایه سیلیکون در ناحیه کانال آنها به صورت کامل تخلیه

Journal of Electronics and Power Engineering – Vol.1 –No.3- Summer 2009

نمی گردد (PD) و افزارههایی که لایه سیلیکان در ناحیه کانال آن، به صورت کامل تخلیه می گردد (FD). در افزارههای PD SOI، بدنه سیلیکونی باید به اندازه کافی ضخیم باشد تا ناحیه تهی شده در کانال به سطح مشترک بدنه و BOX گسترش نیابد. از اینرو ضخامت لایه سیلیکان، t_{si}، در آنها باید از دو برابر مقدار X_{dmax} (عمق ناحیه تخلیه) بزرگتر باشد.

$$X_{dmax} = \sqrt{\frac{4\varepsilon_{si}\phi_{F}}{qN_{a}}}$$
(1)

در این حالت، هیچ بر هم کنشی بین نواحی تخلیه ناشی از گیت جلو و پشت، در زیر فصلهای مشترک جلو و پشت، وجود نداشته و یک ناحیه خنثی، در زیر نواحی تخلیه بوجود میآید. این ناحیه خنثی را بدنه مىنامند. اگر بدنه، توسط اتصال بدنه به زمين وصل گردد، مشخصههای افزاره PD SOI، دقیقاً همان مشخصههای افزاره BULK میباشد. اگر بدنه، به صورت الکتریکی شناور، رها گردد، اثراتی که تحت عنوان اثرات بدنه – شناور نامیده شده، ظاهر گردیده که موجب تاثیر بر مشخصههای افزاره PD SOI می گردد. از جمله این اثرات، مى توان به اثر كينك، اشاره كرد. زمانى كه ولتاژ درين به اندازه كافى افزایش می یابد، الکترون ها در ناحیه کانال، انرژی کافی را در ناحیه میدان الکتریکی قوی به ویژه در نزدیک درین به دست آورده و با برخورد با اتمهای شبکه سیلیکون، موجب تولید زوج الکترون- حفره مى شوند. اين مكانيسم برخورد و توليد زوج الكترون حفره، مكانيسم یونیزاسیون برخوردی نام دارد. الکترونهای تولید شده ناشی از این مکانیسم، به سرعت جذب درین شده و حفرهها (حاملهای اکثریت در بدنه نوع P)، به سمت مکانی در بدنه با پایین ترین پتانسیل حرکت مىكنند. اين مكان بدنه شناور نام دارد. تزريق حفرهاى به داخل ناحيه بدنه شناور، موجب می شود که دیود pn ناشی از پیوند بدنه- سورس به صورت مستقیم بایاس گردد. به این ترتیب بدنه شناور افزاره دارای پتانسیل مثبت می شود. در مجموع می توان گفت که حضور ترانزیستور دو قطبی npn پارازیتی با بیس باز بین سورس و درین، بر مشخصههای افزاره تاثير مي گذارد.

شکل (۱) اثر کینک را در نمودار مشخصه I_{DS}-V_{DS} از یک ترانزیستور PD SOI بدنه شناور نشان میدهد. همان طور که مشاهده میشود این اثر با حضور یک انحنا در مشخصههای خروجی افزارههای PD SOI، نمایان میگردد.



I_{DS}-V_{DS} یک ترانزیستور PD SOI

محبوبیت افزارههای PD به علت عدم وابستگی ولتاژ آستانه آنها، به ضخامت لایه سیلیکون و بارهای موجود در اکسید سیلیکون، می،باشد. اثر زیانآور کینک که وابسته به افزارههای PD SOI است، موجب افزایش جریان افزاره می گردد که این افزایش جریان با افزایش سرعت عملکرد مدار، یک مزیت برای SOI ایجاد می کند[۱۳،۱۲]. از جمله دیگر اثرات بدنه شناور در ترانزیستورهای SOI می توان به وابستگی مشخصه افزاره به جریان گیت اشاره کرد که این اثر در شرایطی که ضخامت اکسید گیت بسیار کم است، رخ می دهد و در این حالت جریانهای تونلی بین گیت و بدنه ظاهر می گردد. این اثرات موجود در افزارههای SOI با استفاده از اتصال بدنه قابل جبران می باشند.

۳- طراحی ساختار ترانزیستور نیمه تخلیه در مقیاس ۴۵nm

از آنجا که صنعت مدارات مجتمع با کوچک شدن مستمر مشخصه سایز افزارهها به پیش میرود، مقیاس گذاری ابعاد فیزیکی افزاره از نظر طولی و عرضی به تراکم بالاتر بستهبندی و کاهش هزینه ساختار یک افزاره خوب منجر میشود. لذا نیاز به یک نرمافزار مناسب و بسیار دقیق برای شبیهسازی و تحلیل ساختار افزارههای در حد نانومتر احساس میشود [۱۴]. نرمافزار مورداستفاده در این شبیهسازی نرمافزار ISE TCAD میباشد که نرمافزاری بسیار قوی برای طراحی قطعات الکترونیکی و نیمههادیها در صنعت VLSI است.

هدف، طراحی ساختار افزاره PD SOI در مقیاس ۴۵ nm است که بنا به اصول فیزیکی و رعایت قواعد ITRS به طراحی و انتخاب قطعات تشکیل دهنده آن میپردازیم. هر ترانزیستور PD SOI از پنج بخش اساسی بستر یا زیر لایه، اکسیدمدفون یا BOX، بدنه، پلی سیلیکون گیت و قسمت گیت تشکیل شده است. مقطع عرضی افزاره آزمایشی PD SOI در مقیاس ۳۵ طراحی شده در شکل (۲) نمایش داده شده است.



شکل (۲): نمایش مقطع عرضی یک افزاره PD SOI

باید توجه داشت که انتخاب نوع و اندازه قسمت بدنه برای عملکرد افزاره بسیار مهم میباشد. زیرا نواحی عمکرد افزاره نظیر سورس و درین و کانال در این ناحیه واقع شدهاند. پس ضخامت بدنه یا t_{si} باید به دقت و بر اساس معیارهای بسیار دقیق عملی انتخاب شود. همان طور که قبلا ذکر گردید، در طراحی ساختار افزاره های PD SOI بدنه سیلیکونی باید به اندازه کافی ضخیم انتخاب گردد تا ناحیه تخلیه شده در کانال به سطح مشترک بدنه واکسیدمدفون گسترش نیابد که معمولا t_{si} بیش از دو برابر عمق ناحیه تخلیه کانال اختیار میشود. بـر اساس X_{dmax} محاسبه شده، ضخامت بدنه در افزاره مورد مطالعه حدود nm اختیار می شود. توجه شود که غلظت ناخالصی قسمت بدنه بیشتر از ناخالصی نوع P اختیار شده برای قسمت بستر و کمتر از ناخالصی نوع n در قسمتهای سورس و درین اختیار می شود. در نظر گرفتن دو پروفایل متقارن و زاویهدار halo درطراحی افزاره PD SOI در مقياس nm ۴۵ nm ضرورى مىباشد. پروفايل خطى كاشت ناخالصى halo برای از بین بردن جریانهای ناخالصی در زیر سورس و درین، حذف اثر سوراخشدگی و همچنین جلوگیری از اثرات تونلی باند به باند از نوع ناخالصي بدنه تعريف مي شود.

سپس قسمتهای دیگر افزاره نظیر گیت و پلیگیت، بـستر و اکـسید مدفون به قسمت بدنه اضافه میشود.

حال می توان مشخصه های خروجی گوناگون این طراحی نظیر منحنیهای I_{DS} -V_{GS} ا I_{DS} -V_{DS} او I_{DS} -V_{DS} [17] را مشاهده کرد. از مشخصه I_{DS} -V_{GS} می توان ولتاژ آستانه به دست آورد. درطول شبیه سازی افزاره به علت عدم تطابق V_{th} موجود، با استانداردهای ITRS یک پروفایل خطی جدید در ناحیه ای همسان با طول موثر کانال، از جنس ناخالصی نوع P اختیار می گردد. با تنظیم آن، ولتاژ آستانه موردنظر در حدود ۲۵۷/۲ می گردد.

منحنی مشخصه I_{DS}-V_{DS} افزاره PD SOI در مقیاس ۳۵ ۴۵ میزان I_{on} برای نمونه ساخته شده را بدست می دهد. Ion به دست آمده حدود ۶۰۰ µA می باشد. این میزان I_{on} برای افزاره ۳۵ mm با ولتاژ آستانه ۷/۲۵۷ مناسب می باشد.

میباشد که مشخصه مهم دیگر LogI_{DS}-V_{GS} میباشد که مشخصه مهم Ioff میباشد که مشخصه مهم Ioff ترانزیستور را به دست میدهد. علاوه بر این از روی آن میتوان شیب زیرآستانه ترانزیستور را به دست آورد. Ioff بهدست آمده برای افزاره

حدود ۸ n ۸ است که این میزان برای افـزاره ۴۵ nm مقـداری ایـدهآل محسوب میشود.

PD بررسی عوامل تاثیر گذار بر مقاومت بدنه ترانزیستور PD - بررسی عوامل تاثیر گذار بر مقاومت بدنه ترانزیستور SOI با استفاده از مدل متراکم پتانسیل سطح (PSP)

مدل متراکم پتانسیل سطح، مطابق چارچوب آخرین استانداردهای مدل PSP SOI ترانزیستورهای bulk فرمول بندی شده است. PSP SOI علاوه بر خصوصیات فرمول بندی اساسی فیزیکی و مقیاس پذیری PSP، اثرات مخصوص به SOI را به وسیله توانایی شبیهسازی بدنه شناور، جریانها و ظرفیتهای خازنی پارازیتی بدنه دارا می باشد [۱۷– ۱۹]. PSP SOI الگوریتم تکرارشوندهای برای محاسبات پتانسیل سطح مورداستفاده در PSP و برای بایاس مستقیم پیوندهای سورس- درین که می تواند در افزارههای SOI با بدنه شناور قابل قبول باشد، ارائه می کند. این مدل همچنین فرمول های اساسی فیزیک و توضیحات می کند. این مدل همچنین فرمول های اساسی فیزیک و توضیحات می آیند، ارائه می کند [۱۶،۱۵]. مدل جدید SOI بوسیله دادههای مناسب اندازه گیری شده از افزارههای SOI باین طرحهای PSP دست می آیند، ارائه می کند از این مدل می مداز مدل جدید SOI بوسیله دادههای وصیف شده است. نتایج شبیهسازی برای نشان دادن خصوصیات ویژه و همگرایی مدل استفاده شده ارائه شدهاند.

شکل (۳) دیاگرام مدل معادل PSP SOI را نشان میدهد. برای ساختار بدنه شناور چهار گره خارجی سورس (S)، درین (D)، گیت (G) و زیرلایه (E) در نظر گرفته شده است. برای شبیهسازی DC، پتانسیل بدنه (E) به وسیله بالانس جریانهای بدنه از نشتی پیوندهای سورس و درین (تولید باز ترکیب)، جریان یونیزاسیون ضربهای، جریان گیت القاشونده نشتی درین/ سورس GIDL/GISL و جریان تونلی گیت به بدنه که بین گیت و بدنه جاری می باشد، معین میشود.

ریت به بدنه که بین کیت و بدنه جاری می باسد، معین می سود. برای شبیه سازی های حالت گذاری ac، علاوه بر جریان های DC بدنـه، V_{BS}، به وسیله کوپلینگ خازنی بدنه بـه ترمینالهای دریـن، سورس، گیت و زیر لایه تاثیر گرفته است. گره خارجی اتـصال بدنـه (BC) همان گونه که در تصویر (۳) نمایش داده شده، از طریق مسیر مقاومتی R_B که مقاومت بدنه می باشد به گره داخلی بدنـه (B) متـصل شـده است. بر طبق این شکل بالانس جریانات از اتصال گره خارجی بدنـه را کوپلینگ ظرفیت خازنی و راههای DC ذکـر شـده، پتانـسیل بدنـه را تعیین میکنند[۲۹].



شکل (۳): نمایی از مدل مدار PSP SOI.

 I_{ii} در شکل (۳)، I_{DS} جریان ذاتی درین، I_{BJT} جریان دوقطبی پارازیتی، I_{DS} در شکل (۳)، I_{DS} بریان یونیزاسیون ضربه ی ا $I_{GIDL/GISL}$ جریان گیت القاشونده نشتی درین (سورس)، I_{GS}/I_{GD} جریان پیوند سورس/ درین، حرین، I_{BS}/I_{BD} و Q_G , Q_S , Q_b و Q_G بارهای جریان تونلی گیت به درین/ سورس – بدنه. Q_S , Q_S , Q_b بارهای سورس، درین، گیت و بستر برای SOI با اتصال بدنه می اشند. گره اضافه (BC) برای کنترل ولتاژ گره داخلی بدنه (B) از طریق مقاومت بدنه R_B پدید آمده است.

در مدل PSP SOI جریان پیوند (I_{B,S/D}) شامل جریان رانش و انتـشار (I_{ideal})، جریان تولید و باز ترکیب (I_{SRH})، جریان تونلی ملحق بـه تلـه (I_{TAT})، جریان تونلی باند به باند (I_{BBT}) میباشد. روابط محاسباتی این جریانها در [۱۶] آمده است. مطالعـات قبلـی انجـام شـده بـر اسـاس مدل PSP، معادله غیرخطی (۲) رابرای محاسـبه مقاومـت بدنـه بیـان میکند[۱۶].

$$R_{\rm B} = \frac{W^2}{\mu_{\rm B}Q_{\rm nbr}} \tag{(7)}$$

در رابطــه (۲)، µ_B قابلیــت حرکــت حامــلهــای اکثریــت در بدنــه (حفره در Mosfetها) و

$$Q_{nbr} = qN_{FFF}t_{SI}WL - Q_{B}$$
(°)

 N_{EFF} کل بار اکثریت متحرک درناحیه خنثی بدنه میباشد. در اینجا N_{EFF} دوپینگ مـوثر کانـال شـامل اثـر القـای halo و t_{si} ف خامت پوسـته سیلیکونی میباشد. بار کل Q_B ،bulk اثـر القـای bulk گیت القاشـونده (جلو) Q_B^f ، بارهای تخلیه پیوند $D_{j,\ s\ /}$ و بار bulk القا شـونده گیـت پشتی همان طور کـه در شـکل (۳) نـشان داده شـده اسـت میباشد. یک شکل (۴) مکان تقریبی بارهای Q_B و nbr Q_{nbr} را در ناحیه خنثی بدنه یک ترانزیستور PD SOI را در ناحیه خنثی بدنه می



شکل (۴): نمایش بارهای Q_B و Q_{nbr} در ناحیه خنثی بدنه

در بخش بعدی این مقاله مدل ریاضی بهبودیافتـهای بـرای بـهدسـت آوردن R_B، بر اساس مدل PSP ارائه میگردد.

۵− بهبود رابطه تغییرات مقاومت بدنه با پتانـسیل بدنـه (V_B) و عرض افزاره (W)

 V_B حال روشی برای یافتن رابط و ابستگی R_B (مقاومت بدنه) و V_B (ولتاژ بدنه) با استفاده از روش پایه پتانسیل سطح ارائه می گردد. طبق مدل غیرخطی بیان شده در رابطه (۲) با به دست آوردن Q_{nbr} از رابطه (۳) می توان به رابطهای برای بیان وابستگی R_B به V_B به رسید.

ر ۲) می واق به رابط ای برای بیان وابستانی ۲۹۵ به ۲۵ رسید. برای یافتن Q_{nbr} نیاز به مـشخص شـدن رابطـه Q_B بـه صـورت دقیـق می باشد.

$$Q_{B} = Q_{B}^{f} + Q_{j,s} + Q_{j,D}$$
(*)

_{وا}م بار ایجاد شده توسط گیت در ناحیه بالایی بدنه میباشد. با در نظر گرفتن بار _Gf به صورت حجمی و با توجه به میزان ناخالصی موجود در ناحیه مربوط به آن و نیز عمق ناحیه تخلیه، می توان به مقدار آن از رابطه زیر دست یافت.

$$Q_{B}^{t} = q N_{B} x_{dman} W L_{eff}$$
 (Δ)

در این رابطه N_B میزان ناخالصی موثر در ناحیه مربوط به بارگیت جلویی و X_{dmax} عمق ناحیه تخلیه بدنه، W عرض افزاره و L_{eff} طول موثر کانال میباشد. با میانگین گیری از غلظت ناخالصی قسمت بدنه افزاره در بخش Tecplot از نرمافزار، میزان N_B که از نوع ناخالصی پذیرنده میباشد، تخمین زده میشود. برای یافتن X_{dmax} از رابطه (۱) بیان شده در بخش (۲) مقاله استفاده میشود. به این ترتیب رابطه پارامتری و نیز مقدار عددی Q_{f}^{f} حاصل میشود.

جزء دوم تشکیل دهنده $Q_{j_{js}}^{T}$ میباشد. با توجه به این که پتانسیل در سورس صفر اختیار شده و این که پتانسیل در قسمت بدنه به علت وجود جریانهای نشتی گوناگون صفر نیست، پیوند p-n در قسمت بدنه – سورس یک پیوند بایاس مستقیم میباشد. به کمک روابطی که در خصوص پیوندهای n-n موجود است میتوان بار القاشده را در سمت سورس به صورت بیان شده در رابطه (۶) محاسبه کرد.

 $Q_{is} = q l_{halo} W N_{as} X_{ps}$ (7)

بار بیان شده در رابطه (۶) به صورت حجمی در نظر گرفته شده است، که در آن _{الماه} طول پروفایل خطی کاشت ناخالصی halo در سمت سورس و X_{ps} عمق ناحیه تخلیه پیوند p-n بایاس مستقیم در سمت

سورس– بدنه میباشد. N_as نیز میزان تراکم ناخالصیهای نوع پذیرنده در قسمت p از این دیود یعنی در قسمت بدنه است. W عـرض افـزاره است که بعد سوم بار حجمی را تشکیل میدهد. X_{ps} نیـز از رابطـه (۷) حاصل میشود.

$$X_{ps} = \left\{ \frac{2\varepsilon_{si}(\phi_{os} - V_{f})N_{ds}}{qN_{as}(N_{ds} + N_{as})} \right\}^{\frac{1}{2}}$$
(Y)

در این رابطه V_f بیانگر ولتاژ بایاس مستقیم پیوند بدنه – سورس است که در افزاره برابر با V_B میباشد. ϕ_{os} نیز پتانسیل ذاتی پیوند میباشد. جزء سوم تشکیل دهنده Q_B میبانگر میزان بار ایجادشده از طرف پیوند p-n بایاس معکوس در سمت درین میباشد که با رابطه (۸) داده میشود. دراین مطالعه ولتاژ درین برابر ۱/۱۷ اختیار گردید.

$$Q_{j,D} = q l_{halo} W N_{aD} X_{PD}$$
(A)

در رابطه (۸) نیز به علت حجمی بودن بار، ا_{halo} بیانگر طول پروفایل ناخالصی خطی کاشت ناخالصی halo در سمت درین و X_{pd} عمق ناحیه تخلیه پیوند p-n بایاس معکوس در سمت بدنه – درین است و W همچنان بیانگر عرض افزاره یعنی بعد سوم بار حجمی میباشد.

N_{aD} غلظت ناخالصی نـوع پذیرنـده در قـسمت p از ایـن دیـود، یعنـی قسمت بدنه می باشد و X_{pd} نیز از رابطه (۹) بـرای یـک پیونـد بایـاس معکوس حاصل میشود:

$$X_{P_{D}} = \left\{ \frac{2\epsilon_{si}(\phi_{oD} + V_{R})N_{dD}}{qN_{aD}(N_{aD} + N_{dD})} \right\}^{1/2}$$
(9)

در این رابطه V_R بیانگر ولتاژ با یاس معکوس پیونـد بدنـه – دریـن میباشد که در این افزاره برابر با V_{DB} است.

 $_{\rm ob}$ نیز معرف پتانسیل ذاتی پیوند p-n در سمت درین است. با جمع کردن بارهای به دست آمده، از رابطه (۴)، $Q_{\rm B}$ حاصل میشود و با قرار دادن آن در رابطه (۳)، $Q_{\rm nbr}$ به صورت رابطه (۱۰) به دست میآید:

$$Q_{nbr} = WL_{eff} N_{Eff} t_{si} - ql_{halo} W \left\{ \frac{2\varepsilon_{si}(\phi_{os} - V_{Bs})N_{ds}N_{as}}{q(N_{ds} + N_{as})} \right\}^{1/2}$$
$$- qL_{holo} W \left\{ \frac{2\varepsilon_{si}(\phi_{oD} - V_{DB})N_{dD}N_{aD}}{q(N_{dD} + N_{aD})} \right\}^{1/2}$$

$$-qN_{B}X_{dmax}WL_{eff}$$
(1.)

با توجه به رابطه بیان شده در رابطه(۲) وابستگی مقاومت بدنه به ولتـاژ بدنه به صورت رابطه (۱۱)، حاصل میشود:

$$R_{B} = \frac{W}{\mu [V - X(Y(\phi_{.D} + V_{D} - V_{B}))^{1/2} - X(Z(\phi_{.s} + V_{S} - V_{B}))^{1/2}]}$$
(11)
Z,V,Y,X julian orbit of the set of the se

۶– نتایج شبیهسازی سهبعدی

جهت حصول روابط وابستگی مقاومت بدنه با عواملی چون پتانسیل بدنه و عرض افزاره؛ نیاز به شبیهسازی افزاره در محیط نرمافزار ISE TCAD میباشد و به دلیل آن که مقاومت بدنه در سه بعد طول افزاره (امتداد کانال)، عمق افزاره (امتداد ضخامت لایه سیلیکونی) و عرض افزاره (امتداد W)، با پتانسیل بدنه تغییر میکند، به شبیهسازی

افزاره طراحی شده در نمای سه بعدی نرمافزار نیاز میباشد. طراحی سه بعدی نرمافزار ISE TCAD، تنها در صورت صحیح بودن مراحل برنامه نویسی و طراحی صحیح ساختار افزاره به جوابی همگرا منجر می شود. ضمن شبیه سازی سه بعدی این افزاره، از مدل اتصال ۴۵ مسی می شود. ضمن شبیه سازی افزاره IOS OI در مقیاس ۳۵ ۴۵ استفاده می گردد. اتصال بدنه تعریف شده، ۲۱ شکل می باشد [۲۰]. شکل (۵) که نمایانگر تغییرات غلظت ناخالصی در حجم افزاره به همراه گرههای محاسباتی (مش) است، به وضوح این اتصال ۲۱ شکل را در نمای بالایی افزاره نمایش می دهد. اتصالات نمایش داده شده از زیر به بدنه متصل می باشند. پتانسیل در یک طرف اتصال ۲۱ شکل بدنه صفر، و سوی دیگر اتصال به صورت شناور رها می گردد.



شکل (۵): نمایش تغییرات غلظت ناخالصی در حجم افزاره PD SOI در مقیاس ۴۵nm به همراه گرههای محاسباتی آن (W=۰/۲ μm)

با توجه به تراکم مشها در حجم افزاره طراحی شده، هر کدام از گرههایی که توسط مشها به جود آمدهاند یکی از نقاط محاسباتی را تشکیل دادهاند. در شبیه سازی دوبعدی یک افزاره کوچک با طول کانال ۸۳ ۴۵، حدود ۳۲۰۰۰ گره محاسباتی برای نمایش مشخصه های مختلف خروجی افزاره تعریف شده است. برای شبیه سازی سه بعدی تعداد این نقاط محاسباتی تعریف شده به بیش از ۴۰۰۰۰ تا حدود نقاط محاسباتی باعث مشکل شدن شبیه سازی سه بعدی و دیر به پاسخ نهایی رسیدن شده است. بنابراین قطعاً می توان ادعای دقت بالا و صحیح بودن کار محاسباتی انجام شده را در این مقاله بیان کرد.

در این مقاله W از ۲۰۷۳ یا ۲۰۰ تا ۱۹۳۳ تغییر یافته تا بتوان نحوه تغییرات R_B با W را تخمین زد. غلظت حاملهای ناخالصی استفاده شده در یافتن رابطه R_B بر حسب W و V_B، به دقت و با میانگین گیری های دقیق به دست آمده است.

با شبیهسازی سهبعدی انجامشده، میتوان مقدار عددی پتانسیل الکترواستاتیک را در هر کجای حجم افزاره دید و تعیین کرد. شکل (۶) نمایی از تغییرات پتانسیل الکترواستاتیک حاصل از شبیهسازی سهبعدی را در حجم افزاره PD SOI در مقیاس mm برای

fournal of Electronics and Power Engineering - Vol.1 -No.3- Summer 2009

 $W=\cdot/\Lambda\mu m$ است. باید توجه داشت که پتانسیلی که در این تصویر دیده می شود، با پتانسیل بایاس خارجی که ضمن نوشتن فایل برنامه نویسی تعریف شده، متفاوت می باشد. چون پتانسیل ذاتی الکترواستاتیک، برآیند پتانسیل اعمالی از خارج افزاره با پتانسیل ذاتی پیوند می باشد. به عنوان مثال، همین موضوع باعث گردیده که با آگاهی از این که ولتاژ درین ۱/۱۷ تعریف شده است، پتانسیل الکترواستاتیک در حدود ۱/۱۷ مشاهده شود. با محاسبه دقیق پتانسیل ذاتی در جای جای افزاره، می توان از روی شکل (۶) پتانسیل خارجی افزاره را با اندکی تدبیر از شبیه سازی های سه بعدی به دست آورد.



شکل (۶) نمایش تغییرات پتانسیل الکترواستاتیک در حجم افزاره W=۰/۸µm در مقیاس ۴۵nm به همراه گردهای محاسباتی آن (W=۰/۸µm)

با استفاده از این خاصیت نرمافزار، برای افزارههای با عرض با استفاده از این خاصیت نرمافزار، برای افزارههای با عرض $W=0.2,0.4,0.6,0.8,1\mum$ پتانسیل الکترواستاتیکی در جایجای افزاره و با مختصات متفاوت W به وسیله شبیهسازی سه بعدی سیگنال کوچک، استخراج می شود. با داشتن این دادههای یک به یک منحنی $V_{\rm B}$ بر حسب W حاصل می گردد. نمودار شکل (۷) نشانگر منحنی حاصل از نتیجه این شبیهسازی می باشد.



شکل (۷): منحنی V_B بر حسب W افزاره SOI ۴۵ nm PD کار از نتایج شبیهسازی برای افزارههای با عرض متفاوت.

همانطور که در شکل (۷) مشاهده میشود، با افزایش W_B ، W_B زیاد میشود. در نقاط انتهایی افزاره، افزایش V_B به علت تغییر در میزان جریانهای داخلی بدنه کمتر میشود. با داشتن نتایج حاصل از نمودار شکل (۷)، V_B متناظر با هر W مشخص میگردد و میتوان با قرار دادن این مقادیر معلوم در رابطه ریاضی به دست آمده در (۱۱)، مقدار R_B را برای هر مقدار W در بازه تعریف شده به دست آورد.

جهت نشان دادن میزان تطبیق نتیجه رابطه ریاضی پیشنهادی، با نتایج شبیهسازی سهبعدی حاضر و مقایسه آن با نتایج حاصل از مطالعات پیشین، سه منحنی بدست آمده از نتایج مطالعات پیشین رابطه (۲)، رابطه ریاضی پیشنهاد شده و نتایج حاصل از شبیهسازی سهبعدی افزاره روی یک دستگاه مختصات در شکل (۸) نشان داده شدهاند.



شکل (۸): منحنیهای تغییرات R_B بر حسب V_B بر اساس مطالعات (۸): منحنیهای تغییرات (RB3) و رابطه ریاضی بدستآمده (RB3).

۷- نتیجهگیری

با دقت در سه نمودار نمایش داده شده در شکل (۸)، مشاهده می شود که نتیجه بدست آمده از شبیه سازی های سه بعدی (RB2) با رابطه ریاضی بدست آمده (RB3)، کاملا تطابق دارد و این نشان دهنده به بود محاسبات در رابطه ریاضی بدست آمده، نسبت به نتایج مطالعات قبلی انجام شده می باشد.

- [1] J.P.Colinge, "Silicon-on-insulator technology", Materials to VLSI, Kluwer academic publishers, 3rd. edition, 2004.
- [2] G.G.Shahidi, "SOI technology for the GHz era", IBM J.RES. & DEV., Vol.46, No.2/3, March/May 2002.
- [3] J.P.Raskin, "Wideband characterization of SOI materials and devices", Solid-State Elect., 51, pp.1161-1171, 2007.
- [4] V.Kilchytska, et al, "Influence of device engineering on the analog and RF performance of SOI MOSFETs", IEEE Trans. On Elec. Dev., Vol.50, No.3, pp.577-586, March 2003.
- [5] W.Jin, P.C.Chan, S.K.H.Fung, P.K.Ko, "Shot-noise-induced excess low-frequency noise in floating-body partially depleted SOI MOSFET's", IEEE Trans. Elec. Dev., Vol.46, No.7, pp.1180-1185, 1999.
- [6] ISE TCAD Manual, ISE Integrated systems, V.10.
- [7] W.Jin, et al, "SOI thermal impedance extraction methodology and its significance for circuit simulation", IEEE Trans. on Elec. Dev., Vol.48, No.4, pp.730-736, 2001.
- [8] D.Lederer, J.P.Raskin, "RF performance of a commercial SOI technology transferred onto a passivated HR silicon substrate", IEEE Trans. on Elec. Dev., Vol.55, No.7, pp.1664-1671, 2008.
- [9] C.Fiegna, Y.Yang, E.Sangiorgi, A.G.O'Neil, "Analysis of self-heating effects in ultrathin body SOI MOSFETs by device simulation", IEEE Trans. On Elec. Dev., Vol.55, No.1, pp.233-244, 2008.
- [10] D.Lederer, D.Vanhoenacker, D.Flandre, J.Raskin, "Frequency degradation of SOI MOS device output conductance conference", IEEE/SOI, pp.76-77, Sep./Oct. 2003.
- [11] A.Daghighi, M.Osman, M.A.Imam, "An area efficient body contact for low and high voltage SOI MOSFET devices", Solid-State Elec., No.52, pp.196-204, 2008.
- [12] P.Su, S.Fung, S.Tang, F.Assaderaghi, H.C.BSIMPD, "A partial-depletion SOI MOSFET model for deepsubmicron CMOS designs", IEEE/CICC, pp.197-200, 2000.
- [13] SC.Lin, JB.Kuo, "Temperature-dependent Kink effect model for partially- depleted SOI NMOS devices", IEEE Trans. Elec. Dev., 46(1):254-8, 1999.
- [14] T.Skotnicki, "Heading for decananometer CMOS navigation among icebergs still a viable strategy", ESSDERC, pp.19-33, 2000.
- [15] G.G.Shahidi, "SOI technology for the GHz era", In international symposium on VLSI technology, systems, and applications, proceedings of technical papers, p.11-4, 2001.
- [16] G.Gildenblat, X.Li, W.Wu, H.Wang, A.Jha, R.Van Langevelde, et al, "PSP: An advanced surface-potential-based MOSFET model for circuit simulation", IEEE Trans. Electron. Dev., 53 (9):1979-93, 2006.
- [17] G.Gildenblat, H.Wang, T-LChen, X.Cai, "SP: An advanced surface-potential- based compact MOSFET model", IEEE J. Solid-State Circ, 39 (Sep.): 1394-406, 2004.
- [18] G.Gildenblat, X.Li, H.Wang, W.Wu, R.Van Langevelde, A.Scholten, et al, "Introduction to PSP MOSFET model", In Technical proceedings of workshop on compact modeling, p.19–24, 2005.
- [19] A.Daghighi, M.A.Osman, "Three-dimensional simulation of body contact structures in PD SOI MOSFETs", IEEE/UGIM, p.288–91, 2003.
- [20] A.Daghighi, M.A.Osman, "Small signal analysis of a SOI MOSFET device with a novel area efficient body contact", IEEE/S.E.C., 88-91, 2005.

[۲1] اعظم عسکریخشویی، "بررسی تغییرات مقاومت بدنه ترانزیستورهای PD SOI در ابعاد نانومتر"، رساله کارشناسی|رشد، دانشگاه آزاد اسلامی واحد نحفآباد، تابستان ۱۳۸۸.

رزومه



آرش دقیقی متولد ۱۳۵۱ شهر اصفهان میباشد. وی دوره کارشناسی خود را در رشته برق گرایش الکترونیک در دانـشگاه صـنعتی اصفهان و دوره کارشناسیارشد را در رشته مهندسی برق گرایش کنترل و دوره دکترا در رشته مهندسی برق گرایش الکترونیک با تخصص ادوات نیمههادی از دانشگاه ایالتی واشنگتن به پایان رساندهاند. ایشان از دانشجویان ممتاز المپیاد فیزیک کشوری در سال ۱۳۶۹ بوده که بعد از پایان تحصیلات در مقطع کارشناسی ارشد برای ادامه تحصیل در سال ۱۳۸۰ به کـشور آمریکـا سفر کـرده است. در طی دوره دکترا بر روی ساخت و شبیه سازی ادوات نیمه هادی SOI کار کرده که حاصل آن ابداع روشی جدید برای اتصال بدنه در این ترانزیستورها میباشد. ایشان از سال ۱۳۸۳ – ۱۳۸۵ با شرکت اینتل همکاری داشته است و هماکنون استادیار دانشگاه دولتی شهرکرد میباشد. ایشان مقالات چندی در مجلات معتبر ISI و کنفرانس.های بینالمللی دارند.



اعظم عسکریخشویی متولد اسفند ۱۳۶۲ شهر اصفهان میباشد. وی دوره کارشناسی و کارشناسیارشد خود را در رشته مهندسی برق گرایش الکترونیک در دانشگاه آزاد اسلامی نجفآباد در سالهای ۱۳۸۵ و ۱۳۸۸ به پایان رسانده است. زمینه تخصص علمی ایشان طراحی و شبیهسازی ترانزیستورهای در ابعاد نانومتر و مخابرات بی سیم می باشد.