

# طراحی یک مدولاتور تک حلقه سیگما- دلتای مرتبه ۵ با پهنای باند نایکوئیست ۱۲ مگاهرتز و دقت ۱۵ بیت

مهندی تقی‌زاده و عبدالرضا نبوی

بالا خواهد بود. بنابراین جهت مقایسه طراحی انجام شده با سایر کارها استفاده از یک معیار مناسب اهمیت فراوانی خواهد داشت.

در همین راستا در [۳] ساختاری با دقت بالای ۱۴ بیت و پهنای باند ۲/۵ مگاهرتز ارائه شده است که با به کارگیری فیلترهای با پاسخ ضربه نامحدود (IIR) در ساختار، سعی در افزایش بهره تابع تبدیل نویز (NTF)، شکل دهی بیشتر نویز کوانتیزاسیون و در نهایت دقت مدولاتور نموده است. ساختار ارائه شده در [۴] ساختار مرتبه بالا با NTF جدیدی است که از تکنیک نمونه‌برداری دوتایی جهت افزایش نرخ نمونه‌برداری استفاده می‌کند.

اما برای طراحی یک مدولاتور باند وسیع و دقت بالا که بتواند در ولتاژ تغذیه پایین نیز کار کند، یک مدولاتور با پهنای باند نایکوئیست CMOS مگاهرتز و دقت ۱۵ بیت که در تکنولوژی ۰/۱۳ میکرومتر (۰/۱۳ μm) پیاده‌سازی شود مد نظر قرار گرفت. ساختارهای مختلفی که بتواند عملکرد فوق را محقق سازد و همچنین دارای توان مصرفی کمتری باشد، بررسی و در نهایت یک مدولاتور تک حلقه مرتبه ۵ با نرخ بیش نمونه‌برداری ۸ و ولتاژ تغذیه ۷/۱۲ پیاده‌سازی شد. مدولاتور فوق، محدوده پویایی ۹۲/۱ dB با دامنه ورودی -۳ dBFS و پهنای باند ورودی ۶ MHz را در

شبیه‌سازی شان می‌دهد.

در بخش دوم ساختار مدولاتور سیگما- دلتا و شبیه‌سازی‌های سیستمی لازم توضیح داده می‌شود. بخش سوم پیاده‌سازی مدولاتور در سطح ترانزیستور را بیان می‌کند. نتایج شبیه‌سازی و عملکرد خروجی حاصل شده در بخش چهارم ارائه و در بخش آخر نتیجه‌گیری بیان می‌شود.

## ۲- طراحی در سطح سیستمی مدولاتور

در این بخش روش طراحی مدولاتور در سطح سیستمی ارائه و نحوه به دست آوردن ضرایب آن بیان می‌شود. این کار با مدل کردن مدولاتور در محیط سیمولینک نرم‌افزار MATLAB حاصل شده است.

محدوده پویایی (DR) (معمولًاً یک شاخص مناسب برای اندازه‌گیری عملکرد مدولاتور است جایی که DR بزرگ‌تر عملکرد بهتری نشان می‌دهد. مقدار DR به وسیله مرتبه حلقه (L)، نرخ بیش نمونه‌برداری (OSR) و دقت کوانتایز (B<sub>q</sub>) مشخص می‌شود. هر سه این پارامترها می‌توانند به تنهایی یا توأم با هم تعییر کرده و طراحی‌های متفاوتی حاصل کنند. به خاطر جالش‌های موجود در پیاده‌سازی طبقات اصلی مدولاتور همانند تقویت‌کننده عملیاتی مورد نیاز در انگرال‌گیری، افزایش OSR در نرخ‌های نمونه‌برداری بالا مقدور نبوده، حتی برای مدولاتورهای باند وسیع منجر به کاهش OSR هستیم که در نتیجه کارایی مدولاتور کاهش می‌یابد. از طرف دیگر دقت بالای مورد نیاز یک مبدل در سیستم‌های ارتباطی نسل جدید، باعث می‌شود که مرتبه مدولاتور انتخابی بالا رود و یا از کوانتایزرهای چندبیتی استفاده شود.

بنابراین دو پارامتر B<sub>q</sub> و L جهت جبران عملکرد مدولاتور باید

چکیده: در این مقاله یک مدولاتور سیگما- دلتای تک حلقه مرتبه ۵ با ساختار اعوجاج پایین ارائه می‌شود. ساختار فوق که همزمان از انگرال‌گیر و فیلتر IIR مرتبه ۲ استفاده می‌نماید نسبت به ساختارهای مشابه تعداد مسیرهای پیش‌خور کمتری دارد که در نتیجه تعداد ضرایب مدولاتور کاهش یافته و حساسیت آن نسبت به عدم تطابق ضرایب کمتر می‌شود. برای کاهش توان مدولاتور، فیلتر IIR مرتبه ۲ با استفاده از یک تقویت‌کننده عملیاتی پیاده‌سازی و از یک جمع‌کننده سوئیچ- خازنی برای تحقق جمع‌کننده ورودی قبل از کوانتایزر استفاده شده است. نتایج شبیه‌سازی نشان می‌دهد که این ساختار با ولتاژ تغذیه ۱/۲ ولت در تکنولوژی ۰/۱۳ μm میکرومتر (CMOS)، می‌تواند دقت ۱۵ بیت و پهنای باند سیگنال ورودی ۶ مگاهرتز بدست آورد. توان مصرفی مدولاتور فوق برابر ۳/۵ میلی‌وات است. با مقایسه عملکرد ساختار ارائه شده با ساختارهای مشابه، مشخص می‌شود که طراحی فوق از پهنای باند و دقت بالاتری در ازای اندک افزایش توان مصرفی برخوردار است.

کلید واژه: اعوجاج پایین، تابع تبدیل نویز، فیلتر IIR، مدولاتور سیگما- دلتا.

## ۱- مقدمه

امروزه سیستم‌های ارتباطی نسل جدید برای طراحی مبدل‌های آنالوگ به دیجیتال مورد نیاز خود با دو چالش اساسی روبرو هستند. یکی افزایش محدوده فرکانسی سیگنال ورودی برای آن که در کاربردهایی با پهنای باند چند مگاهرتز وارد شوند و دیگری دقت و قدرت تفکیک‌پذیری بالای مبدل، جایی که روزبه روز اندازه ترانزیستورها و به دنبال آن ولتاژ تغذیه مدار در حال کوچک شدن هستند [۱].

همانند هر سیستم مبتنی بر نمونه‌برداری و فیدبک، مدولاتورهای سیگما- دلتا نیز چرخه طراحی طولانی دارند. بهمین منظور جهت کاهش زمان طراحی، بر روی روش‌های شبیه‌سازی در سطح سیستمی تمرکز کردیم. این نوع آنالیز یک روش کارآمد برای پیاده‌سازی مدولاتور سیگما- دلتا نشان داده است [۱] و [۲].

اگرچه تا به امروز مدولاتورهای سیگما- دلتای بسیاری برای کاربردهای باند وسیع طراحی شده‌اند [۲] تا [۴]، اما همه آنها از لحاظ کارایی، نرخ خروجی، توان مصرفی، تکنولوژی، انتخاب ساختار و فرکانس نمونه‌برداری فرق دارند. با این رنج وسیع ملاک‌های طراحی، برای آن که بهترین مدولاتور از لحاظ عملکرد نهایی مشخص شود، بسیار مشکل می‌باشد. به عنوان نمونه اگر مدولاتور دقت بالایی داشته باشد توان مصرفی آن نیز

این مقاله در تاریخ ۱۷ خرداد ماه ۱۳۸۷ دریافت و در تاریخ ۲ اردیبهشت ماه ۱۳۸۸ بازنگری شد. این تحقیق توسط مرکز تحقیقات مخابرات ایران بر اساس قرارداد شماره ۱۵۰/۵۰۰ پشتیبانی شده است.

مهندی تقی‌زاده، دانشکده برق و کامپیوتر، دانشگاه تربیت مدرس ایران، (email: mehdi.taghizade@gmail.com)  
عبدالرضا نبوی، دانشکده برق و کامپیوتر، دانشگاه تربیت مدرس ایران، (email: abdoln@modares.ac.ir)

یک محدوده پویایی ثابت، نسبت به ساختارهای متداول، سطح نویز کل ارجاع شده به ورودی مدولاتور بیشتر باشد. در نتیجه می‌توان به کاهش توان مصرفی امیدوار بود.

اما یک مدولاتور تک حلقه سیگما-دلتا با بیش از دو انتگرال گیر در ورودی‌های بزرگ ممکن است ناپایدار شود، بنابراین از کوانتايزر چندبیتی در ساختارهای مرتبه بالا استفاده می‌گردد. این کار باعث می‌شود تا انتگرال گیر راحت‌تر نشست کند. در نتیجه نرخ چرخش محدودشده، زمان مورد نیاز نشست زیاد می‌شود و از سوی دیگر توان مصرفی نیز کاهش می‌یابد. در نهایت این که تونهای طیفی در خروجی کمتر ظاهر می‌شود که به خاطر افزایش سطوح کوانتايزیون است. اما عیب عدم کوانتايزر چندبیتی نیاز به مبدل دیجیتال به آنالوگ (DAC) چندبیتی با خاصیت خطی بالا در مسیر فیدبک است. برای خطی‌سازی DAC معمولاً از الگوریتم‌های متداول خطی‌سازی مانند متوسط‌گیری وزن دار داده (DWA) استفاده می‌شود که خود توان مصرفی بیشتری به دنبال دارد [۳].

در این مقاله یک مدولاتور سیگما-دلتا تک حلقه مرتبه پنجم با ساختار اعوجاج پایین، طراحی و شبیه‌سازی شده است. شکل ۲ ساختار مبدل را نشان می‌دهد که در آن به جای آن که تمام طبقات انتگرال گیر باشند از یک بلوک فیلتر IIR مرتبه ۲ به جای دو انتگرال گیر در ساختارهای متداول با تابع تبدیل (۴) استفاده شده است

$$H_{IIR} = \frac{b_1 Z^{-1} + b_2 Z^{-2}}{1 - c_1 Z^{-1} - c_2 Z^{-2}} \quad (4)$$

## ۲-۲ تابع تبدیل نویز با ساختار IIR

تابع تبدیل نویز دارای ساختار IIR با آرایش قطب و صفر چبیشف معکوس می‌باشد [۱]. رابطه (۵) تابع NTF شکل ۲ را در حالت کلی تماشی می‌دهد

$$NTF(z) = \frac{(z-1)(z^2 - c_1 z - c_2)((z-1)^2 + f_1 f_2 g)}{z^5 + \beta_1 z^4 + \beta_2 z^3 + \beta_3 z^2 + \beta_4 z + \beta_5} \quad (5)$$

$$\beta_1 = f_1 f_2 a_1 d + f_1 a_1 d + f_1 f_2 g - c_1 - 3 \quad (1-6)$$

$$\begin{aligned} \beta_2 &= f_1 f_2 f_2 d + (-1 - c_1)(f_1 f_2 a_1 d + f_1 f_2 g) \\ &\quad f_1 a_1 d (-2 - c_1) + 3c_1 - c_2 + 3 \end{aligned} \quad (2-6)$$

$$\begin{aligned} \beta_3 &= -1 - c_1 f_1 f_2 f_2 d + (c_1 - c_2)(f_1 f_2 a_1 d + f_1 f_2 g) \\ &\quad f_1 a_1 d (2c_1 - c_2) + f_1 f_2 f_2 d b_1 + 3c_2 - 3c_1 \end{aligned} \quad (3-6)$$


$$\begin{aligned} \beta_4 &= c_1 (1 - f_1 a_1 d) + f_1 f_2 f_2 d b_1 \\ &\quad + c_2 (2 f_1 a_1 d - f_1 f_2 f_2 d + f_1 f_2 a_1 + f_1 f_2 g - 3) \end{aligned} \quad (4-6)$$

$$\beta_5 = -c_2 (-1 + f_1 a_1 d) \quad (5-6)$$

به کارگیری این نوع ساختار برای NTF باعث می‌شود تا بتوان ماکریم بهره خارج از باند تابع تبدیل نویز افزایش داد در حالی که پایداری مدولاتور حفظ شود. از طرف دیگر رابطه بین صفرهای داخل باند و تابع تبدیل نویز ساده‌تر شود. همچنین پخش شدگی ضرایب مدولاتور نسبت به مدولاتورهای معمولی کمتر می‌گردد.

با استفاده از [۱] تابع NTF برای یک مدولاتور مرتبه ۵ با ۸ OSR و ۱۶، به ترتیب به صورت‌های زیر به دست می‌آید

$$NTF|_{OSR=8}(z) = \frac{(z-1)(z^2 - 1,875z + 1)(z^3 - 1,955z + 1)}{z^8 - 1,2z^7 + 1,119z^6 - 0,495z^5 + 0,276z^4 - 0,0331} \quad (1-7)$$



شکل ۱: ساختار مدولاتور سیگما-دلتای اعوجاج پایین [۶]

افزایش بیشتری داشته باشد. به طور نسبی مقدار بیشینه سیگنال به نویز و اعوجاج (SNDR) که معمولاً مساوی DR مدولاتور فرض می‌شود، برابر است با [۲]

$$SNDR|_{\max}(z) = \left( \frac{3\pi}{2} \right) \left( 2L - 1 \right) \left( \frac{OSR}{\pi} \right)^{(\tau L + 1)} \quad (1)$$

با توجه به مشخصه‌های طراحی برای آن که دقت مدولاتور مورد نظر بزرگ‌تر از ۱۵ بیت شود، SNDR بیشینه بالاتر از ۱۰۰ dB انتخاب و از طرفی به خاطر ماهیت باند وسیع بودن عملکرد مدولاتور، مقدار OSR تا حد ممکن پایین در نظر گرفته شد. به این منظور، برای طراحی تابع تبدیل فیلتر حلقه، OSR‌های ۸ و ۱۶ را در نظر گرفتیم.

## ۱-۲ ساختار مدولاتور

ساختارهای تک حلقه مرتبه بالا و ساختارهای کسکید دو گزینه پیش روی طراح در انتخاب ساختار می‌باشد. یک ساختار کسکید مرتبه بالا اگرچه پایداری غیر مشروط دارد و می‌تواند دقت بالاتری نسبت به یک ساختار تک حلقه هم‌مرتبه و با OSR یکسان، داشته باشد اما به علت مشکلات زیاد در پیاده‌سازی آن همانند تقویت‌کننده عملیاتی با بهره DC بالا، عدم تطابق بالا بین تابع تبدیل طبقات آنالوگ و دیجیتال، مساحت و توان مصرفی بیشتر از یک مدولاتور سرعت و دقت بالا سوق می‌دهد [۲] تا [۴] و [۵].


در مدولاتورهای سیگما-دلتا با ساختار متداول به علت این که سیگنال ورودی وارد حلقه مدولاتور می‌شود، انتگرال گیر استفاده شده در مدولاتورها برای ورودی‌های بزرگ دارای سوئینگ خروجی بزرگی می‌باشد [۵]. بنابراین تقویت‌کننده عملیاتی استفاده شده در انتگرال گیر سوئینگ بزرگی نیاز دارد و برای غلبه بر اثرات غیر خطی باید بهره DC و سرعت چرخش آن بزرگ باشد. تحقق بهره بزرگ در یک تقویت‌کننده عملیاتی با ولتاژهای تغذیه پایین به راحتی ممکن نیست و در هر صورت موجب افزایش توان مصرفی مدولاتور می‌شود.

برای غلبه بر این مشکل در [۶] ساختار سیگما-دلتای ارائه شده که از مسیرهای پیش‌خور ورودی جهت کاهش سوئینگ انتگرال گیر استفاده می‌کند. این ساختار که اعوجاج پایین نامیده می‌شود در شکل ۱ نشان داده شده است که در آن فقط یک مبدل DAC در مسیر فیدبک اصلی مورد استفاده قرار می‌گیرد.


$$Y(z) = X(z) + NTF(z).Eq(z) \quad (2)$$

$$U(z) = -NTF(z).Eq(z) \quad (3)$$


در این ساختار با توجه به (۲) و (۳)، چون سیگنال X وارد حلقه مدولاتور نمی‌شود، تابع تبدیل سیگنال (STF) برابر واحد گشته، انتگرال گیر فقط نویز کوانتايزیون را پردازش کرده و از به وجود آمدن چرخش شدید در تقویت‌کننده جلوگیری می‌کند. از طرفی به خاطر کاهش سوئینگ خروجی انتگرال گیر، تقویت‌کننده بهره DC پایین‌تری لازم دارد. همچنین می‌توان سیگنال بزرگ‌تری به ورودی اعمال کرد که این کار اجازه می‌دهد برای



شکل ۲: ساختار کلی مدولاتور سیگما-دلتای مرتبه ۵ ارائه شده.



شکل ۳: محدوده پویایی مدولاتور برای ۸ و ۱۶ در حالت ایده‌آل.



شکل ۴: بیشینه سیگنال ورودی مدولاتور بر حسب تغییر بیت‌های کوانتايزر به‌ازای OSR = ۱۶ و OSR = ۸.


که در این روابط  $V_{ref}$  ولتاژ مرجع کوانتايزر می‌باشد.

در شکل ۳ نمودار بیشینه سیگنال ورودی مدولاتور بر حسب تغییر بیت‌های کوانتايزر به‌ازای OSR = ۸ و ۱۶ رسم شده است. این شکل نشان می‌دهد با انتخاب دقت کوانتايزر برابر ۵، مدولاتور بهتری را برای OSR = ۸ و ۱۶ تا دامنه سیگنال ورودی نزدیک به ۰/۸ و ۰/۸۵ ولتاژ مرجع، پایدار می‌باشد.

### ۳-۲ شبیه‌سازی مدولاتور و اثرات غیر ایده‌آل

طیف خروجی مدولاتور ارائه شده به‌ازای OSR = ۸ و ۱۶ در شکل ۴ ترسیم شده است. مقدار SNDR ایده‌آل در این دو حالت بهتری برابر ۱۰۶ و ۱۲۲/۱ دسی‌بل می‌گردد. با توجه به این که مقدار دقت مدولاتور مورد نظر در نهایت باید بالاتر از ۹۰ دسی‌بل باشد و از طرفی در یک مدولاتور سیگما-دلتای دقت بالا، معمولاً دقت توسط نویز مداری محدود می‌شود، مقدار توان نویز کوانتايزاسیون مدولاتور حداقل باید ۱۵-۱۰ دسی‌بل بالاتر از توان نویز مداری انتخاب شود تا شرط فوق حفظ شود. این کار باعث می‌شود تا توان مصرفی مدار که با اندازه خازن‌های مدار رابطه مستقیم دارد، به طور قابل ملاحظه‌ای کم شود. محدوده پویایی مدولاتور که برای حالت ایده‌آل در شکل ۵ رسم شده است بهتری برای OSR = ۸ و ۱۶ برابر ۱۰۷ و ۱۲۳/۶ دسی‌بل می‌باشد. می‌توان نتیجه‌گیری کرد که مدولاتور با در نظر گرفتن تمام اثرات غیر ایده‌آل مداری که در مبحث پیاده‌سازی با آن مواجه است، با نرخ بیش‌نمونه‌برداری ۸ می‌تواند به راحتی دقت مورد نظر (۱۵ بیت) را پرآورده کند.

اما مهم‌ترین اثرات غیر ایده‌آلی مدار که روی دقت و سرعت مدولاتور تأثیر می‌گذارد شامل نویز حرارتی سوئیچ‌ها، نویز تقویت‌کننده‌ها، بهره DC محدود انتگرال‌گیرها، پهنای باند و نرخ چرخش محدود تقویت‌کننده‌های عملیاتی می‌باشد.



شکل ۵: طیف خروجی مدولاتور سیگما-دلتای برای ۸ و ۱۶ OSR.

$$NTF|_{OSR=\infty}(z) = \frac{(z-1)(z^3 - 1,968z + 1)(z^3 - 1,989z + 1)}{z^5 - 1,039z^4 + 64z^3 - 259z^2 + 0,062z - 0,006} \quad (2-7)$$

جهت محاسبه ضرایب مدولاتور مورد نظر،تابع تبدیل نویز ساختار شکل ۲ که به همراه ضرایب در (۵) و (۶) تا (۷) آورده شده‌اند را با (۷)، با هم منتظر قرار داده و با مساوی قرار دادن ضرایب نظیر به نظری، ضرایب مستقل مدولاتور به‌ازای OSR = ۸ و ۱۶ بدست می‌آید. بیشینه سیگنال ورودی مدولاتور،  $X_{max}$  که توسط (۸) و (۹) بیان می‌شوند [۱] نشان می‌دهد که کوانتايزر به کار رفته در مدولاتور چه دقتی داشته باشد

$$|X_{max}|_{OSR=\infty} = \frac{2^{B_q} - 5,43}{2^{B_q}} \cdot V_{ref} \quad (8)$$

$$|X_{max}|_{OSR=\infty} = \frac{2^{B_q} - 8,53}{2^{B_q}} \cdot V_{ref} \quad (9)$$

$$SNR \left| \frac{KT}{Cs noise} \right. = \frac{P_{sig}}{P_{noise(sw)}} = \frac{[(2.OL.V_{ref})^2 / 2]}{[(4KT)/C_s.OSR]} \quad (10)$$

که  $C_s$  خازن نمونهبرداری،  $K$  ثابت بولتزمن،  $T$  دما و  $OL$  فاکتور بیش بارشگی می‌باشد. اگر نویز مداری کل مدولاتور ناشی از نویز سوئیچ طبقه اول فرض شود آنگاه با  $OL$  برابر با  $3$ -دسبل و حداقل  $90$  SNDR دسیبل، مقدار توان نویز مدار باید  $93$ -دسبل باشد تا MDR مدولاتور بالای  $15$  بیت بماند. جهت تحقق سطح توان نویز در پیکوفاراد خواهد شد که با در نظر گرفتن  $20$  درصد اثرات پارازیتی ورودی، مقدار خازن  $C_s$  (خازن نمونهبرداری در انTEGRال گیر اول) برابر  $9$  پیکوفاراد خواهد شد که با در موقعیت انتگرال گیر اول بهره محدود تقویت کننده عملیاتی است که باعث می‌شود در موقع انتگرال گیری از یک مقدار نمونهبرداری شده، بار خازن نمونهبرداری  $C_s$  به طور کامل به خروجی منتقل نشود و در عمل انتگرال گیر نشستی داشته باشد. اگر رابطه تابع تبدیل یک انتگرال گیر تأخیردار به صورت  $z^{-1} - z^{-1}$  باشد آنگاه این رابطه با در نظر گرفتن اثر بهره DC محدود آن در شبیه‌سازی به صورت زیر مدل می‌شود

$$\frac{V_o}{V_i}(z) = \left( \frac{C_s}{C_I} \right) \frac{(1-m)z^{-1}}{1-(1-p)z^{-1}} \quad (11)$$

که

$$p = \frac{\frac{1}{A} \left( \frac{C_s}{C_I} \right)}{1 + \frac{1}{A} \left( 1 + \frac{C_s}{C_I} \right)} \quad (2-11)$$


$$m \equiv \frac{1}{A} \left( 1 + \frac{C_s}{C_I} \right) \quad (3-11)$$

که  $A$ : مقدار بهره در فرکانس‌های پایین است. با مدل کردن این روابط در محیط سیمولینک MATLAB مداخل مقدار بهره DC مورد نیاز تقویت کننده انتگرال گیر اول برابر  $50$  دسیبل به دست آمده است. عموماً طراحی یک تقویت کننده که هم بهره DC خوبی داشته باشد و هم بتواند پهنای باند وسیعی اختیار کند آسان نبوده و بین آنها مصالحه‌ای وجود خواهد داشت. آنچه شبیه‌سازی نشان می‌دهد انتگرال گیر طبقه اول چهت داشتن زمان نشست ( $t_s$ ) کوچکتر از  $5\text{ }\mu\text{s}$  یا  $0.2\text{ ns}$  یا دقت نشست بالای  $15$  بیت، به نرخ چرخش بالای  $500\text{ V/us}$  و پهنای باند بهره- واحد مداخل  $1\text{ GigaHertz}$ ، نیاز دارد.


اما حاشیه پایداری یک مدولاتور سیگما- دلتا توسط حداکثر سوینگ خروجی طبقات مختلف حلقه مدولاتور تعیین می‌شود. در صورتی که طراحی یک مدولاتور درست انجام شود سوینگ گره‌های فیلتر حلقه باید پایین‌تر از حداکثر سوینگ خروجی تقویت کننده استفاده شده باشد تا خروجی مدولاتور به اشباع نرود و پایداری حفظ شود. کاهش سوینگ گره‌ها توسط عمل مقیاس‌بندی انجام می‌شود [۱].

نتایج شبیه‌سازی سیستمی نشان می‌دهد که اگر حداکثر  $0.5\%$  عدم تطابق بین مسیرهای مختلف وجود داشته باشد مدولاتور پایدار مانده و عملکرد خروجی آن در حالت ایده‌آل بالای  $98$  دسیبل می‌شود.


با مدل کردن هر یک از اثرات غیر ایده‌آلی، شبیه‌سازی مدولاتور مورد نظر در سطح سیستمی با استفاده از جعبه ابزار [۷] انجام شده است. شکل‌های  $6$ -الف تا  $6$ -د تأثیت SNDR نسبت به نویز سوئیچ، اثرات غیر ایده‌آلی بهره DC تقویت کننده، عدم تطابق خازن‌ها و SR تقویت کننده را نشان می‌دهند. در شکل  $7$  نمودار چگالی طیفی توان خروجی در دو




(الف)



(ب)




(ج)




(د)

شکل ۶: (الف) تغییرات SNDR بر حسب خازن نمونهبرداری، (ب) تغییرات SNDR بر حسب تغییرات بهره DC تقویت کننده، (ج) تغییرات SNDR بر حسب عدم تطابق ضرایب و (د) تغییرات SNDR بر حسب مقادیر مختلف Slow Rate


برای طراحی مدولاتور سیگما- دلتا با دقت بالا اصلی‌ترین مشکلی که دقت را محدود می‌کند، نویز مدار آنالوگ است. در حالتی که از یک انتگرال گیر سوئیچ- خازنی تمام‌تفضلی، در پایداره سازی انتگرال گیر اول استفاده شود، میزان SNR با در نظر گرفتن نویز حرارتی سوئیچ‌ها با رابطه زیر تعریف می‌شود [۷]




شکل ۸: میزان SNDR بر حسب محدوده پویایی خروجی با و بدون در نظر گرفتن اثرات غیر ایدهآل مداری.



شکل ۷: طیف سیگنال خروجی با و بدون در نظر گرفتن اثرات غیر ایده‌آل مداری.



شکل ۹: مدولاتور سیگما- دلتای پیاده‌سازی شده با مرتبه ۵.



شکل ۱۰: دیاگرام تفکیک شده فیلتر IIR مرتیه ۲.

### ۳- پیاده‌سازی یخش‌های مختلف مدولاتور

ساختار کلی مدولاتور تمام تفاضلی پیاده سازی شده در شکل ۹ نشان داده شده است که در محیط نرم افزار Hspice تحقق یافته است. بخش های جلویی آن مربوط به پیاده سازی انتگرال گیر و فیلتر IIR با استفاده از مدارات سوئیچ- خازنی و بخش انتهایی شامل کوانتاپر ۵ بیتی و مدار جمع کننده خازنی در ورودی کوانتاپر می باشد. به کار گیری ساختار تمام تفاضلی باعث افزایش SNDR در مقایسه با ساختار تک سر شده مصونیت از نویز آن بالاتر رفته و اثرات تغذیه و راکنر کلاک کمتر می گردد [۸]. برای جلوگیری از تأثیر تغییرات سیگنال ورودی بر روی مقاومت حالت وصل کanal MOSFET، سوئیچ های ورودی مدولاتور را با یک مدار خود راه انداز روش می کنند.

فیلتر مرتبه دوم IIR می تواند همانند ساختار استفاده شده در [۳] پیاده شود، اما این ساختار نیاز به دو تقویت کننده عملیاتی دارد.


یک روش دیگر پیاده سازی این فیلتر در شکل ۱۰ نشان داده شده است. قسمت اول فلت به صورت مدار شکا (۱) پیاده سازی، م شمد (۲)،

جدوا، ۱: نتایج شیوه‌سازی با در نظر گرفتن یک یک و تمام اثرات غیر ایده‌آل، مداری،


اثرات غیر ایدهآل انگرال گیر	SNDR (dB)	ENOB (bits)
مدل ایدهآل	۱۰.۵	۱۷.۶
نویز حرارتی سوچیج	۹۳.۲	۱۵.۵
جیتر کلاک نمونهبرداری	۱۰۰.۲	۱۶.۶
عدم تطابق ضرایب	۹۸.۴	۱۶.۳
بهره DC محدود	۹۶.۶	۱۶.۰
نرخ چرخش	۱۰۱.۳	۱۶.۸
پهنهای باند بهره واحد	۹۹.۵	۱۶.۳
حذف اثر غیر خطی DAC با DWA	۹۸.۶	۱۶.۱
مدل واقعی شامل همه اثرات بالا	۹۲.۳	۱۵.۳

حالت ایدهآل و واقعی ترسیم شده است. مقدار SNDR واقعی نتیجه شده  $dB = 92.3$  است که شامل همه اثرات غیر ایدهآلی نشان داده شده در جدول ۱ است. مقدار محدوده پویایی مدولاتور نیز در دو حالت ایدهآل و واقعی، در شکل ۸ نشان داده شده است.

لازم است اشاره کنیم که حداقل کردن توان مصرفی در کل یکی از اهداف اصلی در طراحی طبقات مختلف مدولاتور است که در بخش طراحی سیستمی به طور مستقیم به این موضوع پرداخته نشده است اما به طور غیر مستقیم با انتخاب بهترین حالت برای مشخصه های مدولاتور به دلیل این که از یک سو دقت مدولاتور کاسته نشود و از سوی دیگر توان نویز مداری افزایش نیابد، مقدار توان مصرفی را تا حد امکان بهینه کرده ایم.



شکل ۱۴: نحوه پیاده‌سازی الگوریتم DWA




شکل ۱۵: طیف خروجی مدولاتور با و بدون اعمال DWA.

از این رو طبقه پیش‌تقویت‌کننده با توجه به مسئله قبلی باید بهره بزرگ‌تری داشته باشد تا ولتاژهای خروجی خود را به سطحی برساند که مقایسه‌گر بتواند به خوبی تصمیم‌گیری کند و از طرفی مقدار آفست ارجاعی به ورودی کوانتایزر را کاهش دهد. شکل ۱۳ مدار پیش‌تقویت‌کننده و مقایسه‌گر را نشان می‌دهد. با توجه به نتایج شیوه‌سازی مقدار آفست لج مقایسه‌گر وقتی به ورودی ارجاع داده می‌شود برابر  $9 \text{ میلیولت}$  می‌گردد.


خروجی کوانتایزر که  $33 \text{ سطحی}$  است بعد از آمده‌شدن به یک مبدل DAC داده می‌شود و سیگنال خروجی DAC در ورودی مدولاتور با سیگنال ورودی جمع می‌شود. با توجه به شکل ۹ عناصر واحد DAC (۳۲) عدد خازن ( $C_{Si}$ ) عمل برگدان خروجی کوانتش شده مدولاتور به کمیت آنالوگ جهت مقایسه با سیگنال ورودی را انجام می‌دهند. به علت خواص غیر خطی که DAC از خود بروز می‌دهد، از یک الگوریتم خطی‌سازی به نام متوسط‌گیری وزن دار داده (DWA) قبل از مبدل DAC استفاده شده است (شکل ۱۰). الگوریتم DWA خطای DAC را تا حد قابل

قبولی بهبود می‌بخشد اما تونهای طیفی در خروجی ایجاد می‌کند. شیوه‌سازی‌ها نشان می‌دهد که توان تونهای ایجادی در عمل پایین‌تر از توان نویز مداری است. شکل ۱۵ مقدار SNDR را قبل و بعد از اعمال DWA با در نظر گرفتن اثر غیر ایده‌آلی DAC در هر دو حالت، نشان می‌دهد. مقدار SNDR بیان می‌کند که خطای DAC حدود  $-99 \text{ dB}$  می‌دهد. مقدار SNDR بیان می‌کند که خطای DAC محدود کننده دقت نمی‌باشد و می‌توان در تحقق مدولاتور از این الگوریتم استفاده کرد. همان‌طور که در شکل ۱۶ نشان داده شده است یک تقویت‌کننده عملیاتی فلدد-کاسکود دو طبقه کلاس A جهت استفاده در ساختار انتگرال‌گیر و بلوك فیلتر IIR استفاده شده است [۱۱].


در این ساختار علاوه بر خازن جبران‌ساز  $C_a$ ، خازن  $C_a$  نیز به همین منظور به کار گرفته شده تا بتوان با دورکردن قطب‌های مدار از مبدأ به سرعت و پهنای باند بالاتری نسبت به ساختارهای متداول دست یافته. ترانزیستورهای ورودی PMOS جهت افزایش سرعت (نرخ چرخش) تقویت‌کننده و کاهش نویز  $f/1$  به کار رفته است. نویز ارجاع شده به ورودی تقویت‌کننده در حالت حلقه بسته برابر است با [۱۱]



شکل ۱۱: تحقق فیلتر IIR مرتبه ۲ با یک تقویت‌کننده به همراه دیاگرام زمان‌بندی.



شکل ۱۲: کوانتایزر و مدار جمع کننده در ورودی آن.




شکل ۱۳: آرایش مدار مقایسه‌گر به همراه پیش‌تقویت‌کننده آن.

راحتی قسمت تفاضلی شکل رسم نشده است. به علت کمبودن سوینینگ خروجی فیلتر مرتبه ۲، این ساختار را می‌توان با یک تقویت‌کننده عملیاتی ساخت که همان دقت و کارایی فیلتر مرتبه ۲ با دو تقویت‌کننده عملیاتی را داشته باشد [۹].

مسیر p-path به وسیله خازن  $C_{h1}$  تحقق یافته است که در فاز  $\phi_1$  از خروجی نمونه‌برداری می‌کند و در فاز  $\phi_2$  به خازن  $C_1$  منتقل می‌کند. قسمت q-path با استفاده از نمونه‌برداری با تأخیر در مسیر فیدبک به وسیله دو مسیر خازنی ( $C_{h2}$ ،  $C_{h3}$ )، جمله  $\tilde{z}^{-1}C_{h2}$  را از (۴) تحقق می‌بخشد. قسمت دوم (صورت) چندجمله‌ای فیلتر IIR (۴) می‌تواند با انتگرال‌گیر انتهایی ترکیب شود تا در عمل پیاده‌سازی بلوك IIR با یک تقویت‌کننده عملیاتی صورت گیرد. وجود عدم تطابق بین خازن‌های مسیر q-path باعث می‌شود شکل دهی نویز بدتر شده و میزان تضعیف نویز کوانتیزاسیون کاهش یابد. اما به علت قرارگرفتن مسیر q-path در طبقات انتهایی، منجر به شکل دهی مرتبه دوم این اثر در ورودی شده و با  $0.5 \text{ dB}$  درصد عدم تطبيق خازن‌ها مقدار SNDR خروجی بالای ۹۰ دسی‌بل باقی می‌ماند.


همان‌طور که از شکل ۱۲ مشخص است در ورودی کوانتایزر از یک جمع‌کننده غیر فعال برای جمع کردن مسیرهای پیش‌خور ساختار مدولاتور، استفاده شده است [۵]. این روش نیاز به یک تقویت‌کننده عملیاتی دیگر را بر طرف می‌کند اما باعث می‌شود بهره جمع‌کننده کمتر از یک باشد که برای حل این مشکل باید از تکنیک مقایس‌بندی ولتاژهای مرجع ورودی کوانتایزر استفاده کرد.




شکل ۱۷: طیف خروجی مدولاتور حاصل از شبیه‌سازی سیستمی و Hspice.

جدول ۲: مقایسه نتایج گوششایی مختلف پروسس در مدولاتور مورد نظر.

	$V_{dd} = 1.3V$	$V_{dd} = 1.1V$
Temperature	= ۱۰۰ °C	= ۱۰۰ °C
SNDR (dB)	۹۶	۹۴.۸
DR (dB)	۹۷.۱	۹۵
$V_{dd} = 1.1V$	$V_{dd} = 1.3V$	
Temperature = -۲۰ °C	Temperature = -۲۰ °C	
SNDR (dB)	۹۷.۶	۹۹.۵
DR (dB)	۹۹	۱۰۱



شکل ۱۶: تقویت کننده عملیاتی استفاده شده در انتگرال گیر و فیلتر IIR.



شکل ۱۸: SNDR بر حسب تغییرات خازن‌ها با استفاده از شبیه‌سازی مونت‌کارلو.

جدول ۳: مقایسه نتایج پیاده‌سازی مدولاتور.

مشخصه	این کار	مرتبه ۵ تک-حلقه	مرتبه ۴ کسکید	[۱]	[۵]	[۳]
توبولوژی	توپولوژی	مرتبه ۵ تک-حلقه	مرتبه ۴ کسکید	۵۰ MHz	۴۰ MHz	۳۲ MHz
فرکانس نمونهبرداری	فرکانس نمونهبرداری	۹۶ MHz	۹۶ MHz	۲ Ms/s	۱.۵ Ms/s	۲ Ms/s
پهنای باند نرخ نایکوئیست	پهنای باند نرخ نایکوئیست	۱۲ Ms/s	۱۲ Ms/s	۸۰ dB	۹۶ dB	۸۳ dB
محدوده پویایی	محدوده پویایی	۹۲.۱ dB	۹۲.۱ dB	۱.۸ V	۱.۲ V	۱.۸ V
منبع تغذیه	منبع تغذیه	۱.۲ V	۱.۲ V	۱۸.۸ mW	۸.۷ mW	۱۵.۰ mW
توان مصرفی	توان مصرفی	۵.۳ mW	۵.۳ mW	۰.۱۸ um	۰.۲۵ um	۰.۱۸ um
تکنولوژی	تکنولوژی	۰.۱۳ um	۰.۱۳ um	۰.۲	۰.۲۶	۰.۱
معیار شایستگی (۱۰⁻³)	معیار شایستگی (۱۰⁻³)	۵۶	۵۶			

خروجی هر دو حالت اختلاف کمی با هم دارند و عملکرد یکسانی از جهت تضعیف کوانتیزاسیون از خود نشان می‌دهند.

مقدار SNDR که فقط شامل نویز کوانتیزاسیون و هارمونیک می‌باشد و نویز حرارتی در آن منظور نشده است، برابر ۹۹ دسی‌بل شده است. با در نظر گرفتن نویز حرارتی مقدار SNDR کل برابر ۹۱ دسی‌بل می‌شود. آنالیز گوششایی مختلف پروسس جهت بررسی حساسیت مدولاتور طراحی شده به ازای تغییرات دما و منبع تغذیه انجام شد. برای منبع تغذیه، رنج تغییرات  $\pm 10$  درصد از ولتاژ نامی خود در نظر گرفته شد. تغییرات دما نیز به ازای دو مقدار  $-20$  و  $100$  درجه انجام شد. نتایج برای تمام گوششایی پروسس به صورت نشان داده شده در جدول ۲ بدون در نظر گرفتن نویز مداری به دست آمد.

با استفاده از شبیه‌سازی مونت‌کارلو نیز می‌توان صحت عملکرد مدار را بررسی کرد. شکل ۱۸ مقدار SNDR ناشی از آنالیز مونت‌کارلو را به ازای تغییرات اندازه خازن‌ها (نمونه‌برداری و انتگرال گیری) حداقل تا  $0.5 \times 10^{-3}$  دسی‌بل دهد. این شبیه‌سازی بیان می‌کند عملکرد مدولاتور نسبت به اثرات غیر ایده‌آل مداری حساسیت کمی داشته و در مجموع  $3$  دسی‌بل افت عملکرد به ازای حداقل عدم تطابق وجود دارد.

در جدول ۳ خلاصه عملکرد مدولاتور به همراه مقایسه با کارهای

$$\bar{V}_n^{(in)} \approx \frac{4KT\beta}{3(C_a + C_s)} (1 + \frac{g_{m1} + g_{m2}}{g_{m1}}) \quad (12)$$

که در آن  $\beta$  ضریب فیدبک تقویت کننده می‌باشد. تقویت کننده فوق در انتگرال گیر اول که یکی از قسمت‌های بحرانی پیاده‌سازی است حداقل  $51$  دسی‌بل بهره،  $1/1$  مگاهرتز پهنای باند بهره- واحد و نرخ چرخش بالای  $500$  V/ $\mu$ s دارد. دو مدار فیدبک مد-مشترک (CMFB) برای کنترل ولتاژ مد-مشترک خروجی طبقه اول و همچنین طبقه دوم به کار رفته است و جریان ترانزیستورهای ورودی و خروجی را تنظیم می‌کند.

#### ۴- نتایج پیاده‌سازی و عملکرد مدولاتور

شکل ۱۷ طیف خروجی مدولاتور را بدون در نظر گرفتن نویز مداری نشان می‌دهد که در آن  $f_{in} = 515.625$  KHz و دامنه آن  $-2.5$  dBFS گرفته شده است. فرکانس نمونه‌برداری  $f_s = 96$  MHz و  $OSR = 8$  و  $f_s = 96$  MHz می‌باشد. این طیف که برای خروجی  $20.48$  نقطه‌ای نمودار رسم شده است دارای  $SNDR = 99.1$  dB و محدوده دینامیکی حدود  $10.1$  دسی‌بل در دمای  $27$  درجه سانتی‌گراد می‌باشد.

در این شکل طیف خروجی حاصل از شبیه‌سازی سیستمی سیمولینک MATLAB با شبیه‌سازی Hspice مقایسه شده است که نشان می‌دهد

## مراجع

- [1] R. Schreier and G. C. Temes, *Understanding Delta - Sigma Data Converters*, Wiley/IEEE Press, 2005.
- [2] M. Safi-Harb and G. W. Roberts, "Low power delta-sigma modulator for ADSL applications in a low-voltage CMOS technology," *IEEE Trans. on Circuits System I*, vol. 52, no. 10, pp. 2075-2089, Oct. 2005.
- [3] R. Jiang and T. Fiez, "A 14bit delta-sigma ADC with 8x OSR and 4 MHz conversion bandwidth in a 0.18um CMOS process," *IEEE J. Solid-State Circuits*, vol. 39, no. 1, pp. 63-74, Jan. 2004.
- [4] M. Yavari, O. Shoaei, and A. Rodriguez-Vazquez, "Double-sampling single-loop sigma delta modulator topologies for broad-and applications," *IEEE Trans.*, vol. 53, no. 4, pp. 314-318, Apr. 2006.
- [5] K. Nam, S. Lee, D. Su, and A. Wooley, "A low-voltage low-power sigma-delta modulator for broadband analog-to-digital conversion," *IEEE J. Solid-State Circuits*, vol. 40, no. 9, pp. 1855-1864, Sep. 2005.
- [6] J. Silva, U. Moon, J. Steensgaard, and G. Temes, "Wideband low distortion delta - sigma ADC topology," *Electronics Letters*, vol. 37, no. 12, pp. 737-738, Jun. 2001.
- [7] S. Brigati, F. Francesconi, P. Malcovati, D. Tonietto, A. Baschirotto, and F. Maloberti, "Modeling sigma-delta modulator non idealities in SIMULINK," in *Proc. IEEE Int. Symp. on Circuits and Systems, ISCAS'99*, vol. 2, pp. 384-387, Orlando, US, 30 May-2 Jun. 1999.
- [8] G. Suarez, M. Jimenez, and F. O. Fernandez, "Behavioral modeling methods for switched - capacitor  $\Sigma\Delta$  modulators," *IEEE Trans. on Circuits and Systems I*, vol. 54, no. 6, pp. 1236-1244, Jun. 2007.
- [9] A. Safarian, F. Sahandi, and S. Atarodi, "A new low-power delta-sigma modulator with the reduced number of op-amps for speech band applications," in *Proc. IEEE Int. Symp. on Circuits and Systems, ISCAS'03* vol. 1, pp. 1033-1036, Bangkok, Thailand, 25-28 May 2003.
- [10] P. Balmelli and Q. Huang, "A 25-MS/s 14-b 200-mW sigma delta modulator in 0.18um CMOS," *IEEE J. of Solid - State Circuits*, vol. 39, no. 12, pp. 2161-2170, Dec. 2004.
- [11] M. Yavari and O. Shoaei, "Hybrid cascade compensation for two-stage CMOS opamps," *IEICE Trans. on Electronics*, vol. 88, no. 3, pp. 1161-1165, Jun. 2005.
- [12] S. Rabii and B. A. Wooley, *The Design of Low-Voltage, Low-Power Sigma-Delta Modulators*, Kluwer Academic Publisher, Boston, 1999.
- [13] M. Taghizadeh, A. Nabavi, and D. Mahmoodi, "A 15 bits 12 MS/s 5th-order sigma-delta modulator for communication applications," in *Proc. Int. Conf. on Microelectronics, ICM2008*, pp. 408-411, Sharjah, UAE, Dec. 2008.

مهندی نقی زاده تحصیلات خود را در مقاطع کارشناسی و کارشناسی ارشد برق-الکترونیک به ترتیب در سالهای ۱۳۸۲ و ۱۳۸۷ از دانشگاه شیازار و دانشگاه تربیت مدرس به پایان رسانده است. در دوره کارشناسی ارشد تحقیقاتش بر روی طراحی مبدل‌های سیگما-دلتای باند وسیع بوده است. زمینه‌های تحقیقاتی مورد علاقه ایشان عبارتند از: مدارهای آنالوگ به دیجیتال، رادیویی نرم افزاری، مدارات فرکانس بالا و طراحی مدارهای توان پایین.

عبدالرضا نبوی در سال ۱۳۶۵ و ۱۳۶۷ مبرک کارشناسی و کارشناسی ارشد خود را در رشته مهندسی برق-الکترونیک از دانشگاه تهران و در سال ۱۳۷۲ موفق به اخذ درجه دکترا در مهندسی الکترونیک از دانشگاه McGill کانادا گردید. از سال ۱۳۷۲ تاکنون عضو هیأت علمی دانشکده برق و کامپیوتر دانشگاه تربیت مدرس تهران می‌باشد. زمینه‌های علمی مورد علاقه نامبرده متعدد بوده و شامل موضوعاتی مانند طراحی مدارهای پایه‌ای منطقی VLSI برای کاربردهای توان پایین، طراحی مبدل‌های ADC و DAC در توان و ولتاژ پایین، طراحی مدارهای RF همچون LNA، میکسر و سیستم‌های فرآیند باند می‌باشد.

مشابه آمده است. برای مقایسه بهتر بین کارهای انجام‌شده از معیار شایستگی (FOM) که با (۱۳) تعریف می‌شود [۱۲]، استفاده می‌کنیم

$$FOM = \frac{4KT \times DR \times BW_N}{P_{diss}} \quad (13)$$

که در آن  $DR$  محدوده پویایی مبدل سیگما-دلتاست که به جای مقدار دسی‌بل آن از نسبت توان آن استفاده می‌شود و  $BW_N$  پهنای باند نرخ نایکویست مبدل و  $P_{diss}$  توان مصرفی مدار است.

با توجه به جدول ۳ معیار شایستگی مبدل پیاده‌سازی شده، بیشتر است که علت این امر را می‌توان افزایش پهنای باند و رودی مبدل و  $DR$  سیستم بیان کرد که در ازای افزایش نسبتاً کم توان مصرفی مدار به دست آمده است. به عنوان نمونه در [۳] نیز از فیلتر IIR در ساختار مدولاتور تک‌حلقه مرتبه ۵ استفاده شده، اما به خاطر به کارگیری ساختارهای متداول سیگما-دلتا، سوینینگ طبقات آن زیاد بوده علاوه بر کاهش یافتن محدوده دینامیکی، توان مصرفی مدولاتور را نیز بالا برده و معیار شایستگی را پایین آورده است. در [۵] محدوده پویایی مدولاتور بالای ۹۰ دسی‌بل است اما به علت بالابودن توان مصرفی که به علت پیچیده‌بودن ساختار می‌باشد، معیار شایستگی آن پایین است.

در ساختار ارائه شده، کاهش سوینینگ خروجی طبقات در فیلتر حلقه مدولاتور و همچنین تعداد تقویت‌کننده عملیاتی مورد نیاز، عامل اصلی مصرف توان کمتر نسبت به ساختارهای مشابه است که همه به علت استفاده از فیلتر IIR و کاهش پیچیدگی مدولاتور حاصل شده است [۱۳].

## ۵- نتیجه‌گیری

در این مقاله یک مدولاتور سیگما-دلتای مرتبه ۵ با دقت بالا و عرض باند وسیع در محیط MATLAB و Hspice شبیه‌سازی و پیاده‌سازی شده است. استفاده از ترکیب انتگرال‌گیر و فیلتر IIR در مدولاتور نشان می‌دهد می‌توان به دقت بالای ۱۵ بیت و پهنای باند بالا با پایداری مناسب مدولاتور دست یافت. این ساختار در مقایسه با ساختارهای مشابه با توجه به این که تعداد تقویت‌کننده‌های عملیاتی آن و در نتیجه توان مصرفی کل مدولاتور کاهش یافته، دارای عملکرد خروجی یکسانی است. با نرخ بیش نمونه‌برداری ۸ SNDR نهایی برابر ۹۱ دسی‌بل و پهنای باند اندازه‌گیری شده حدود ۶ مگاهرتز می‌باشد.

## سپاس‌گزاری

این تحقیق توسط مرکز تحقیقات مخابرات ایران پشتیبانی شده است که بدین وسیله از این مرکز تشکر و قدردانی می‌شود.