


رگولاتور ولتاژ با افت کم CMOS بدون خازن بیرونی و با مسیر سریع جاسازی شده در تقویت‌کننده خط

رسول فتحی‌پور و علیرضا صابرکاری



شکل ۱: ساختار متداول یک LDO.

میکروفاراد است [۲] تا [۷]. اگرچه به کارگیری خازنی با این مقدار می‌تواند مزایایی به همراه داشته باشد که در بخش ۲ به آن اشاره خواهد شد، ولی امکان مجتمع‌سازی کامل مدار را از میان می‌برد و برای کاربردهای درون-تراسه‌ای و سیستم روی تراشه (SoC) مناسب نیست. این امر سبب شده که برای کاربردهای درون-تراسه‌ای طراحی به سمت رگولاتورهای LDO بدون خازن خروجی (خازن خروجی) به صورت درون-تراسه) سوق داده شود [۸] تا [۱۵]. ولی چالش‌هایی در برابر مجتمع‌سازی کامل و حذف خازن بیرونی وجود دارد که نیاز به وجود یک مسیر سریع را به منظور ارتقای عملکرد دینامیکی مدار در برابر تغییرات گذراشی بار می‌طلبید.

در [۸] یک رگولاتور LDO با پاسخ زمانی بسیار سریع و با خازن درون-تراسه‌ای nF_۶/۶ دارد و در نتیجه برای کاربردهای توان پایین مناسب نیست. در [۹] از یک ضرب‌کننده خازنی به صورت یک طبقه مجزا و خارج از مسیر اصلی حلقه فیدبک بین خروجی رگولاتور و گیت ترانزیستور عبوری به منظور پیاده‌سازی یک مسیر سریع برای افزایش سرعت پاسخ مدار به استفاده بار استفاده شده که بدون داشتن سودمندی برای حلقة اصلی فیدبک سبب مصرف توان اضافی می‌شود. مدار ارائه شده در [۱۰] به روش میلر متداخل جبران‌سازی شده و در آن به منظور داشتن حاشیه فاز کافی و کنترل ضریب میرایی از خازن‌های جبران‌ساز با اندازه pF_{۵۰} استفاده شده است. پیاده‌سازی خازن‌هایی با این اندازه، سطح زیادی از تراشه را اشغال می‌کند، ضمن آن که ولتاژ خروجی به ازای تغییر جریان بار دچار تغییرات شدیدی می‌شود. رگولاتورهای LDO بر پایه دنبال‌کننده ولتاژ Flipped (FVF) در [۱۱] تا [۱۳] ارائه شده‌اند. رگولاتورهای LDO در [۱۱] و [۱۲] به دلیل داشتن ساختار ساده می‌توانند به راحتی پایدار باشند ولی به دلیل پایین‌بودن بهره حلقة از تنظیم بار و خط ضعیف رنج می‌برند. در [۱۳] اگرچه بهره حلقة به منظور بهبود تنظیم بار و خط افزایش یافته است ولی به ازای خازن خروجی pF_{۵۰} نیازمند دهافل جریان بار به میزان mA_۳ برای حفظ پایداری است و با افزایش بار خازنی خروجی این میزان افزایش می‌یابد. به طور مشابه، LDO‌های

چکیده: در این مقاله یک رگولاتور ولتاژ با افت کم (LDO) بدون نیاز به خازن بیرونی ارائه شده که در آن به منظور صرفه‌جویی در مصرف توان، ایجاد مسیر سریع برای ارتقای عملکرد دینامیکی در برابر تغییرات گذراشی بار و ایجاد فاصله بین قطب‌های مدار یک ضرب‌کننده خازنی بر پایه تقویت‌کننده جریان در داخل تقویت‌کننده خط جاسازی شده است. رگولاتور LDO پیشنهادی در تکنولوژی CMOS ۰.۳۵ μm برای ایجاد ولتاژ خروجی ۷ V به ازای افت ولتاژ ۲۰۰ mV طراحی شده و قابلیت جریان‌دهی به محدوده وسیعی از بار بین ۰ تا ۱۰۰ mA را به ازای جریان خاموشی mA_{۲۲} دارد. برای انجام یک مقایسه منصفانه، تعدادی از LDO‌های گزارش‌شده قبلی نیز توسط HSPICE و با به کارگیری مقادیر گزارش‌شده در خود مراجع شبیه‌سازی شده‌اند. نتایج شبیه‌سازی و مقایسه بر پایه عدد شاخص‌گی (FOM) نشان‌دهنده بهبود مشخصات LDO پیشنهادی است.


کلید واژه: تقویت‌کننده خط، رگولاتور ولتاژ با افت کم، ضرب‌کننده خازنی، مسیر سریع.

۱- مقدمه

مدیریت توان در کاربردها و لوازم الکترونیک بر مبنای باتری از اهمیت زیادی برخوردار است. یک واحد مدیریت توان پیشرفته برای کاربردهای درون-تراسه‌ای نیازمند تعداد زیادی رگولاتور ولتاژ به منظور راهاندازی الامان‌ها و بلوک‌های عملیاتی مختلف است [۱]. مصرف کم و مدیریت بهینه توان برای لوازم الکترونیک قابل حمل نظری تلفن‌های همراه و PDAها به منظور کاهش جریان و توان حالت سکون و افزایش عمر باتری یک امر ضروری است. رگولاتورهای با افت کم (LDO) یک انتخاب مناسب به ویژه برای بلوک‌های حساس به نویز آنالوگ و RF هستند که می‌توانند هم به تنهایی به کار روند و هم به دلیل فراهم‌آوردن ولتاژ ثابت کم‌نویز به عنوان پسا-رگولاتور بعد از مبدل‌های سوئیچینگ مورد استفاده قرار گیرند [۲].

شکل ۱ ساختار متداول یک LDO را نشان می‌دهد که از یک تقویت‌کننده خط به منظور تشخیص خط بین ولتاژ‌های خروجی و مرجع، یک ترانزیستور عبوری (M_p) به منظور جریان‌دهی مناسب به بار که توسط تقویت‌کننده خط کنترل می‌شود، شبکه فیدبک (R_{F_1} و R_{F_2}) و خازن خروجی تشکیل شده است. در مدارهای LDO کلاسیک اندازه خازن خروجی به منظور فراهم‌آوردن عملکردی پایدار در مدار حدود چند

این مقاله در تاریخ ۷ خرداد ماه ۱۳۹۱ دریافت و در تاریخ ۲۰ خرداد ماه ۱۳۹۲ بازنگری شد. این تحقیق توسط ستاد توسعه فناوری میکروالکترونیک، دانشگاه گیلان و صندوق حمایت از پژوهشگران و فناوران کشور پشتیبانی شده است. رسول فتحی‌پور، آزمایشگاه میکروالکترونیک، گروه مهندسی برق، دانشکده فنی، دانشگاه گیلان، رشت (email: rasoulfathipour@yahoo.com). علیرضا صابرکاری، آزمایشگاه میکروالکترونیک، گروه مهندسی برق، دانشکده فنی، دانشگاه گیلان، رشت (email: a_saberkari@guilan.ac.ir).



شکل ۳: جاسازی بافر جریان در تقویت‌کننده خطا.

ایجاد یک مسیر سریع به منظور کاهش زمان عکس‌العمل مدار احساس می‌شود. همچنین با کاهش اندازه خازن خروجی فاصله میان قطب‌های موجود در گره خروجی و گیت ترانزیستور عبوری M_p به ازای جریان‌های کم خروجی به شدت کاهش می‌یابد و این امر می‌تواند سبب ناپایداری مدار شود. بنابراین ایجاد فاصله مناسب بین این قطب‌ها باید مد نظر قرار گیرد. ساده‌ترین روش برای پیاده‌سازی مسیر سریع، قراردادن یک خازن میان گره خروجی و گیت ترانزیستور M_p است. اگر یک تغییر شدید و آنی در گره خروجی اتفاق بیفتد، این خازن به عنوان یک مشتق‌گیر عمل کرده و می‌تواند بسته به جهت تغییرات، جریان قابل توجهی را از خازن گیت کشیده و یا به آن تزریق کند [۹]. با توجه به اثر میلری، این خازن می‌تواند فاصله مناسبی بین قطب‌ها ایجاد کند اما وجود خازنی با اندازه قابل توجه بین این دو گره، سبب کاهش اندازه صفر سمت راست ناشی از این مسیر پیش‌خور به خروجی شده (به ویژه به ازای ترارسانایی کم M_p) و این امر سبب ناپایداری مدار می‌شود [۱۷].

برای اتصال خازن بین گره خروجی و گیت M_p می‌توان از یک بافر جریان استفاده کرد. در این حالت علاوه بر ایجاد فاصله کافی بین دو قطب، صفر سمت راست حذف و مسیر سریع نیز حفظ خواهد شد.


مدل سیگنال کوچک این مدار مطابق شکل ۲ است که در آن R_o و R_b به ترتیب مقاومت خروجی تقویت‌کننده خطا، مقاومت معادل گره خروجی و مقاومت ورودی بافر جریان، C_o خازن انباشته شده در گره M_p و C_b خازن جبران‌ساز است. پیاده‌سازی این بافر جریان و تقویت‌کننده خطا می‌تواند سیستم یک تقویت‌کننده کسکود مطابق شکل ۳ تغییر گیرد که در آن M_p در آرایش گیت-مشترک قرار دارد و به عنوان یک بافر جریان عمل می‌کند. با انجام تحلیل سیگنال کوچک برای

شکل ۲، تابع تبدیل حلقه-باز مدار برابر خواهد بود با [۱۸]

$$H(s) = \frac{-A \cdot (1 + s \frac{C_b}{g_{mb}})}{(1 + s C_b g_{mp} R_o)(1 + s \frac{C_o C_{out}}{C_b g_{mp}} + s^2 \frac{C_o C_{out}}{g_{mp} g_{mb}})} \quad (2)$$

با توجه به (۲) علاوه بر حذف کامل صفر سمت راست یک صفر سمت چپ نیز تولید می‌شود. همچنین مخرج کسر یک قطب غالب و یک جفت قطب مزدوج را پیش‌بینی می‌کند. برای قطب مزدوج مقادیر فرکانس طبیعی و ضریب میرایی عبارتند از

$$\omega_n = \sqrt{\frac{g_{mp} g_{mb}}{C_o C_{out}}} \quad , \quad \zeta = \frac{1}{2C_b} \sqrt{\frac{C_o C_{out} g_{mb}}{g_{mp}}} \quad (3)$$



شکل ۲: مدار معادل سیگنال کوچک LDO با بافر جریان.

پیشنهادی در [۱۴] و [۱۵] نیز نیازمند حداقل جریان بار برای حفظ پایداری هستند زیرا وقتی جریان بار کم است قطب‌های مختلط غیر غالب که دارای ضریب کیفیت بالایی هستند، باعث ایجاد بیک در اندازه بهره حلقه-باز سیستم در نزدیکی فرکانس بهره واحد می‌شوند.

هدف این مقاله طراحی یک رگولاتور ولتاژ با افت کم بدون نیاز به خازن بیرونی است که در آن از یک ضرب‌کننده خازنی بر پایه تقویت‌کننده جریان استفاده شده و به منظور صرفه‌جویی در مصرف توان، مسیر سریع ایجاد شده توسعه ضرب‌کننده خازنی در داخل تقویت‌کننده خطا جاسازی شده است. بخش ۲ به بررسی مزایای وجود خازن بیرونی در LDO می‌پردازد. در بخش ۳ نحوه ایجاد مسیر سریع و شبکه جداکننده قطب‌ها در LDO تمام مجتمع و بدون خازن بیرونی تشریح می‌شود. در بخش ۴ مدار LDO تمام مجتمع و بدون خازن بیرونی معرفی می‌شود. نتایج شبیه‌سازی و نتیجه‌گیری به ترتیب در بخش‌های ۵ و ۶ ارائه خواهد شد.

۲- مزایای وجود خازن بیرونی در LDO


به کارگیری خازن خروجی به شکل بیرون تراشه‌ای و با اندازه بزرگ سبب کاهش ریبل ولتاژ خروجی به هنگام تغییرات آنی جریان بار یا تغییرات آنی ولتاژ خط می‌شود. برای بررسی دقیق‌تر فرض می‌شود جریان خروجی در شکل ۱ به صورت آنی و به طور قابل ملاحظه‌ای تغییر کند. در این حالت به علت محدودیت پهنه‌ای باند حلقه فیدبک، می‌توان جریان ترانزیستور M_p را تقریباً ثابت در نظر گرفت. بنابراین خازن خروجی با انتقال بار از تغییرات شدید ولتاژ خروجی جلوگیری می‌کند. اگر تغییرات آنی بار بین 0 تا I_{max} و مقدار جریان خاموشی M_p تقریباً صفر فرض شود، اندازه تغییرات ولتاژ خروجی برابر است با [۹]

$$\Delta V_{out} \equiv \frac{I_{max} \Delta t}{C_{out}} \quad (1)$$


که در آن Δt مدت زمان لازم برای عکس‌العمل حلقه فیدبک و در نتیجه تغییر جریان M_p است. بدیهی است که اندازه تغییر ولتاژ خروجی با رابطه C_{out} رابطه عکس دارد. همچنین به سبب وجود مقاومت الکتریکی سری با خازن (ESR) استفاده از خازن‌های بزرگ سبب بروز یک صفر سمت چپ در تابع تبدیل حلقه-باز می‌شود. وجود این صفر تا حد زیادی می‌تواند به پایداری مدار کمک کند [۱۶]. در کنار تمام مزایا امکان مجتمع‌سازی خازن‌های بزرگ وجود ندارد. بنابراین در مدارهای تمام مجتمع LDO باید تمهیداتی برای بهبود عکس‌العمل حلقه و افزایش پایداری صورت گیرد.

۳- مسیر سریع و شبکه جداکننده قطب‌ها


با توجه به آنچه که گفته شد، در مدارهای LDO تمام مجتمع لزوم



شکل ۶: (الف) ساختار کلی ضرب کننده خازنی بر پایه تقویت کننده جریان و (ب) پیاده سازی مداری.



شکل ۴: پاسخ فرکانسی حلقه-باز LDO با بافر جریان جاسازی شده در تقویت کننده خط.



شکل ۵: پاسخ فرکانسی مدار ضرب کننده خازنی.

شکل ۶: V_{b1} به صورت (۴) است که در آن C_b خازن انباسته شده در گره درین M_1 است [۱۹].


$$\frac{V_{b1}}{V_i} = \frac{-s(g_{mb1}R_b - 1)C_b}{g_{mb1}(1 + s\frac{C_b}{g_{mb1}} + s^2\frac{C_bR_bC_b}{g_{mb1}})} \quad (4)$$

وجود قطب‌های پارازیتی در این مدار می‌تواند سبب تنزل قابلیت ضرب کننده‌ی در فرکانس‌های بالا شود اما چون معمولاً مدارهای LDO دارای پهنای باند کوچک‌تر از ۱ MHz هستند، با انجام یک طراحی خوب می‌توان این قطب‌ها را به فرکانس‌های بالاتر از فرکانس بهره واحد LDO فرستاد. بنابراین می‌توان (۴) را به صورت زیر ساده کرد

$$\frac{V_{b1}}{V_i} = \frac{-s(g_{mb1}R_b - 1)C_b}{g_{mb1}} \quad (5)$$

شکل ۷ نشان‌دهنده پاسخ فرکانسی مدار ضرب کننده خازنی به ازای با توجه به آن به ازای فرکانس‌های پایین‌تر از ۳/۴ MHz قابلیت ضرب کننده‌ی این مدار حفظ می‌شود.


از ضرب کننده خازنی می‌توان برای پیاده سازی مسیر سریع و شبکه جدا کننده قطب‌ها در مدار LDO استفاده کرد. مدار ضرب کننده خازنی شکل ۶ می‌تواند به صورت یک طبقه مجزا و خارج از مسیر اصلی حلقه




شکل ۶: پاسخ گذراي ولتاژ خروجي به ازاي تعديل جريان خروجي که برای a, b, c به ترتيب $C_b = 100 \text{ pF}$, 10 pF و 1 pF است.

به ازای تعديل جریان بار از ۰ تا I_{max} افزایش می‌یابد که این امر سبب دورشدن قطب مزدوج و در نتیجه افزایش حاشیه فاز می‌گردد. شکل ۴ پاسخ فرکانسی حلقه-باز این مدار را به ازای مقادیر ترازرسانی تقویت کننده خط، ترازرسانی ترانزیستور M_1 ، خازن‌های جبران‌ساز و خروجی به ترتیب $C_b = 10 \text{ pF}$, $g_{mb1} = 250 \mu\text{S}$, $g_{mb2} = 180 \mu\text{S}$ و $C_b = 100 \text{ pF}$ نشان می‌دهد. همان‌گونه که مشاهده می‌شود، به ازای مقادیر مختلف جریان بار، جداسازی قطب‌ها به خوبی صورت گرفته است. شکل ۵ تغییرات ولتاژ خروجی این مدار را به ازای تعديل جریان خروجی بین ۰ تا ۵۰ mA با زمان صعود ۱ μs و مقادیر متفاوت C_b نشان می‌دهد. آشکار است که افزایش مقدار C_b سبب افزایش خازن مؤثر بین گره خروجی و گیت M_p شده و از افت شدید ولتاژ خروجی جلوگیری می‌کند ولی از طرف دیگر به منظور کاهش سطح مصرفی تراشه، باید مقادیر C_b کاهش یابد. بنابراین لزوم به کارگیری یک ضرب کننده خازنی احساس می‌شود تا بدون نیاز به افزایش سطح مصرفی، خازن مؤثر بین گره‌های خروجی و گیت M_p افزایش یابد.

شکل ۶ پیاده سازی مداری یک ضرب کننده خازنی - موازی ایجاد شده تقویت کننده جریان نشان می‌دهد. فیدبک منفی موازی - موازی ایجاد شده توسط مقاومت R_b منجر به کاهش امپدانس ورودی دیده شده توسط خازن C_b می‌شود. ابتدا جریان عبوری از خازن C_b به ولتاژ V_{b1} تبدیل شده و سپس این ولتاژ توسط طبقه رسانایی انتقالی g_{mb2} که توسط ترانزیستور M_2 تحقق می‌یابد، به جریان بازگردانده می‌شود. با فرض یکسان بودن ترانزیستورهای M_1 و M_2 ، ضربی ضرب کننده خازنی در این مدار تقریباً برابر $g_{mb1}R_b$ است که در آن g_{mb1} ترازرسانی ترانزیستور M_1 است. برای بررسی رفتار فرکانسی این مدار تابع تبدیل از



شکل ۱۰: پاسخ فرکانسی حلقه-باز LDO پیشنهادی.



شکل ۸: مدار LDO پیشنهادی.


$$\begin{aligned} A_v &= g_{mb} R_o g_{mp} R_o \frac{R_{F_V}}{R_{F_V} + R_{F_V}} \\ \omega_{p_V} &= \frac{1}{[R_o g_{mp} R_o (g_{mb} R_b - 1) C_b]} \\ \omega_T &\approx \frac{g_{mb} R_{F_V}}{[(g_{mb} R_b - 1) C_b] [R_{F_V} + R_{F_V}]} \end{aligned} \quad (7)$$

همچنین فرکانس قطب غیر غالب و صفر سمت چپ ناشی از مسیر ایجادشده توسط C_b و R_b به خروجی عبارتند از

$$\begin{aligned} \omega_{p_V} &\approx \frac{g_{mp} (g_{mb} R_b - 1) C_b}{C_b C_{out}} \\ \omega_Z &= \frac{2g_{mb}}{[(g_{mb} R_b + 1) C_b]} \end{aligned} \quad (8)$$

با افزایش جریان بار از ۰ تا I_{max} مقادیر قطب غالب و صفر سمت چپ تغییرات چنانی نمی‌کنند، اما به سبب افزایش g_{mp} قطب غیر غالب به فرکانس‌های بالاتری منتقل شده و در نتیجه حاشیه فاز بهبود می‌یابد. با توجه به (۶)، یک صفر سمت چپ دیگر و یک جفت قطب مزدوج موهومی ناشی از المان‌های پارازیتی مدار ضرب کننده خازنی در فرکانس‌های بالاتر از ω_T ظاهر می‌شوند. به طور کلی وجود صفرهای سمت چپ درتابع تبدیل به خاطر افزایش فاز سیستم سبب پایداری بیشتر می‌شوند. اما از طرف دیگر، هنگامی که این صفرها در فرکانس‌های نزدیک ω_T قرار داشته باشند می‌توانند سبب کاهش حاشیه بهره شوند که این امر به دلیل کاهش بسیار سریع فاز و وقوع پیک در اندازه بهره به سبب وجود قطب‌های موهومی در فرکانس‌های بعد از ω_T است [۹]. برای کاهش اثر این صفرها در فرکانس‌های بالا از خازن C_F برای ایجاد یک قطب در فرکانس‌های کمی بالاتر از ω_T استفاده شده است.

شکل ۱۰ شبیه‌سازی پاسخ فرکانسی حلقه-باز مدار LDO پیشنهادی را به ازای جریان‌های متفاوت خروجی، $R_b = 100\text{k}\Omega$ ، $I_B = 1\mu\text{A}$ و $C_F = 1\text{pF}$ نشان می‌دهد. مقدار حاشیه فاز برای این مدار به ازای جریان‌های بار ۰، ۱ mA و ۱۰۰ mA به ترتیب ۴۰، ۸۷ و ۸۹ درجه است.



شکل ۹: مدار معادل سیگنال کوچک LDO پیشنهادی.


فیدبک بین خروجی LDO و خروجی تقویت‌کننده خطأ قرار گیرد [۳] و [۹] اما قرارگرفتن به این شکل سبب مصرف توان اضافی بدون داشتن سودمندی برای حلقه اصلی فیدبک می‌شود. در صورتی که بتوان این ضرب کننده خازنی را در داخل تقویت‌کننده خطأ جاسازی کرد، می‌توان از مصرف این توان اضافی جلوگیری نمود.

۴- مدار LDO پیشنهادی


شکل ۸ مدار LDO پیشنهادی را نشان می‌دهد که در آن ضرب کننده خازنی جاسازی شده در تقویت‌کننده خطأ از خازنی در آن ضرب کننده، R_b ، M_L و M_V و منابع جریان M_H و M_V تشکیل شده است، که در واقع تمامی این ترانزیستورها جزئی از تقویت‌کننده خطأ نیز هستند. نتایج شبیه‌سازی نشان خواهد داد که ضرب کننده خازنی جاسازی شده ضمن مصرف توان کم، می‌تواند در ایجاد فاصله بین قطب‌ها و ایجاد مسیر سریع مؤثر باشد. شکل ۹ مدار معادل سیگنال کوچک LDO پیشنهادی را نشان می‌دهد که در آن g_{mb} و g_{mp} به ترتیب ترارسانایی ترانزیستورهای M_L و M_V ، R_o و R_{pb} به ترتیب M_H و M_P و گیت M_L هستند. خازن‌های C_1 و C_{pb} نیز به ترتیب خازن‌های معادل در گیت M_P و گیت M_L هستند.

با انجام تحلیل سیگنال کوچک، تابع تبدیل حلقه-باز مدار مطابق (۶) به دست می‌آید که در آن A_v و ω_{p_V} به ترتیب اندازه بهره حلقه فرکانس پایین و فرکانس قطب غالب مدار هستند.

$$H(s) = \frac{A_v (1 + s \frac{(g_{mb} R_b + 1) C_b}{2g_{mb}}) (1 + s \frac{1}{g_{mb} R_b + 1} (R_b C_{pb} + \frac{C_1}{g_{mp}}))}{(1 + \frac{s}{\omega_{p_V}}) (1 + s \frac{C_1 C_{out}}{g_{mp} (g_{mb} R_b - 1) C_b}) (1 + s \frac{C_b}{g_{mb}} + s^2 \frac{C_b R_b C_{pb}}{g_{mb}}) (1 + s R_{F_V} C_F)} \quad (9)$$



(الف)



(ب)

شکل ۱۲: شکل موج ولتاژ خروجی به ازای تغییرات جریان بار در LDO پیشنهادی، (الف) از 100 mA به 1 mA و از 1 mA به 100 mA و (ب) از 10 mA به 50 mA و از 50 mA به 100 mA .


جدول ۲: مشخصات LDO پیشنهادی.

اندازه بھره حلقه	$45 \text{ dB} - 68 \text{ dB}$
رگولاسیون بار	$49 \mu\text{V}/\text{mA}$
رگولاسیون خط برای I_{\max}	7 mV/V
(PSR) رد منبع تغذیه	$1 \text{ mA} - 42 \text{ dB}$ در بار
در فرکانس 10 kHz	$100 \text{ mA} - 33 \text{ dB}$ در بار


به منظور نشان دادن سودمندی مسیر سریع در LDO پیشنهادی مقایسه ای بین تحلیل زمانی این مدار و مدارهای ارائه شده در [۹] و [۱۰] انجام شده است. برای انجام یک مقایسه منصفانه، در این مقاله LDO های [۹] و [۱۰] نیز توسط HSPICE و با به کارگیری مقادیر گزارش شده در خود مراجع شبیه سازی شده اند. تنها مورد اختلافی با [۹] مربوط به خازن C_F می باشد که به منظور جلوگیری از نوسان مدار، 3 pF در نظر گرفته شده است. همچنین در شبیه سازی مدار LDO [۱۰] به منظور مدل کردن خازن ابیاسته شده در گره خروجی و یکسان سازی مدارها، $C_{out} = 100 \text{ pF}$ فرض شده است. کلیه شبیه سازی ها برای هر سه مدار در حالت افت کم ولتاژ خروجی نسبت به تغذیه انجام شده است.

شکل ۱۱ تغییرات ولتاژ خروجی را به ازای تغییر جریان بار خروجی بین 0 و I_{\max} با زمان صعود و نزول $1 \mu\text{s}$ نشان می دهد. مقدار I_{\max} برای LDO های [۹]، پیشنهادی و [۱۰] به ترتیب 100 mA ، 50 mA و 100 mA و برای هر سه مدار $C_{out} = 100 \text{ pF}$ است.

به منظور بررسی دقیق تر LDO پیشنهادی، پاسخ زمانی این مدار به ازای تغییرات مختلف جریان بار در شکل ۱۲ نمایش داده شده است که برای همه حالات، مدار پایدار بوده و ΔV_{out} کوچک تر یا مساوی mV است. 200



(الف)



(ب)

شکل ۱۱: شکل موج های ولتاژ خروجی به ازای تغییرات جریان بار که (الف) b و (ب) c به ترتیب [۹]، مدار پیشنهادی و [۱۰] هستند، (الف) تغییر از صفر به I_{\max} و (ب) تغییر از I_{\max} به صفر.

جدول ۱: ابعاد ترانزیستورهای LDO پیشنهادی.

Transistors	W (μm)	L (μm)
M_1, M_7	۴	۱
M_3, M_4	۱	۲,۸
M_5, M_6	۱۰	۲,۸
M_6, M_8	۹	۱,۵
M_P	۱۷۰۰	۰,۳۵

۵- نتایج شبیه سازی

مدار LDO پیشنهادی در تکنولوژی $0.35 \mu\text{m}$ CMOS برای ایجاد ولتاژ خروجی $V_{out} = 1.8 \text{ V}$ به ازای $V_{in} = 2 \text{ V}$ و $V_{ref} = 1 \text{ V}$ طراحی شده و قابلیت جریان دهی به محدوده وسیعی از بار بین 0 تا 100 mA دارد در حالی که جریان خاموشی برای این مدار فقط $22 \mu\text{A}$ است. ابعاد ترانزیستور عموری M_p برابر $W/L = 17 \text{ m}/0.35 \mu\text{m}$ بود که در نظر گرفته شده که به ازای آن ترانزیستور برای جریان های سنتگین خروجی به تردد می رود. به منظور داشتن بھره حلقه کافی به ازای جریان های سنتگین خروجی، طول کanal ترانزیستورهای M_1 تا M_8 چند برابر $0.35 \mu\text{m}$ است. ابعاد ترانزیستور شده و ابعاد ترانزیستورهای مدار LDO پیشنهادی در جدول ۱ آمده است.

مقدار رگولاسیون های بار و خط مدار LDO پیشنهادی به ترتیب برابر $49 \mu\text{V}/\text{mA}$ و 7 mV/V بوده و مقدار رد منبع تغذیه (PSR) در فرکانس های 10 kHz و 100 kHz به ازای جریان بار 1 mA و 100 mA ترتیب برابر -42 dB ، -43 dB ، -32 dB و -33 dB است. جدول ۲ مشخصات مدار LDO پیشنهادی را نشان می دهد.

جدول ۳: مقایسه نتایج.

	Sim. [۹]	Exp. [۹]	Sim. [۱۰]	Exp. [۱۰]	پیشنهادی	LDO
V_{in} (V)	۳	۳	۲	۳,۳	۲	
V_{out} (V)	۲,۸	۲,۸	۱,۸	۱,۸	۱,۸	
I_{out} (mA)	-۵۰	-۵۰	-۱۵۰	-۱۵۰	-۱۰۰	
I_Q (μA)	۶۶	۶۵	۲۰	۲۰	۲۲	
C_{out} (pF)	۱۰۰	۱۰۰	۱۰۰	-	۱۰۰	
C_{Total} (pF)	۶	۶	۱۰۰	۱۰۰	۳	
T_{settle} (μS)	۶	≈۱۵	>۹۰	≈۱۰	۸,۵	
(Error%)	(۰,۱%)	-	(۰,۱%)	(۰,۰۵%)	(۰,۱%)	
ΔV_{out} (mV)	۹۰	۹۰	۵۴۰	۷۶۰	۲۰۰	
FOM_{v} (fS)	۲۳۷,۶	۲۳۴	۴۸	-	۴۴	
FOM_{τ} (nS)	۷,۹۲	۱۹,۵	>۱۲	۱,۳۳	۱,۸۷	

مؤثر بودن جاسازی مسیر سریع در تقویت کننده خط است که منجر به کاهش جریان خاموشی LDO شده است. همچنین در مقایسه با [۱۰]، LDO پیشنهادی از نظر تغییرات ولتاژ خروجی، FOM و همین طور سطح اشغال شده تراشه توسط خازن های جبران ساز (C_{Total}) بسیار مطلوب تر است.

با توجه به نتایج شبیه سازی، استفاده از ضرب کننده خازنی به منظور ایجاد یک مسیر سریع می تواند در کاهش مقدار ΔV_{out} و زمان نشست (T_{settle}) مؤثر باشد اما برای انجام یک مقایسه منصفانه باید مقدار جریان خاموشی (I_Q) و دامنه تغییرات جریان خروجی هم مد نظر قرار گیرد. از این رو عدد شایستگی (FOM) می تواند معیار مناسبی برای مقایسه باشد [۸]

۶- نتیجه گیری

در این مقاله یک رگولاتور ولتاژ LDO با امکان مجتمع سازی کامل به سبب حذف خازن بیرون تراشه ای ارائه شده که در آن از یک ضرب کننده خازنی بر پایه تقویت کننده جریان جاسازی شده در داخل تقویت کننده خط به منظور صرفه جویی در مصروف توان، ایجاد مسیر سریع برای ارتقای عملکرد دینامیکی در برابر تغییرات گذرای بار و ایجاد فاصله بین قطب های مدار استفاده شده است. رگولاتور LDO پیشنهادی در تکنولوژی $0,35 \mu\text{m}$ CMOS برای ایجاد ولتاژ خروجی $V = 1/8$ به ازای افت ولتاژ 200 mV طراحی شده و قابلیت جریان دهنده به محدوده وسیعی از بار بین 0 mA تا 100 mA را به ازای جریان خاموشی $1 \mu\text{A}$ دارد. برای انجام یک مقایسه منصفانه، تعدادی از LDO های گزارش شده قبلی نیز توسط HSPICE و با به کار گیری مقادیر گزارش شده در خود مراجع شبیه سازی شده اند. نتایج شبیه سازی و مقایسه بر پایه عدد شایستگی (FOM) نشان دهنده بهبود مشخصات LDO پیشنهادی است.

۷- سپاس گزاری

این پژوهه توسط ستاد توسعه فناوری میکروالکترونیک، دانشگاه گیلان و صندوق حمایت از پژوهشگران و فناوران کشور مورد حمایت قرار گرفته است.

مراجع

- [1] D. D. Buss, "Technology in the internet age," in Proc. IEEE Int. Solid-State Circuits Conf., ISSCC'02, Dig. Tech. Papers, pp. 18-21, Feb. 2002.
- [2] A. Saberkari, E. Alarcon, and S. B. Shokouhi, "Fast transient current-steering CMOS LDO regulator based on current feedback amplifier," *Integration, the VLSI J.*, vol. 46, no. 2, pp. 165-171, Mar. 2013.
- [3] C. K. Chava and J. Silva-Martinez, "A frequency compensation scheme for LDO voltage regulators," *IEEE Trans. Circuits Syst. I*, vol. 51, no. 6, pp. 1041-1050, Jun. 2004.
- [4] M. Al - Shyoukh, H. Lee, and R. Perez, "A transient - enhanced low - quiescent current low - dropout regulator with buffer impedance attenuation," *IEEE J. Solid-State Circuits*, vol. 42, no. 8, pp. 1732-1742, Aug. 2007.

$$FOM_{\text{v}} = \frac{\Delta V_{out} C_{out} I_Q}{I_{\max}} \quad (9)$$

$$FOM_{\tau} = \frac{T_{settle} I_Q}{I_{\max}}$$

در جدول ۳ مقایسه ای بین نتایج حاصل از مدار LDO پیشنهادی و مدارهای ارائه شده در [۹] و [۱۰] ارائه شده است. برای LDO های ارائه شده در [۹] و [۱۰] هم نتایج عملی گزارش شده در خود مراجع و هم نتایج شبیه سازی که در این مقاله انجام شده آورده شده تا صحت نتایج شبیه سازی نیز ارزیابی شود.

همان طور که مشاهده می شود در مورد [۹] نتایج شبیه سازی و عملی همخوانی قابل قبول با یکدیگر دارند. در مورد [۱۰] نکته ای که باید به آن اشاره کرد این است که نتایج عملی گزارش شده در این مرجع به ازای ولتاژ ورودی 7 V بوده در حالی که خروجی مدار ولتاژ $0,7 \text{ V}$ را تولید می کند که این امر نشان دهنده میزان افت زیاد دو سر ترانزیستور عبوری LDO است. اگرچه همان طور که در این مرجع ذکر شد، مدار قابلیت کار با ولتاژ ورودی بین 2 V تا 5 V ولت را دارد. در ضمن در این مرجع تغییرات ولتاژ خروجی فقط به ازای تغییر جریان بار از 0 mA تا I_{\max} گزارش شده و زمان نشست گزارش شده در این مرجع نیز فقط بر اساس این تغییرات است و تغییرات ولتاژ خروجی به ازای تغییر بار از 0 mA تا I_{\max} نشده است ولی همان طور که در شکل ۱۱ نیز مشاهده می شود، زمان نشست برای این مدار به ازای تغییر بار از 0 mA تا I_{\max} بسیار بیشتر است. به همین دلیل در شبیه سازی به منظور ایجاد شرایط تست و مقایسه یکسان، ولتاژ ورودی در نظر گرفته شده برای این مدار برابر 7 V بوده تا حالت افت کم ولتاژ خروجی نسبت به تغذیه برای این مدار نیز در نظر گرفته شود و زمان نشست لحظه شده برابر ماکریم زمان های نشست به ازای تغییرات بار از 0 mA تا I_{\max} است.

همان طور که در جدول ۳ مشاهده می شود، مقادیر FOM برای LDO پیشنهادی به نسبت [۹] کاهش چشمگیری دارد که این امر نشان دهنده

- [16] J. Falin, *ESR, Stability, and the LDO Regulator*, Application Report, Texas Instruments Inc., Literature Number: SLVA115, May 2002.
- [17] P. R. Gray, P. J. Hurst, S. H. Lewis, and R. G. Meyer, *Analysis and Design of Analog Integrated Circuits*, 4th Ed. NY, Wiley, 2001.
- [18] Z. Yan, "Two-stage large capacitive load amplifier with embedded capacitor-multiplier compensation," in *Proc. IEEE Int. Symp. Circuits Syst., ISCAS'09*, pp. 2481-2484, 24-27 May 2009.
- [19] Z. Yan, L. Shen, Y. Zhao, and S. Yue, "A low-voltage CMOS low-dropout regulator with novel capacitor-multiplier frequency compensation," in *Proc. IEEE Int. Symp. Circuits Syst., ISCAS'08*, pp. 2685-2688, 18-21 May 2008.
- رسول فتحی‌پور** در سال ۱۳۸۹ مدرک کارشناسی مهندسی برق-الکترونیک خود را از دانشگاه ارومیه و در سال ۱۳۹۱ مدرک کارشناسی ارشد مهندسی برق-الکترونیک خود را از دانشگاه گیلان دریافت نمود. زمینه‌های علمی مورد علاقه ایشان، طراحی مدارهای مجتمع آنالوگ کمتوان و ولتاژ پایین، سیستم‌های مدیریت توان، منابع تغذیه خطی و سیستم‌های پرتابل بدون باتری می‌باشد.
- علیرضا صابرکاری** در سال ۱۳۸۱ مدرک کارشناسی خود را در رشته مهندسی برق-الکترونیک از دانشگاه علم و صنعت ایران / دانشگاه گیلان دریافت نمود و در سال‌های ۱۳۸۳ و ۱۳۸۸ به ترتیب مدارک کارشناسی ارشد و دکتری خود را در رشته مهندسی برق-الکترونیک با زیرگرایش میکروالکترونیک از دانشگاه علم و صنعت ایران اخذ نمود و از سال ۱۳۸۸ به عنوان عضو هیأت علمی دانشگاه گیلان مشغول به کار بوده است. ایشان در بازه سال‌های ۲۰۰۸ تا ۲۰۰۹ و برای گذراندن دوره فرصت طالعاتی به گروه دانشکده مهندسی الکترونیک دانشگاه پلی‌تکنیک کاتالونیا در اسپانیا پیوست. زمینه‌های تحقیقاتی مورد علاقه ایشان در راستای میکروالکترونیک آنالوگ و RF و با تأکید بر مدارهای مجتمع برای مدیریت توان و کاربردهای Energy Harvesting، مدارهای تنظیم‌کننده‌های خطی و با افت کم، مدارهای مدد جریان، مدارهای مجتمع آنالوگ کمتوان و ولتاژ پایین و تقویت‌کننده‌های توان RF است.
- [5] Y. Hei and W. H. Ki, "A 0.9 V 0.35 μ m adaptively biased CMOS LDO regulator with fast transient response," in *Proc. IEEE Int. Solid-State Circuits Conf., ISSCC'08, Dig. Tech. Papers*, pp. 442-443, Feb. 2008.
- [6] K. N. Leung and Y. S. Ng, "A CMOS low - dropout regulator with a momentarily current-boosting voltage buffer," *IEEE Trans. Circuits Syst. I*, vol. 57, no. 9, pp. 2312-2319, Sep. 2010.
- [7] M. Ho, K. N. Leung, and K. L. Mak, "A low-power fast-transient 90-nm low-dropout regulator with multiple small-gain stages," *IEEE J. Solid-State Circuits*, vol. 45, no. 11, pp. 2466-2476, Nov. 2010.
- [8] P. Hazucha, T. Karnik, B. Bloechel, C. Parsons, D. Finan, and S. Borkar, "Area - efficient linear regulator with ultra-fast load regulation," *IEEE J. Solid-State Circuits*, vol. 40, no. 4, pp. 933-940, Apr. 2005.
- [9] R. J. Milliken, J. Silva - Martinez, and E. Sanchez - Sinencio, "Full on - chip CMOS low - dropout voltage regulator," *IEEE Trans. Circuits Syst. I*, vol. 54, no. 9, pp. 1879-1890, Sep. 2007.
- [10] W. J. Huang and S. I. Liu, "Capacitor-free low dropout regulators using nested miller compensation with active resistor and 1-bit programmable capacitor array," *IET Circuits Devices Syst.*, vol. 2, no. 3, pp. 306-316, 2008.
- [11] T. Y. Man, K. L. Leung, C. Y. Leung, P. K. T. Mok, and M. Chan, "Development of single - transistor - control LDO based on flipped voltage follower for SoC," *IEEE Trans. Circuits Syst. I*, vol. 55, no. 5, pp. 1392-1401, Jun. 2008.
- [12] P. Y. Oi and K. N. Leung, "An output - capacitorless low - dropout regulator with direct voltage - spike detection," *IEEE J. Solid-State Circuits*, vol. 45, no. 2, pp. 458-466, Feb. 2010.
- [13] J. Guo and K. N. Leung, "A 6- μ W chip - area - efficient output-capacitorless LDO in 90-nm CMOS technology," *IEEE J. Solid-State Circuits*, vol. 45, no. 9, pp. 1896-1905, Sep. 2010.
- [14] K. L. Leung and P. K. T. Mok, "A capacitor-free CMOS low-dropout regulator with damping-factor-control frequency compensation," *IEEE J. Solid-State Circuits*, vol. 38, no. 10, pp. 1691-1702, Oct. 2003.
- [15] S. K. Lau, P. K. T. Mok, and K. N. Leung, "A low-dropout regulator for SoC with Q - reduction," *IEEE J. Solid-State Circuits*, vol. 42, no. 3, pp. 658-664, Mar. 2007.