

تحلیل غیر خطی جیتر انتقالی در حلقه قفل فاز پمپ بار با استفاده از بسط سری ولترا

هادی ده بوید، حبیب‌الله آدرنگ و محمدباقر توکلی

کوچکی در فرکانس می‌گردد و به عبارت دیگر $\varphi_n(t)$ باعث تغییر در دوره تناوب سیگنال از مقدار ایده‌آل آن می‌گردد. بنابراین ممکن است نقاط گذر از صفر در مضارب صحیحی از T رخ ندهد و در نتیجه، انحراف هر دوره تناوبی از مقدار ایده‌آل آن در زمان به عنوان جیتر معرفی می‌گردد.

در PLLها، دو عامل در جیتر نقش اساسی دارند که جیتر ناشی از سیگنال ورودی و جیتر تولیدی ناشی از عناصر داخلی حلقه می‌باشند. منابع جیتر تولیدی عبارتند از نویز فاز VCO به دلیل نویز عناصر الکترونیکی، ریبیل موجود بر روی ولتاژ کنترل، جیتر ناشی از آشکارساز فاز و پمپ بار و جیتر ناشی از نویز منبع تغذیه و زیرلایه که از میان آنها جیتر ناشی از VCO بیشترین تأثیر را بر مشخصه جیتر تولیدی دارد. همچنین جیتر انتقالی ناشی از سیگنال ورودی می‌باشد. در استانداردهای عملی مخابرات دیجیتال، مشخصات پاسخ فرکانسی PLL با مشخصات جیتر انتقالی مشخص می‌شود. مشخصه جیتر انتقالی ماهیت یک فیلتر پایین‌گذر را دارد و نشان می‌دهد که اگر فرکانس جیتر ورودی کم باشد، فاز خروجی PLL، فاز ورودی را دنبال می‌کند و عمل قفل فاز صورت می‌گیرد. اما اگر فرکانس جیتر ورودی بالا باشد، آن گاه فاز خروجی کاملاً تغییرات ورودی را دنبال نمی‌کند و خطای فاز وجود خواهد داشت. نتیجه کلی آن است که هارمونیک‌های جیتر آهسته ورودی، بدون تضعیف در خروجی ظاهر می‌شود اما جیتر سریع حذف می‌شود. بنابراین مشخصه جیتر انتقالی را می‌توان به عنوان بهره‌ای که PLL توسط آن جیتر ورودی را تقویت یا تضعیف می‌کند در نظر گرفت.

این مشخصه در واقع همان تابع انتقال حلقه بسته است. مشخصات حوزه فرکانسی جیتر انتقالی باید بعضی از نیازها را برآورده کند. در ابتدا پهنای باند حلقه PLL باید بسیار کوچک باشد. همچنین پیک جیتر انتقالی نباید از یک مقدار مشخصی بیشتر باشد. اگر مقدار پیک جیتر از یک سطح معینی بیشتر باشد پرسی در دامنه فاز خروجی در فرکانس جیتر نزدیک به فرکانس گوشه (F_c) رخ می‌دهد و بنابراین ممکن است که فاز خروجی، فاز ورودی را دنبال نکند.

تلاش‌های بسیار زیادی برای آنالیز دینامیک غیر خطی حلقه PLL انجام شده است [۱] تا [۳]. یکی از اجزای مهم تشکیل‌دهنده PLL، نوسان‌ساز کنترل‌شده با ولتاژ می‌باشد. در [۴] معادلات تحلیلی فرم بسته‌ای برای دامنه سیالاتورهای MOS کراس کوپل در حوزه زمان استخراج شده است. روش این مقاله بر مبنای تخمین یک معادله دقیق برای تشریح رفتار آرایش کراس کوپل و یافتن یک راه حل معقول برای معادله دیفرانسیل غیر خطی حاکم بر مدار است. به هر حال تقریباً هیچ کدام از این مراجع، آنالیزی برای طراحی مستقیم PLL فراهم نکرده‌اند و بنابراین تجزیه و تحلیل بسیار کلی‌تری باید انجام شود. اثر جیتر می‌تواند به طور دقیق با استفاده از مدل مارکوف آنالیز شود اما تنها محدود به فیلترهای مرتبه اول می‌باشد (بدون خازن فیلتر حلقه). وجود عوامل غیر ایده‌آل و غیر خطی که ناشی از رفتار غیر خطی

چکیده: حلقه‌های قفل فاز پمپ بار (CPPLL) به دلیل رفتار غیر خطی ایجادشده توسط پمپ بار، سیستم‌هایی غیر خطی‌اند. در یک پمپ بار ایده‌آل، جریان اعمالی ثابت است اما در عمل به علت اثرات غیر ایده‌آل ترانزیستور، ثابت نیست. در این مقاله با در نظر گرفتن اثر مدولاسیون طول کانال ترانزیستور بر جریان پمپ بار، معادله دیفرانسیل غیر خطی سیستم به دست می‌آید و نشان می‌دهد حلقه قفل فاز یک سیستم غیر خطی حافظه‌دار است و بسط سری ولترا را می‌توان برای تحلیل آن استفاده نمود. در نتیجه روشی جهت تخمین جیتر انتقالی با فیلتر حلقه مرتبه دوم پیشنهاد می‌شود. جهت بررسی اعتبار نتایج تحلیل، شبیه‌سازی رفتاری جهت بررسی مشخصات جیتر انتقالی استفاده شده و همچنین اثر پارامترهای مختلف حلقه نیز بررسی گردیده است. نتایج نهایی، تطبیق مناسب بین روابط تحلیلی و نتایج شبیه‌سازی را نشان می‌دهد.

کلیدواژه: آشکارساز فاز، حلقه قفل فاز (PLL)، جیتر انتقالی، سری ولترا، نوسان‌ساز کنترل‌شده با ولتاژ (VCO).

۱- مقدمه

حلقه‌های قفل فاز، بلوک‌های ساختاری آنالوگی هستند که در بسیاری از سیستم‌های آنالوگ و دیجیتال به تعداد زیاد مورد استفاده قرار می‌گیرند. آنها به طور گسترده‌ای جهت تولید کلاک در سیستم‌های آنالوگ و دیجیتال همچون ریزپردازنده‌ها، گیرنده‌های بی‌سیم و در انتهای سیستم گیرنده جهت بازبازی داده استفاده می‌شوند. پاسخ PLL به جیتر در بسیاری از کاربردها، اهمیت فوق‌العاده‌ای دارد چون جیتر در ورودی، باعث ایجاد خطای بیت در یک سیستم انتقال داده می‌گردد. بنابراین تحلیل جیتر در ارزیابی کارایی PLL بسیار مهم است.


در این مقاله ابتدا به معرفی مفهوم جیتر پرداخته می‌شود. در یک PLL ایده‌آل، سیگنال‌های ورودی یا خروجی، سینوسی ایده‌آل در فرکانس $\omega = 2\pi f = 2\pi/T$ هستند و می‌توانند به صورت $A \cos(\omega t)$ بیان شوند. بنابراین دوره تناوب ثابت است و نقاط گذر از صفر دقیقاً در مضارب صحیحی از T رخ می‌دهند. اما در PLL واقعی، سیگنال‌های ورودی یا خروجی به طور کلی به صورت $A \cos[\omega t + \varphi_n(t)]$ در نظر گرفته می‌شوند به گونه‌ای که در آن $\varphi_n(t)$ تغییرات فاز تصادفی را نشان می‌دهد که ناشی از منابع نویز داخلی یا خارجی می‌باشند. چون فرکانس، مشتق فاز است می‌توان تصور نمود که $\varphi_n(t)$ باعث تغییرات تصادفی

این مقاله در تاریخ ۲۲ فروردین ماه ۱۳۹۶ دریافت و در تاریخ ۲ آبان ماه ۱۳۹۶ بازنگری شد.

هادی ده بوید، گروه مهندسی برق، واحد اراک، دانشگاه آزاد اسلامی، اراک، (email: hdehbovid91@iau-arak.ac.ir).

حبیب‌الله آدرنگ، گروه مهندسی برق، واحد نور، دانشگاه آزاد اسلامی، نور، (email: habibadrang@iaunour.ac.ir).

محمدباقر توکلی، گروه مهندسی برق، واحد اراک، دانشگاه آزاد اسلامی، اراک، (email: m-tavakoli@iau-arak.ac.ir).



شکل ۲: مدل حوزه فاز CPPLL مرسوم.

بنابراین در حالت کلی دو روش برای مدل سازی سیستم های غیر خطی وجود دارد. در روش اول همانند روش های استفاده شده در [۱۱] تا [۱۳]، از ابزارهای نرم افزاری و یا شبکه های عصبی و فازی و یا سایر روش های بهینه سازی برای به دست آوردن مدل جایگزین استفاده می شود که در آنها مدل به دست آمده بدون اطلاع از محتویات و رفتار مدار است. روش دومی که برای مدل سازی به کار گرفته می شود استفاده از روابط ریاضی و معادلاتی ناشی از رفتار مدار است که می تواند رفتار سیستم را به صورت ریاضیاتی مدل کند که مسیر اصلی در این مقاله برای تحلیل و رسیدن به هدف بوده است [۱۴] و [۱۵].

با بررسی پژوهش هایی که در زمینه تحلیل جیتر صورت پذیرفته اند به این نتیجه می توان رسید که در تمامی این مقالات، اثر مدولاسیون طول کانال که به عنوان یکی از عوامل مؤثر در غیر خطی سازی حلقه های قفل فاز می باشد در نظر گرفته نشده است.


در این مقاله با در نظر گرفتن عامل غیر ایده آل تأثیر ولتاژ کنترل بر مقدار جریان پمپ بار که به دلیل اثر مدولاسیون طول کانال ترانزیستور می باشد معادلات جیتر انتقالی تعیین شده اند. این تحلیل، منجر به معادله دیفرانسیل غیر خطی حاکم بر سیستم شده که نمی توان از روش های خطی برای تحلیل آن استفاده نمود. بنابراین با استفاده از بسط سری ولترا به تحلیل غیر خطی معادلات به دست آمده که ناشی از اثر مدولاسیون طول کانال است پرداخته می شود.

این مقاله بدین صورت سازماندهی شده که در بخش دوم به طور خلاصه معماری CPPLL مرتبه دوم بیان شده در مراجع مرور می شود و به بررسی اثر عامل غیر ایده آل ولتاژ کنترل بر مقدار جریان پمپ بار پرداخته می شود که منجر به معادله دیفرانسیل غیر خطی می گردد. در بخش سوم از سری ولترا جهت استخراج مشخصه جیتر انتقالی استفاده می شود. دقت تحلیل پیشنهادی در بخش چهارم مورد ارزیابی قرار می گیرد. نهایتاً در بخش پنجم نتیجه گیری انجام می شود.

۲- ساختار حلقه قفل فاز پمپ بار مرتبه دوم و تحلیل اثر ولتاژ کنترل بر جریان پمپ بار

شکل ۱ بلوک دیاگرام معمول CPPLL که شامل یک آشکارساز فاز-فرکانس، یک پمپ بار، یک فیلتر حلقه و یک اسیلاتور کنترل شده با ولتاژ است را نشان می دهد. آشکارساز فاز-فرکانس (PFD)، اختلاف فاز بین دو لبه ورودی V_{in} و V_{out} را تشخیص می دهد و دو سیگنال Q_A و Q_B برای پمپ بار تولید می کند. پمپ بار، فیلتر حلقه را که شامل C_p و R_p می باشد تغذیه می کند. ولتاژ قرار گرفته بر روی فیلتر حلقه، ولتاژ کنترل VCO است که باعث تغییر فرکانس خروجی می شود. با این مکانیزم فیدبک، فازهای ورودی و خروجی روی هم قرار می گیرند و اختلاف فاز به صفر می رسد.

مدل حوزه فاز CPPLL در شکل ۲ نشان داده شده که در آن، K_{VCO} بهره VCO و I_p جریان تزریقی به پمپ بار است که ثابت می باشد و از این مدل جهت شبیه سازی رفتاری استفاده خواهد شد. بر خلاف تحلیل های پیشین، رفتار PLL به شدت به جریان پمپ بار



شکل ۱: ساختار CPPLL مرسوم.


ترانزیستورها می باشد سبب ایجاد چالش در تحلیل PLL می شود. یکی از بخش های مهم و به شدت تأثیرگذار بر رفتار PLL آشکارساز فاز است که در بسیاری از تحلیل های انجام شده رفتار آن خطی در نظر گرفته شده است. بنابراین نیاز به تحلیل جدیدی می باشد تا عملکرد غیر خطی آن مورد تحلیل و بررسی قرار گیرد.

در ادامه پژوهش هایی هستند که به بررسی جیتر می پردازند. به عبارتی با استفاده از تحلیل ریاضی به بررسی رفتار حلقه به ازای جیتر ورودی پرداخته [۵] و [۶] و یا به ارائه مدل مناسب برای تحلیل جیتر می پردازند [۷]. در [۵] از فیدبک کمکی برای افزایش سرعت قفل استفاده شده و همچنین بدون در نظر گرفتن اثرات غیر ایده آل، مشخصه جیتر انتقالی در PLL مرتبه بالا مورد بررسی قرار گرفته است. در [۶] اثر فیلترهای مختلف از جمله فیلتر باتروث، بسل و غیره در PLL بر رفتار جیتر انتقالی مورد بررسی قرار گرفته که در این مقاله مدل ایده آلی برای بلوک های داخلی PLL در نظر گرفته شده است. در [۷] به بررسی اثر جیتر ناشی از هر یک از عناصر حلقه پرداخته شده که در این مقاله نیز مدلی ایده آل برای PLL در نظر گرفته شده است.


در بسیاری از پژوهش ها به بررسی جیتر در حلقه های قفل فاز بنگ-بنگ (BBPLL) پرداخته شده است. این نوع از حلقه های قفل فاز، به دلیل رفتار غیر خطی ایجاد شده توسط آشکارساز فاز باینری، سیستم هایی به شدت غیر خطی هستند. در [۸] با استفاده از آنالیز سری فوریه، روشی جهت تخمین جیتر انتقالی و جیتر قابل تحمل برای BBPLL مرتبه دوم پیشنهاد شده است. در نتیجه رابطه ای جهت محاسبه فرکانس گوشه ای مشخصه جیتر انتقالی ارائه گردیده و همچنین جیتر قابل تحمل در یک رابطه بسته بر حسب پارامترهای حلقه بیان شده است.

همچنین مقالاتی در مورد بررسی جیتر در DLL ها نیز بررسی شده اند. در [۹] جیتر در DLL ها با توجه به ناپایداری آشکارساز فاز-فرکانس محاسبه شده است. در این مقاله ابتدا معادلات حوزه زمان DLL معرفی شده اند و سپس از این معادلات جهت تعیین معادلات حلقه بسته مرتبط با جیتر DLL با آشکارساز فاز-فرکانس نویری استفاده شده است.

در [۱۰] با آنالیز و شبیه سازی رفتاری ساختارهای متفاوت PLL، نشان داده شده که باید میان زمان نشست و جیتر، مصالحه ای برقرار گردد. برای اثبات این موضوع، معادلات PLL غیر خطی با استفاده از معادلات بازگشتی حوزه زمان استنباط شده است. بنابراین زمان نشست نیز باید در تناسبی برابر با جیتر برای تعیین میزان کارایی PLL در نظر گرفته شود.



شکل ۴: ساختار PLL مرتبه دوم با جریان متغیر پمپ بار.



شکل ۳: ساختار پمپ بار.

$$\Rightarrow \Phi_i \left[\frac{I_p K_{vco}}{2\pi C_p} + \frac{\lambda I_p K_{vco} V_{dc}}{2\pi C_p} \right] + \Phi_i' [K_v + \lambda K_v V_{dc}] + \Phi_o \left[-\frac{I_p K_{vco}}{2\pi C_p} - \frac{\lambda I_p K_{vco} V_{dc}}{2\pi C_p} \right] + \Phi_o' [-K_v - \lambda K_v V_{dc}] - \Phi_o'' = \frac{\lambda I_p}{2\pi C_p} \Phi_o' \Phi_i - \frac{\lambda I_p}{2\pi C_p} \Phi_o' \Phi_o + \frac{\lambda I_p R_p}{2\pi} \Phi_o' \Phi_i' - \frac{\lambda I_p R_p}{2\pi} \Phi_o' \Phi_o'' \quad (8)$$

که در آن

$$K_v = \frac{R_p I_p K_{vco}}{2\pi} \quad (9)$$

در ادامه با فرض مساوی قراردادادن ورودی (Φ_i) با X و خروجی (Φ_o) با Y ، معادله دیفرانسیل غیر خطی به صورت زیر بازنویسی می‌گردد

$$a_1 x + a_2 x' + b_1 y + b_2 y' + b_3 y'' = c_1 xy' + c_2 yy' + c_3 x'y' + c_4 y'' \quad (10)$$

که در آن، ضرایب a تا c به ترتیب همان ضرایب متناظر برای Φ_i تا Φ_o'' در (۸) می‌باشند.

۳- آنالیز جیتر انتقالی با استفاده از سری ولترا

در این بخش ابتدا به معرفی سری ولترا و در ادامه با استفاده از آن به حل معادله دیفرانسیل غیر خطی به دست آمده در بخش قبل پرداخته می‌شود.

۳-۱ بسط سری ولترا

در حلقه قفل فاز به دلیل وجود خازن فیلتر حلقه و رفتار مرتبه اول VCO، سیستم با حافظه است و رفتار غیر خطی آشکار ساز فاز سبب می‌شود معادله دیفرانسیل غیر خطی بین ورودی و خروجی به دست آید و برای تحلیل چنین سیستم‌هایی می‌توان از بسط سری ولترا استفاده نمود که جهت توصیف این نوع مدارها از ترکیبی از تئوری کانولوشن و بسط سری تیلور استفاده می‌شود. با این روش، سیستم غیر خطی به زیرسیستم‌های نامحدود شکسته می‌شود [۱۶] و [۱۷]. به $y(t)$ بسط سری ولترا می‌گویند و در حالت کلی به صورت زیر معرفی می‌گردد

$$y(t) = y_1(t) + \dots + y_n(t) = \int_{-\infty}^{+\infty} h_1(\tau_1) x(t - \tau_1) d\tau_1 + \dots + \int_{-\infty}^{+\infty} \dots \int_{-\infty}^{+\infty} h_n(\tau_1, \tau_2, \dots, \tau_n) \times x(t - \tau_1) x(t - \tau_2) \dots \times x(t - \tau_n) d\tau_1 d\tau_2 \dots d\tau_n \quad (11)$$

که $y(t)$ به عنوان سیگنال خروجی و $x(t)$ به عنوان سیگنال ورودی در حوزه زمان می‌باشند. همچنین به تابع چندبعدی $h_n(\tau_1, \tau_2, \dots, \tau_n)$ هسته ولترای مرتبه n یا پاسخ ضربه غیر خطی مرتبه n گفته می‌شود.

که متغیر با ولتاژ کنترل است وابسته می‌باشد زیرا در ساختارهای پمپ بار، تأمین‌کننده جریان پمپ بار، ترانزیستورهای ماسفت هستند که درین این ترانزیستورها به ولتاژ کنترل متصل است. در شکل ۳ نمونه‌ای از ساختار پمپ بار نشان داده شده است. در این ساختار، M_1 ، نقش سوئیچ S_1 و M_2 ، نقش سوئیچ S_2 را دارد.

همان طور که در شکل ۳ مشاهده می‌شود با تغییر ولتاژ کنترل، ولتاژ V_{ds} ترانزیستور تغییر کرده و در نتیجه جریانی که ترانزیستور تحویل پمپ بار می‌دهد متغیر است. این مسأله در معرفی ساختارهای PLL و همچنین در تحلیل جیتر حلقه‌های قفل فاز در نظر گرفته نشده است. بنابراین ساختار بلوک دیگرام PLL مرتبه دوم با در نظر گرفتن اثر مدولاسیون طول کانال در جریان خروجی پمپ بار به صورت شکل ۴ می‌باشد.

هدف به دست آوردن معادله دیفرانسیل غیر خطی حاکم بر سیستم است. با توجه به بلوک دیگرام فوق می‌توان روابط زیر را بیان نمود

$$\frac{I_p}{2\pi} (1 + \lambda V_{ds}) \cdot (R_p \Delta\phi + \frac{1}{C_p} \int \Delta\phi dt) = V_{ctrl} \quad (1)$$

$$\Delta\phi = \phi_i - \phi_o \quad (2)$$

$$V_{ctrl} = \frac{1}{K_{vco}} \times \frac{d\phi_o}{dt} \quad (3)$$

$$V_{ds} = V_{dc} - V_{ctrl} \quad (4)$$

با قراردادادن (۲) و (۴) در (۱)، رابطه زیر به دست می‌آید

$$\frac{I_p}{2\pi} [1 + \lambda(V_{dc} - V_{ctrl})] \times [R_p (\phi_i - \phi_o) + \frac{1}{C_p} \int (\phi_i - \phi_o) dt] = V_{ctrl} \quad (5)$$

حال از طرفین رابطه مشتق گرفته می‌شود

$$\frac{d}{dt} \left(\frac{I_p}{2\pi} [1 + \lambda(V_{dc} - V_{ctrl})] \times [R_p (\phi_i - \phi_o) + \frac{1}{C_p} \int (\phi_i - \phi_o) dt] \right) = \frac{d}{dt} (V_{ctrl}) \quad (6)$$

در نتیجه

$$\frac{I_p}{2\pi} [1 + \lambda(V_{dc} - V_{ctrl})] \times [R_p \Phi_i' - R_p \Phi_o' + \frac{\Phi_i}{C_p} - \frac{\Phi_o}{C_p}] = V_{ctrl}' \quad (7)$$

با جایگزینی (۳) در (۷) و ساده‌سازی روابط، در نهایت معادله تعیین‌شده پس از ساده‌سازی به صورت یک پارچه نوشته می‌شود

جدول ۱: پارامترهای شبیه‌سازی [۸].

C_p (pF)	I_p (μA)	R_p (kΩ)	K_{vco}
۱۵۰	۴۰۰	۳٫۵	۱۰۰×۱۰^6

$$y(t) = |H_1(j\omega)|^2 \frac{A}{\gamma} \cos(\omega t + \angle H_1(j\omega)) + |H_r(j\omega, j\omega, -j\omega)|^2 \left(\frac{A}{\gamma}\right)^2 \times \cos(\omega t + \angle H_r(j\omega, j\omega, -j\omega)) + \dots \quad (۱۷)$$

که در آن ماکسیمم تقریبی فاز خروجی به صورت زیر محاسبه شده است

$$y_{\max} = \varphi_{out}(\max) \approx \sqrt{A^2 |H_1(\omega)|^2 + \left[\epsilon \left(\frac{A}{\gamma}\right)^2 |H_r(\omega, \omega, -\omega)|^2\right]} \quad (۱۸)$$

۴- نتایج شبیه‌سازی و بحث

برای ارزیابی نتایج به دست آمده در تحلیل ارائه‌شده، در ابتدا جیتر انتقالی CPPLL بدون اثر مدولاسیون طول کانال که مدل حوزه فاز آن در شکل ۲ آمده است شبیه‌سازی شده و نتایج حاصل از آن مشاهده می‌شود. سپس جیتر انتقالی CPPLL با اثر مدولاسیون طول کانال که مدل حوزه فاز آن در شکل ۴ آمده مورد بررسی قرار می‌گیرد و نتایج حاصل از این شبیه‌سازی با نتایج به دست آمده قبلی مقایسه می‌گردد. سپس جیتر انتقالی متناظر که با تحلیل ولترا به دست آمده نیز شبیه‌سازی می‌گردد. همچنین در ادامه به بررسی اثر تغییرات مقاومت و جریان حلقه بر مقدار فرکانس گوشه در مشخصه جیتر انتقالی PLL نیز پرداخته می‌شود.

۴-۱- منحنی مشخصه جیتر انتقالی در حلقه قفل فاز مرسوم

با استفاده از مقادیر جدول ۱، مشخصه جیتر انتقالی در حلقه قفل فاز مرسوم که مدل حوزه فاز آن در شکل ۲ نشان داده شده بر حسب فرکانس رسم گردیده است.

به منظور دستیابی به مشخصه جیتر انتقالی از طریق شبیه‌سازی در سیمولینک متلب، جیتر ورودی سینوسی با یک دامنه ثابت در بازه فرکانسی ۱ تا ۳۵ مگاهرتز به صورت $\varphi_i = A \cos(\omega t)$ به CPPLL مطابق با شکل ۲ اعمال شده است. سپس در هر یک از این فرکانس‌ها، مقدار جیتر خروجی شبیه‌سازی و اندازه‌گیری شده است. به عنوان مثال، جیتر ورودی با دامنه ۱ رادیان و فرکانس ۳ مگاهرتز به صورت $\varphi_i = \sin(2\pi \times 3 \times 10^6 t)$ اعمال شده و سپس دامنه $\varphi_o(t)$ اندازه‌گیری گردیده که برابر $\varphi_{o,p} = -0.967$ رادیان شده است. همچنین با ثابت

$$H_r(j\omega_1, j\omega_r, j\omega_r) = \frac{\epsilon b_1 j[(\omega_1 + \omega_r)H_r(j\omega_r, j\omega_r) + (\omega_1 + \omega_r)H_r(j\omega_1, j\omega_r)]}{\epsilon b_1 + \epsilon b_1 j(\omega_1 + \omega_r + \omega_r) + \epsilon b_1 [j(\omega_1 + \omega_r + \omega_r)]^2} + \frac{\epsilon b_1 j[(\omega_1 + \omega_r)H_r(j\omega_1, j\omega_r)]}{\epsilon b_1 + \epsilon b_1 j(\omega_1 + \omega_r + \omega_r) + \epsilon b_1 [j(\omega_1 + \omega_r + \omega_r)]^2} + \frac{\epsilon b_1 j[(\omega_1 + \omega_r)H_r(j\omega_r, j\omega_r)]}{\epsilon b_1 + \epsilon b_1 j(\omega_1 + \omega_r + \omega_r) + \epsilon b_1 [j(\omega_1 + \omega_r + \omega_r)]^2} + \frac{\epsilon b_1 j[(\omega_1 + \omega_r)H_r(j\omega_1, j\omega_r)]}{\epsilon b_1 + \epsilon b_1 j(\omega_1 + \omega_r + \omega_r) + \epsilon b_1 [j(\omega_1 + \omega_r + \omega_r)]^2} + \frac{\epsilon b_1 j[\omega_1 H_r(j\omega_r)H_r(j\omega_r, j\omega_r) + \omega_1 H_r(j\omega_1)H_r(j\omega_r, j\omega_r)]}{\epsilon b_1 + \epsilon b_1 j(\omega_1 + \omega_r + \omega_r) + \epsilon b_1 [j(\omega_1 + \omega_r + \omega_r)]^2} + \frac{\epsilon b_1 j[\omega_r H_r(j\omega_1)H_r(j\omega_r, j\omega_r)]}{\epsilon b_1 + \epsilon b_1 j(\omega_1 + \omega_r + \omega_r) + \epsilon b_1 [j(\omega_1 + \omega_r + \omega_r)]^2} \quad (۱۵)$$

$$y(t) = |H_1(j\omega)|^2 \frac{A}{\gamma} \cos[\omega t + \angle H_1(j\omega)] + |H_r(j\omega, j\omega)|^2 \left(\frac{A}{\gamma}\right)^2 \cos[2\omega t + \angle H_r(j\omega, j\omega)] + |H_r(j\omega, -j\omega)|^2 \left(\frac{A}{\gamma}\right)^2 \rightarrow DC \text{ Component} + |H_r(j\omega, j\omega, j\omega)|^2 \left(\frac{A}{\gamma}\right)^2 \cos[3\omega t + \angle H_r(j\omega, j\omega, j\omega)] + |H_r(j\omega, j\omega, -j\omega)|^2 \left(\frac{A}{\gamma}\right)^2 \cos[3\omega t + \angle H_r(j\omega, j\omega, -j\omega)] + \dots \quad (۱۶)$$

کانولوشن حوزه فرکانس با استفاده از ضرب تبدیل فوریه پاسخ ضربه مرتبه n و تبدیل فوریه سیگنال‌های ورودی مرتبه n محاسبه می‌گردد. تبدیل فوریه n بعدی هسته ولترا حوزه زمان مرتبه n یعنی $H_n(\omega_1, \omega_r, \dots, \omega_n)$ ، به هسته ولترا حوزه فرکانس $h_n(t_1, t_r, \dots, t_n)$ منجر می‌شود. همچنین هسته‌های ولترا متقارن هستند به عنوان مثال $h_r(\tau_1, \tau_r) = h_r(\tau_r, \tau_1)$ و [۱۷].

پس تبدیل فوریه نیز متقارن است. ویژگی بسیار مهمی که قابل اثبات نیز هست به صورت زیر بیان می‌گردد [۱۶] و [۱۷]

$$H_n(-j\omega_1, \dots, -j\omega_n) = H_n^*(j\omega_1, \dots, j\omega_n) \quad (۱۲)$$


۳-۲- حل معادله دیفرانسیل غیر خطی با استفاده از بسط سری ولترا

اولین مرحله در آنالیز، تعیین هسته‌های ولترا می‌باشد. تعیین هسته‌های ولترا به راحتی با استفاده از تکنیک تعیین هارمونیک‌ها در حوزه فرکانس که در [۱۶] شرح داده شده است انجام می‌شود. البته بحث در این بخش تنها محدود به رفتار غیر خطی مراتب اول، دوم و سوم است که فرض قابل قبولی در بیشتر موارد عملی می‌باشد. با توجه به پیوست برای سیستم ارائه‌شده در (۱۰)، هسته‌های مراتب اول، دوم و سوم با استفاده از این روش به صورت (۱۳) تا (۱۵) مشخص شده‌اند

$$H_1(j\omega_1) = -\frac{a_1 + ja_1\omega_1}{b_1 + b_1(j\omega_1) + b_1(j\omega_1)^2} \quad (۱۳)$$

$$H_r(j\omega_1, j\omega_r) = \frac{(jc_1\omega_1)H_1(j\omega_1) + (jc_1\omega_r)H_1(j\omega_r)}{\epsilon b_1 + \epsilon b_1 j(\omega_1 + \omega_r) + \epsilon b_1 (j(\omega_1 + \omega_r))^2} + \frac{H_1(j\omega_1)H_1(j\omega_r)jc_1(\omega_1 + \omega_r)}{\epsilon b_1 + \epsilon b_1 j(\omega_1 + \omega_r) + \epsilon b_1 (j(\omega_1 + \omega_r))^2} \quad (۱۴)$$

با توجه به تعیین هسته‌های ولترای مرتبه اول، دوم و سوم، می‌توان خروجی کل سیستم را به صورت (۱۶) در نظر گرفت. در این مقاله، خروجی ناشی از هارمونیک‌های اصلی تعیین شده و بنابراین رابطه تقریبی خروجی به صورت زیر بازنویسی شده است



شکل ۶: منحنی مشخصه جیتر انتقالی شبیه‌سازی شده و محاسباتی در CPPLL با اثر مدولاسیون طول کانال.


جدول ۳: مقایسه نتایج شبیه‌سازی و محاسباتی.

فرکانس جیتر ورودی (مگاهرتز)	دامنه جیتر خروجی (10log ₁₀)	
	شبیه‌سازی شده	محاسبه شده
۱	۰	۰
۵	-۱,۸۹	-۱,۹۵
۱۰	-۴,۲۳	-۴,۴
۱۵	-۵,۹	-۶,۱۵
۲۰	-۷,۱۳	-۷,۳۸
۲۵	-۸,۰۴	-۸,۲۷
۳۰	-۸,۷۵	-۸,۹۹

شده است. مشخصه جیتر تولیدی توسط اتصال این نقاط به یکدیگر به دست می‌آید. جهت بررسی دقت و صحت شبیه‌سازی انجام شده در سیمولینک که با توجه به مدل غیر خطی پمپ بار انجام شده است مشخصه تئوری جیتر انتقالی نیز که توسط آنالیز ولترا به صورت (۱۸) نشان داده شده در متلب شبیه‌سازی گردیده است. به عبارت دیگر برای جیتر انتقالی سینوسی با دامنه مشخص و فرکانس‌های متفاوت، دامنه خروجی $(y(t))$ با رسم (۱۸) در Matlab به دست می‌آید. شکل ۶ نتایج به دست آمده از آنالیز ولترا و شبیه‌سازی سطح سیستم CPPLL را با توجه به مدل غیر خطی پمپ بار مطابق با ۴ رسم می‌کند. همچنین مقادیر حاصل از شبیه‌سازی جیتر انتقالی به ازای جیتر ورودی با دامنه ۱ رادیان و بازه فرکانسی ۱ تا ۳۵ مگاهرتز در جدول ۳ نشان داده شده است. مقایسه میان مقادیر شبیه‌سازی شده و محاسبه شده، دقت معادلات تحلیلی را نشان می‌دهد.

حال با توجه به نتایج به دست آمده از تحلیل و شبیه‌سازی جیتر انتقالی PLL با جریان پمپ بار متغیر، برای مقایسه بین این نتایج با PLLی که جریان پمپ بار آن ثابت در نظر گرفته می‌شود جدول ۴ ارائه شده که نشان‌دهنده کارایی تحلیلی پیشنهادی می‌باشد.

همان طور که مشاهده می‌شود بدون در نظر گرفتن اثر مدولاسیون طول کانال، فرکانس گوشه‌ای جیتر انتقالی به دست آمده PLL مرسوم با فرکانس گوشه‌ای جیتر انتقالی تعیین شده PLL با اثر مدولاسیون طول



شکل ۵: منحنی مشخصه جیتر انتقالی شبیه‌سازی شده در CPPLL مرسوم.


جدول ۲: مقادیر حاصل از شبیه‌سازی جیتر انتقالی در CPPLL مرسوم.

فرکانس ورودی (مگاهرتز)	دامنه جیتر خروجی (10log ₁₀)
۱	۰
۵	-۲,۲
۱۰	-۴,۷۱
۱۵	-۶,۳۸
۲۰	-۷,۵۷
۲۵	-۸,۵۴
۳۰	-۹,۳
۳۵	-۱۰


نگه‌داشتن دامنه جیتر ورودی، دامنه خروجی برای سایر فرکانس‌های ورودی نیز اندازه‌گیری شده است. مشخصه جیتر تولیدی توسط اتصال این نقاط به یکدیگر به دست می‌آید. شکل ۵ نتایج به دست آمده از آنالیز ولترا و شبیه‌سازی سطح سیستم CPPLL را با توجه به مدل خطی پمپ بار مطابق با شکل ۲ رسم می‌کند. همچنین مقادیر حاصل از شبیه‌سازی جیتر انتقالی به ازای جیتر ورودی با دامنه ۱ رادیان و بازه فرکانسی ۱ تا ۳۵ مگاهرتز در جدول ۲ نشان داده شده است.

۴-۲ منحنی مشخصه جیتر انتقالی در حلقه قفل فاز با اثر مدولاسیون طول کانال

شبیه‌سازی سطح سیستم با استفاده از مدل حوزه فاز اضافی CPPLL که در شکل ۴ آمده است انجام گردیده و مقادیر پارامترهای CPPLL مطابق با جدول ۱ می‌باشند. به منظور دستیابی به مشخصه جیتر انتقالی از طریق شبیه‌سازی در سیمولینک متلب، جیتر ورودی سینوسی با یک دامنه ثابت در بازه فرکانسی ۱ تا ۳۰ مگاهرتز به CPPLL مطابق با شکل ۴ اعمال شده است. سپس در هر یک از این فرکانس‌ها، مقدار جیتر خروجی شبیه‌سازی و اندازه‌گیری شده است. به عنوان مثال، جیتر ورودی با دامنه ۱ رادیان و فرکانس ۵ مگاهرتز به صورت $\varphi_i = \sin(2\pi \times 5 \times 10^6 t)$ اعمال شده است. سپس دامنه $\varphi_o(t)$ اندازه‌گیری گردیده که برابر $\varphi_{o,p} = -۱,۸۹$ رادیان شده است. همچنین با ثابت نگه‌داشتن دامنه جیتر ورودی، دامنه خروجی برای سایر فرکانس‌های ورودی نیز اندازه‌گیری



شکل ۸: تغییرات فرکانس گوشه نسبت به خازن حلقه.



شکل ۷: تغییرات فرکانس گوشه نسبت به مقاومت حلقه.

جدول ۴: مقایسه نتایج شبیه‌سازی و محاسباتی.

فرکانس گوشه‌ای جیتر انتقالی F_c (MHz)	حالت‌های مختلف حلقه قفل فاز
۲٫۶۳	حلقه قفل مرسوم (شبیه‌سازی)
۲٫۹۲	حلقه قفل فاز با اثر مدولاسیون طول کانال (شبیه‌سازی)
۲٫۹	خروجی تقریبی بسط ولترا (محاسباتی)

کانال حدود ۱۰ درصد متفاوت است. بنابراین مشخصه جیتر انتقالی با تحلیل‌های جدید، بهبود یافته و از دقت بالاتری برخوردار است.

۴-۳ بررسی اثر تغییرات مقاومت و جریان حلقه

با بررسی و مقایسه نتایج تحلیلی و شبیه‌سازی در مورد CPPLL مشاهده شد که اثر مدولاسیون طول کانال که ناشی از ولتاژ درین-سورس ترانزیستور ماسفت می‌باشد به عنوان یک عامل غیر خطی مؤثر در حلقه‌های قفل فاز باید در نظر گرفته شود. در ادامه با در نظر گرفتن اثر مدولاسیون طول کانال در حلقه قفل فاز پمپ بار به بررسی اثر تغییرات مقاومت و جریان حلقه بر فرکانس گوشه‌ای منحنی جیتر انتقالی CPPLL پرداخته می‌شود تا دقت روابط ارائه‌شده مورد ارزیابی قرار گیرد.

۴-۳-۱ بررسی اثر تغییرات R_p

به منظور تعیین منحنی تغییرات فرکانس گوشه جیتر انتقالی CPPLL بر حسب مقاومت حلقه، مقدار مقاومت در بازه ۱ کیلو اهم تا ۵ کیلو اهم با گام‌های ۰٫۵ کیلو اهم تغییر داده شده و مقدار فرکانس گوشه در هر یک از این مقادیر به دست آمده است. به عنوان مثال، فرکانس گوشه به ازای مقادیر جدول ۱ که در آن مقدار مقاومت ۳٫۵ کیلو اهم در نظر گرفته شده برابر ۲٫۹ مگاهرتز می‌باشد. همچنین از (۱۸) فرکانس گوشه به ازای سایر مقادیر مقاومت حلقه در این بازه به دست آمده است. سپس با اتصال نقاط به دست آمده، منحنی تغییرات فرکانس گوشه بر حسب مقاومت حلقه به صورت شکل ۷ به دست آمده است. همچنین برای تصدیق تحلیل‌های ارائه‌شده، نتایج شبیه‌سازی سیمولینک نیز به ازای مقادیر جدول ۱ و تغییر مقاومت حلقه در همین بازه بررسی شده است.

همان طور که مشاهده می‌گردد با افزایش مقدار مقاومت حلقه، فرکانس گوشه افزایش می‌یابد و نتایج شبیه‌سازی منطبق بر نتایج محاسباتی ارائه‌شده می‌باشد.

۴-۳-۲ بررسی اثر تغییرات I_p

پس از بررسی اثر تغییرات مقاومت حلقه بر فرکانس گوشه، به منظور ارزیابی بیشتر روابط ارائه‌شده، منحنی تغییرات فرکانس گوشه جیتر انتقالی CPPLL بر حسب جریان نیز بررسی شده است. با ثابت نگه داشتن تمام پارامترهای حلقه مطابق با جدول ۱ و تنها تغییر جریان پمپ بار در بازه ۱۰۰ میکرو آمپر تا ۵۰۰ میکرو آمپر با گام‌های ۵۰ میکرو آمپر، مقدار فرکانس گوشه در هر یک از این مقادیر به دست آمده است. به عنوان مثال مقدار فرکانس گوشه به ازای مقادیر جدول ۱ که در آن مقدار جریان ۴۰۰ میکرو آمپر در نظر گرفته شده است برابر ۲٫۹ مگاهرتز می‌باشد. همچنین مقدار فرکانس گوشه نیز به ازای سایر مقادیر جریان حلقه در این بازه تعیین شده است. در انتها با اتصال نقاط تعیین‌شده، منحنی تغییرات به صورت شکل ۸ به دست آمده است. همچنین برای تصدیق تحلیل‌های ارائه‌شده، نتایج شبیه‌سازی سیمولینک نیز به ازای مقادیر جدول ۱ و تغییر جریان حلقه در همین بازه بررسی شده است. همان طور که مشاهده می‌گردد با افزایش مقدار جریان حلقه، فرکانس گوشه افزایش می‌یابد و نتایج شبیه‌سازی منطبق بر نتایج محاسباتی است.

در جدول ۵ فرکانس گوشه به دست آمده از (۱۸) به ازای مقادیر متفاوت پارامترهای حلقه به دست آمده است. نتایج نشان می‌دهد که به ازای افزایش پارامترهای حلقه، فرکانس گوشه افزایش می‌یابد.

۵- نتیجه‌گیری

حلقه‌های قفل فاز پمپ بار (CPPLL) به دلیل رفتار غیر خطی ایجادشده توسط پمپ بار، سیستم‌هایی غیر خطی‌اند. در یک پمپ بار ایده‌آل جریان اعمالی ثابت است اما در عمل وابسته به اثرات غیر ایده‌آل ترانزیستور است. در این مقاله با در نظر گرفتن اثر مدولاسیون طول کانال ترانزیستور بر جریان پمپ بار، معادله دیفرانسیل غیر خطی سیستم به دست آمده و نشان داده شد که حلقه قفل فاز، یک سیستم غیر خطی حافظه‌دار است و از بسط سری ولترا برای تحلیل آن استفاده شده است. در نتیجه روشی جهت تخمین جیتر انتقالی با فیلتر حلقه مرتبه دوم پیشنهاد شده است. جهت بررسی اعتبار نتایج تحلیل، شبیه‌سازی رفتاری جهت بررسی مشخصات جیتر انتقالی استفاده گردیده و نتایج نهایی، تطبیق مناسب بین روابط تحلیلی و نتایج شبیه‌سازی را نشان داده است. با توجه به نتایج شبیه‌سازی، فرکانس گوشه در PLL با جریان متغیر

جدول ۵: فرکانس گوشه به ازای مقادیر متفاوت پارامترهای حلقه.

	$I_p = 400 \mu A$					$C_p = 150 pF$					$K_{vco} = 100 \times 10^6$				
(۱)						$R_p (k\Omega)$									
	۱	۱٫۵	۲	۲٫۵	۳	۳٫۵	۴	۴٫۵	۵						
F_c (MHz)	۱٫۷۵	۱٫۹۵	۲٫۱۷	۲٫۴	۲٫۶۵	۲٫۹	۳٫۱۵	۳٫۴	۳٫۶۵						
						$R_p = 3.5 k\Omega$									
(۲)						$I_p (\mu A)$									
	۱۰۰	۱۵۰	۲۰۰	۲۵۰	۳۰۰	۳۵۰	۴۰۰	۴۵۰	۵۰۰						
F_c (MHz)	۱	۱٫۳۵	۱٫۶۵	۱٫۹۵	۲٫۳	۲٫۶	۲٫۹	۳٫۲	۳٫۵						

$$x(t) = e^{j\omega_1 t} \Rightarrow y(t) = H_1(j\omega_1)e^{j\omega_1 t} \Rightarrow a e^{j\omega_1 t} + a_1(j\omega_1)e^{j\omega_1 t} + b_1 H_1(j\omega_1)e^{j\omega_1 t} + b_1 H_1(j\omega_1)(j\omega_1)e^{j\omega_1 t} + b_1 H_1(j\omega_1)(j\omega_1)^2 e^{j\omega_1 t} = c_1 H_1(j\omega_1)(j\omega_1)e^{j\omega_1 t} + c_1 H_1^2(j\omega_1)(j\omega_1)e^{j\omega_1 t} \quad (۱-پ)$$

$$x(t) = e^{j\omega_1 t} + e^{j\omega_2 t} \Rightarrow y(t) = H_1(j\omega_1)e^{j\omega_1 t} + H_1(j\omega_2)e^{j\omega_2 t} + \nu H_1(j\omega_1, j\omega_2)e^{j(\omega_1+\omega_2)t} \Rightarrow \nu b_1 H_1(j\omega_1, j\omega_2)e^{j(\omega_1+\omega_2)t} + \nu b_1 H_1(j\omega_1, j\omega_2)(j\omega_1 + \omega_2)e^{j(\omega_1+\omega_2)t} = j c_1 \omega_1 H_1(j\omega_1, j\omega_2)e^{j(\omega_1+\omega_2)t} + j c_1 \omega_2 H_1(j\omega_1, j\omega_2)e^{j(\omega_1+\omega_2)t} + j c_1 \omega_1 H_1(j\omega_1)H_1(j\omega_2)e^{j(\omega_1+\omega_2)t} + j c_1 \omega_2 H_1(j\omega_1)H_1(j\omega_2)e^{j(\omega_1+\omega_2)t} \quad (۲-پ)$$

$$x(t) = e^{j\omega_1 t} + e^{j\omega_2 t} + e^{j\omega_3 t} \Rightarrow y(t) = H_1(j\omega_1)e^{j\omega_1 t} + H_1(j\omega_2)e^{j\omega_2 t} + H_1(j\omega_3)e^{j\omega_3 t} + \nu H_1(j\omega_1, j\omega_2)e^{j(\omega_1+\omega_2)t} + \nu H_1(j\omega_1, j\omega_2, j\omega_3)e^{j(\omega_1+\omega_2+\omega_3)t} + \epsilon H_1(j\omega_1, j\omega_2, j\omega_3)e^{j(\omega_1+\omega_2+\omega_3)t} + \dots \Rightarrow \epsilon b_1 H_1(j\omega_1, j\omega_2, j\omega_3)e^{j(\omega_1+\omega_2+\omega_3)t} + \epsilon b_1 (j\omega_1 + \omega_2 + \omega_3) H_1(j\omega_1, j\omega_2, j\omega_3)e^{j(\omega_1+\omega_2+\omega_3)t} + \epsilon b_1 [(j\omega_1, j\omega_2, j\omega_3)]^2 H_1(j\omega_1, j\omega_2, j\omega_3)e^{j(\omega_1+\omega_2+\omega_3)t} = \nu c_1 j(\omega_1 + \omega_2) H_1(j\omega_1, j\omega_2, j\omega_3)e^{j(\omega_1+\omega_2+\omega_3)t} + \nu c_1 j(\omega_1 + \omega_2) H_1(j\omega_1, j\omega_2, j\omega_3)e^{j(\omega_1+\omega_2+\omega_3)t} + \nu c_1 j(\omega_1 + \omega_2) H_1(j\omega_1, j\omega_2)H_1(j\omega_3)e^{j(\omega_1+\omega_2+\omega_3)t} + \nu c_1 j(\omega_1 + \omega_2) H_1(j\omega_1, j\omega_2)H_1(j\omega_3)e^{j(\omega_1+\omega_2+\omega_3)t} + \nu c_1 j(\omega_1 + \omega_2) H_1(j\omega_1, j\omega_2)H_1(j\omega_3)e^{j(\omega_1+\omega_2+\omega_3)t} + \nu c_1 \omega_1 j H_1(j\omega_1, j\omega_2)H_1(j\omega_3)e^{j(\omega_1+\omega_2+\omega_3)t} + \nu c_1 \omega_2 j H_1(j\omega_1, j\omega_2)H_1(j\omega_3)e^{j(\omega_1+\omega_2+\omega_3)t} + \nu c_1 \omega_3 j H_1(j\omega_1, j\omega_2)H_1(j\omega_3)e^{j(\omega_1+\omega_2+\omega_3)t} \quad (۳-پ)$$

[7] R. Nonis, N. Da Dalt, P. Palestri, and L. Selmi, "Modeling, design and characterization of a new low-jitter analog dual tuning LC-VCO PLL architecture," *IEEE J. on Solid-State Circuits*, vol. 40, no. 6, pp. 1303-1309, Jun. 2005.

[8] H. Adrang and H. Miar-Naimi, "Modeling of jitter in bang-bang CDR with fourier series analysis," *IEEE Trans. on Circuits and Systems-I: Regular Papers*, vol. 60, no. 1, pp. 3-10, Jan. 2013.

[9] M. Gholami and G. Ardeshir, "Jitter of delay-locked loops due to PFD," *IEEE Trans. on Very Large Scale Integration (VLSI) Systems*, vol. 22, no. 10, pp. 2176-2180, Oct. 2014.

[10] P. Paliwal, M. Sattineni, and S. Gupta, "Tradeoffs between settling time and jitter in phase locked loops," *IEEE 56th Int. Midwest Symp. on Circuits and Systems, MWSCAS'13*, pp. 746-749, Columbus, OH, USA, 4-7 Aug. 2013.

[11] L. D. Tommasi, D. Gorissen, J. Croon, and T. Dhaene, "Surrogate modeling of RF circuit blocks," In: Fitt A., Norbury J., Ockendon H., Wilson E. (eds), *Progress in Industrial Mathematics at ECMI 2008. Mathematics in Industry*, vol 15. Springer, Berlin, Heidelberg.

[12] L. D. Tommasi, D. Gorissen, J. Croon, and T. Dhaene, "Surrogate modeling of low noise amplifiers based on transistor level simulations," In: Roos J., Costa L. (eds), *Scientific Computing in Electrical Engineering SCEE 2008. Mathematics in Industry*, vol 14. Springer, Berlin, Heidelberg.

[13] J. C. Nunez-Perez, et al., "Flexible test bed for the behavioural modelling of power amplifiers," *The International J. for Computation and Mathematics in Electrical and Electronic Engineering*, vol. 33, no. 1-2, pp. 355-375, Jan. 2013.

[14] M. Mollaalipour and H. Miar Naimi, "Volterra series analysis of down-conversion CMOS mixer with high IIP2 and IIP3," in *Proc. Int. Conf. on Synthesis, Modeling, Analysis and Simulation Methods and Applications to Circuit Design, SMACD'12*, pp. 201-204, Seville, Spain, 19-21 Sept. 2012.

[15] J. M. Nichols, "Frequency distortion of second- and third-order phase-locked loop systems using a volterra-series approximation," *IEEE Trans. on Circuits and Systems-I: Regular Papers*, vol. 56, no. 2, pp. 453-459, Feb. 2009.

پمپ بار، متفاوت با همین فرکانس در PLL با جریان پمپ بار ثابت شده است. بنابراین در نظر گرفتن اثر مدولاسیون طول کانال در جریان پمپ بار ضرورت می‌یابد. مزیت روش بیان‌شده آن است که به طراح کمک می‌کند تا با روشی کارآمد به طراحی بپردازد.

پیوست

هسته‌های بسط سری ولترا با استفاده از روش ورودی هارمونیک به صورت (پ-۱) تا (پ-۳) تعیین شده‌اند.

مراجع

[1] N. Da Dalt, "Markov chains-based derivation of the phase detector gain in bang-bang PLLs," *IEEE Trans. Circuits and Syst. II, Exp. Briefs*, vol. 53, no. 11, pp. 1195-1199, Nov. 2006.

[2] B. Chun and M. P. Kennedy, "Statistical properties of first-order bang-bang PLL with nonzero loop delay," *IEEE Trans. Circuits and Syst. II, Exp. Briefs*, vol. 55, no. 10, pp. 1016-1020, Oct. 2008.

[3] S. Tertinek, J. P. Gleeson, and O. Feely, "Statistical analysis of first-order bang-bang phase-locked loops using sign-dependent random walk theory," *IEEE Trans. Circuits Syst. I, Reg. Papers*, vol. 57, no. 9, pp. 2367-2380, Sep. 2010.

[4] A. Ebrahimi, H. Miar Naimi, and H. Adrang, "Remarks on transient amplitude analysis of MOS cross-coupled oscillators," *IEICE Trans. Electron*, -C, vol. 94, no. 2, pp. 231-239, 2011.

[5] A. Carlosena and A. M. Lazaro, "Design of high-order phase lock loops," *IEEE Trans. on Circuits and Systems-II, Express Briefs*, vol. 54, no. 1, pp. 9-13, Jan. 2007.

[6] A. Carlosena, M. Ugarte, and A. J. Lopez-Martin, "Loop filter approximation for PLLs," in *Proc. 51st Midwest Symp. on Circuits and Systems, MWSCAS'08*, pp. 21-24, Knoxville, TN, USA, 10-13 Aug. 2008.

محمدباقر توکلی تحصیلات خود را در مقطع کارشناسی و کارشناسی ارشد مهندسی برق- الکترونیک در دانشگاه آزاد اسلامی واحد اراک به ترتیب در سال‌های ۱۳۸۲ و ۱۳۸۴ به پایان رسانده است. از سال ۱۳۸۴ در دانشکده مهندسی برق دانشگاه آزاد اسلامی واحد اراک به عنوان هیأت علمی مشغول به فعالیت گردید و اینک نیز عضو هیأت علمی این دانشکده می‌باشد. همچنین از سال ۱۳۸۶ به دوره دکترای مهندسی برق-الکترونیک در دانشگاه آزاد اسلامی واحد علوم و تحقیقات تهران وارد گردید و در سال ۱۳۹۱ موفق به اخذ درجه دکترا در مهندسی برق از دانشگاه مذکور گردید و هم‌اکنون استادیار دانشکده مهندسی برق دانشگاه آزاد اسلامی واحد اراک می‌باشد. زمینه‌های تحقیقاتی مورد علاقه ایشان عبارتند از: طراحی مدارهای مجتمع آنالوگ و دیجیتال، تئوری مدارهای غیرخطی و کاربردهای آن، سیستم‌های مخابرات نوری.

- [16] K. Worden and G. R. Tomlinson, *Nonlinearity in Structural Dynamics*, Bristol, U.K.: Inst. Phys. Publ., 2001.
- [17] P. Wambacq and W. Sansen, *Distortion Analysis of Analog Integrated Circuits*, Dordrecht, The Netherlands: Kluwer, 1998.

هادی ده بوید تحصیلات خود را در مقطع کارشناسی مهندسی برق- الکترونیک در دانشگاه صنعتی سجاد و مقطع کارشناسی ارشد را در دانشگاه آزاد اسلامی واحد علوم و تحقیقات تهران به ترتیب در سال‌های ۱۳۸۵ و ۱۳۸۹ به پایان رسانده است. از سال ۱۳۸۹ به عنوان عضو هیأت علمی در دانشکده مهندسی برق دانشگاه آزاد اسلامی واحد نور مشغول به فعالیت است. نام‌برده از سال ۱۳۹۱ به دوره دکترای مهندسی برق- الکترونیک در دانشگاه آزاد اسلامی واحد اراک وارد شده و در سال ۱۳۹۶ موفق به اخذ درجه دکترا در مهندسی برق از دانشگاه مذکور گردید. زمینه‌های تحقیقاتی مورد علاقه ایشان عبارتند از: طراحی مدارهای مجتمع آنالوگ و دیجیتال، تئوری مدارهای غیرخطی و کاربردهای آن، تحلیل و طراحی حلقه‌های قفل فاز.

حبیب‌الله آدرنگ در سال ۱۳۸۲ مدرک کارشناسی مهندسی برق خود را از دانشگاه صنعتی اصفهان و در سال ۱۳۸۴ مدرک کارشناسی ارشد مهندسی برق خود را از دانشگاه فردوسی مشهد دریافت نمود. از سال ۱۳۸۶ نام‌برده به عنوان عضو هیأت علمی دانشگاه آزاد اسلامی واحد نور مشغول به کار می‌باشد. ایشان هم‌زمان از سال ۱۳۸۶ به دوره دکترای مهندسی برق- الکترونیک در دانشگاه صنعتی نوشیروانی بابل وارد گردید و در سال ۱۳۹۱ موفق به اخذ درجه دکترا در مهندسی برق- الکترونیک از دانشگاه مذکور گردید و هم‌اکنون استادیار دانشکده مهندسی برق دانشگاه آزاد اسلامی واحد نور می‌باشد. زمینه‌های علمی مورد علاقه نام‌برده متنوع بوده و شامل موضوعاتی مانند طراحی مدارهای مجتمع خطی، سیستم‌های مخابرات نوری، تئوری مدارهای غیرخطی و کاربردهای آن، تحلیل و طراحی حلقه‌های قفل فاز می‌باشد.

Archive of SID