

تکنیک های جدید برای کاهش نویز فاز در اسیلاتورهای

موج میلی متری میتنی بر خطی سازی مدار

میلاد عطائی^۱

عبدالرضا نبوی^۲

چکیده

در این مقاله بر حسب سایز ترانزیستورها و بهره‌ی بازخورد اسیلاتور، نقطه‌هایی را پیدا می‌کنیم که بهره‌ی هسته‌ی فعال اسیلاتور در آنها بیشینه باشد. برای پیاده‌سازی بهره‌ی هسته‌ی فعال از یک ترانسفورماتور استفاده کرده‌ایم. این ترانسفورماتور را به شکلی در مدار قرار می‌دهیم که هم‌زمان، هم بهره لازم برای بازخورد نوسان ساز تامین گردد و هم قسمتی از خازن‌های پارازیتی حذف شوند. به این نحو در اسیلاتور کارکرد، رنج تنظیم و نویز فاز به ترتیب 70% و 5dB بهبود پیدا خواهد کرد و مشخص خواهد شد که در حالت عمومی با خطی‌سازی اسیلاتور در موج میلی‌متری می‌توانیم حتی کاهش بیشتری در نویز فاز داشته باشیم و براساس این موضوع اسیلاتور را تا جای ممکن خطی می‌کنیم. شبیه‌سازی‌ها برای اسیلاتور طراحی شده در فناوری CMOS - 0/18 μm بعد از بدست آوردن پارامترهای پارازیتی Layout نشان می‌دهند که این اسیلاتور دارای نویز فاز 89dB/Hz- در آفست 1MHz و پهنای باند قابل تنظیم 1/9GHz در اطراف بسامد 57 GHz و توان خروج 10/5 - dBm می‌باشد.

کلید واژه

اسیلاتور، خطی‌سازی، عناصر پارازیتی، موج میلی‌متری، نویز فاز

۱. کارشناس ارشد برق، دانشگاه تربیت مدرس، m.ataei@modares.ac.ir

۲. دانشیار دانشکده برق، دانشگاه تربیت مدرس

تاریخ دریافت: ۹۰/۳/۱۵ تاریخ پذیرش: ۹۰/۵/۱۷

مقدمه

این مقاله روشی جدید برای طراحی اسیلاتور کم نویز در باند بسامدی موج میلیمتری ارائه می‌دهد. پهنای باند آزاد و وسیع 7 GHz موجود در آن باند، تداخل اندک و امکان ارسال سیگنال با توان بالا، باعث شده است تا امکان انتقال اطلاعات بصورت بی‌سیم با سرعت‌های بالاتر از چند Gb/sec و با مدولاسیون‌های ساده در بسامدهای موج میلیمتری فراهم باشد. این مزایا باعث توجه روز افزون محققان به طراحی مدارات CMOS در این باند شده است تا بتوان فرستنده گیرنده‌های موج میلیمتری ارزان قیمت برای کاربردهایی چون WirelessHD، شبکه محلی (Local Area Network) بی‌سیم، رادار و یا تصویر برداری با دقت بالا، طراحی کرد.


یکی از چالش‌های عمده در طراحی فرستنده-گیرنده‌های بی‌سیم در بسامدهای موج میلیمتری، مدار نوسان ساز آنها می‌باشد. این نوسان ساز باید دارای نویز فاز کم باشد تا مشکلاتی نظیر تغییر دیاگرام خوشه‌ای فاز و یا کاهش سیگنال به نویز، روی ندهد. همچنین نوسان ساز باید بتواند در یک پهنای باند وسیع قابل تنظیم باشد.

برای کاهش نویز فاز میتوان دامنه خروجی نوسان ساز را زیاد کرد که لازمه این کار افزایش اندوکتانس رزوناتور می‌باشد. با افزایش اندوکتانس رزوناتور در یک بسامد خاص باید مقدار و رکتور را کوچک انتخاب کرد و در نتیجه پهنای باند قابل تنظیم را محدود نمود. راه دیگر افزایش دامنه اسیلاتور، افزایش رسانایی هسته فعال Gm مدار می‌باشد. در بسامدهای پایین با افزایش عرض ترانزیستورهای هسته‌ای فعال میتوان Gm آنها را افزایش داد. لیکن در بسامدهای موج میلیمتری با توجه به اینکه مقدار خازن‌های رزوناتور قابل مقایسه با خازن‌های پارازیتی ترانزیستورها می‌باشد، افزایش اندازه باعث محدود کردن پهنای باند قابل تنظیم می‌شود و همینطور در اثر قضیه میلر، این خازن‌ها باعث کاهش Gm مدار نیز می‌گردند [۱]. در نتیجه میتوان این انتظار را داشت که با افزایش اندازه ترانزیستورها از نقطه‌ای به بعد نه تنها Gm افزایش پیدا نکند، بلکه کاهش پیدا کند.

وجود این مقدار رویارویی در طراحی باعث شده تا طراحان فن‌ها و طراحی‌های جدیدی برای شکستن این تقابل‌ها ارائه کنند. بعضی از مقالات ذکر کرده‌اند که با مقیاس کردن اسیلاتور طراحی شده خوب در بسامدهای پایین تر، می‌توان اسیلاتوری خوب در بسامدهای موج میلیمتری ایجاد کرد [۲]. اما همان طور که گفتیم و در ادامه نیز خواهد آمد، ماهیت تلفات و نویز فاز در بسامدهای موج میلیمتری با فرکانس‌های پایین تر متفاوت می‌باشد. در نتیجه اسیلاتور طراحی شده به این شکل بهینه نیست. در بعضی از طراحی‌ها از اسیلاتور Push-Push استفاده می‌شود [۳].

در این اسیلاتورها هسته اصلی در بسامد پایین تر و در نتیجه با G_m بهتر نوسان میکند، ولی توان خروجی آنها پایین و تک سر هستند و یا در صورت دیفرانسیلی بودن تقارن خوبی بین خروجی های آنها وجود ندارد. بنابراین این نوع از اسیلاتورها برای طراحی بصورت مدار مجتمع مناسب نیستند. در بعضی از مدارها برای افزایش G_m هسته اصلی، از ساختارهای خط انتقالی برای تبدیل ادمیتانس استفاده می شود [۴]. بکاربردن خط انتقال در مدارهای CMOS باعث اشغال مساحت زیادی در تراشه می شود و همچنین بدلیل وجود تلفات بالای زیرلایه CMOS و نیاز به جبران سازی آن، باعث افزایش توان نیز خواهد شد. می توان از ساختارهای ترانسفورماتوری نیز برای افزایش G_m استفاده کرد [۵]، اما همانطور که نشان داده خواهد شد، وجود این ساختارها باعث می شوند تا اثر عناصر پارازیتی تشدید شود. بنابراین در آن ساختارها، بهره ی ولتاژ کمی از ترانسفورماتور می گیرند.

ما در اینجا با استفاده از ترانسفورماتور، اسیلاتوری ارائه خواهد شد که G_m آن بر حسب اندازه ترانزیستورها و بهره فیدبک در نقطه ی بهینه قرار گرفته است. توپولوژی این مدار به شکلی است که نه تنها ترانسفورماتور باعث تشدید اثر عناصر پارازیتی نمی گردد، بلکه قسمتی از این عناصر پارازیتی را حذف می کند. در ادامه نشان داده خواهد شد که ماهیت نویز فاز در بسامدهای موج میلیمتری متفاوت با بسامدهای پایین است و برطبق این موضوع طراحی اسیلاتور کم نویز تکمیل خواهد شد. شبیه سازی های ما با فناوری $0.18 \mu m$ - CMOS انجام می گیرد.



شکل ۱ الف) مدار یک اسیلاتور عمومی تحقق یافته با ترانسفورماتور ب) نیم مدار اسیلاتور

طراحی اسیلاتور با G_m بهینه

همانطور که گفته شد، با افزایش اندازه ترانزیستور در بسامدهای موج میلیمتری ممکن است که بجای افزایش G_m ، شاهد کاهش آن باشیم. بنابراین در این قسمت با استفاده از تحلیل سیگنال بزرگ اثر افزایش اندازه قطعه را بر روی G_m هسته اصلی نوسان ساز می‌بینیم و نقطه‌ای که در آن G_m برحسب اندازه ترانزیستورها بهینه می‌گردد را بدست می‌آوریم. این تحلیل را همزمان برای ضریب فیدبک اسیلاتور نیز انجام می‌دهیم و اثر آن را روی G_m اسیلاتور ملاحظه می‌کنیم.

ابتدا به مدار یک اسیلاتور عمومی که با استفاده از یک ترانسفورماتور تحقق یافته است (شکل ۱ الف)، توجه کنید. نیم مدار این اسیلاتور را میتوان بصورت شکل ۱ (ب) الگو کرد. با استفاده از الگوی ترانزیستور میتوان مقدار G_m هسته اسیلاتور را بصورت زیر نوشت:

$$G_m = g_{ds}(v) - g_m(v) \times k \quad (۱)$$

که g_m و g_{ds} به ترتیب ترانسکانایی و رسانایی درین - سورس ترانزیستور می‌باشند. چون این پارامترها سیگنال بزرگ هستند، باید به بایاس وابسته باشند. k ضریب فیدبک اسیلاتور است که آن را بهره ولتاژ ترانسفورماتور ایجاد می‌کند و برابر است با:

$$k = \sqrt{\frac{L_2}{L_1}} \quad (۲)$$





برای بدست آوردن G_m ابتدا باید g_m و g_{ds} سیگنال بزرگ را در نقطه بایاس بدست آورد. به همین منظور با استفاده از تابع توصیفی مقدار جریان خروجی نیم مدار شکل ۱(الف) را برحسب ولتاژهای ورودی آن بصورت زیر می‌نویسیم:

$$i_D(\omega t) = I_0 + g_m(v_{GS}, v_{DS})v_{gs} \times \cos(\omega t + \varphi) + g_{ds}(v_{GS}, v_{DS})v_{ds} \times \cos(\omega t) \quad (۳)$$


که φ اختلاف فاز جریان خروجی و ولتاژ v_{gs} است. چون هارمونیک بالاتر از هارمونیک اصلی خروجی در اسیلاتورها کمتر از 10% هارمونیک اول می‌باشند، استفاده از تابع توصیفی برای جریان خروجی دقیق می‌باشد. با ضرب طرفین رابطه (۳) در $\sin(\omega t)$ و $\sin(\omega t + \varphi)$ به ترتیب میتوان مقدار g_m و g_{ds} را بصورت زیر نوشت:

$$g_m = \frac{-1}{\pi \times v_{gs} \times \sin(\varphi)} \int_0^{2\pi} i_d(\omega t) \sin(\omega t) d(\omega t) \tag{۴}$$

$$g_{ds} = \frac{1}{\pi \times v_{ds} \times \sin(\varphi)} \int_0^{2\pi} i_d(\omega t) \sin(\omega t + \varphi) d(\omega t) \tag{۵}$$



شکل ۲) شبیه سازی نیم مدار سیگنال بزرگ برای الف) G_m یک اسیلاتور عمومی ب) خازن های پارازیتی اسیلاتور عمومی ج) G_m اسیلاتور با فن حذف خازن های پارازیتی د) خازن های پارازیتی اسیلاتور با فن حذف خازن های پارازیتی



شکل ۳) نیم مدار اسیلاتور با استفاده از فن حذف عناصر پارازیتی

جریان ترانزیستور را می‌توان به صورت زیر نشان داد:

$$I_D = K \left(\frac{W}{L} \right) \frac{(v_{GS} - V_T)^2}{1 + \theta(v_{GS} - V_T)} (1 + \lambda v_{DS}) \quad (۶)$$

که V_T ولتاژ آستانه، λ پارامتر مدولاسیون کانال، K ثابت وابسته به فناوری و θ پارامتری است که با کمک آن می‌توان کاهش موبیلیتی به دلیل میدان عمودی را الگو کرد. با جایگذاری رابطه ۶ در معادلات ۴ و ۵ مقدار اولیه g_m و g_{ds} حاصل می‌گردد. بدلیل وابسته بودن مقدار φ به مقادیر g_m و g_{ds} سیگنال بزرگ، مقدار g_m و g_{ds} سیگنال بزرگ نهایی با چند بار درون‌یابی معادلات ۴ و ۵ حاصل می‌گردد. با قرار دادن این مقادیر در رابطه ۱، اندازه بیشینه G_m با جریان بایاس $2/2\text{mA}$ و دامنه خروجی $0.7V$ ، در عرض ترانزیستوری $19\ \mu\text{m}$ و بهره فیدبک ۲ بدست می‌آید. برای ارزیابی مقادیر بدست آمده از تحلیل، از شبیه‌سازی هارمونیک بالانس برای نیم مدار شکل ۱ (ب) استفاده کردیم. همانطور که از شکل ۲ (الف) مشخص است، اندازه‌ی بیشینه G_m در عرض ترانزیستوری $W\ \mu\text{m}$ و بهره فیدبک $2/5$ واقع شده است.

همانطور که گفته شد، خازنهای پارازیتی نیز یکی از چالشهای عمده اسیلاتورهای موج میلیمتری هستند. مقدار خازنهای پارازیتی دیده شده از درین نیم مدار شکل ۱ (ب) برابر است با:


$$C = C_{ds} + C_{gd} \times (k+1) \quad (۷)$$

که C_{ds} و C_{gd} خازن‌های پیوند گیت-درین و درین-سورس ترانزیستور می‌باشند که مستقیماً با عرض ترانزیستور متناسب‌اند. همانطور که از رابطه‌ی ۷ مشخص است و شبیه سازی هارمونیک بالانس از درین نیم مدار شکل ۱ (ب) نشان می‌دهد، مقدار این خازنها با افزایش اندازه و بهره فیدبک افزایش می‌یابد شکل ۲ (ب). یکی از راه‌حلهایی که برای حذف خازن در بسامدی معین پیشنهاد می‌گردد، استفاده از یک سلف اضافی موازی آن خازن می‌باشد، به شکلی که آن دو باهم در بسامد مورد نظر رزونانس کنند [۶]. اگر از این فن در مدار اسیلاتور خود استفاده کنیم، نیم مدار شکل ۳ بدست می‌آید. در این شکل خازن C_d ، خازن جدا کننده بایاس می‌باشد. بنابراین میتوان رابطه G_m و خازن پارازیتی دیده شده از درین نیم مدار شکل ۳ را بصورت زیر نوشت:


$$G_m \approx g_{ds}(v) - g_m(v) \times k + \frac{(k+1)}{L_C \omega Q_C} \quad (۸)$$

$$C \approx C_{ds} + C_{gd} \times (k+1) - \frac{(k+1)}{L_C \times \omega^2} \quad (۹)$$

که Q_C ضریب کیفیت سلف L_C می باشد. بنابراین اگر Q سلف استفاده شده بین گیت و درین ترانزیستور بزرگ باشد، بدون کاهش اندازه G_m میتوان مقدار زیادی از عناصر پارازیتی را حذف کرد. در شکل (۲ ج و د) شبیه سازی هارمونیک بالانس برای نیم مدار شکل ۳ به ازای $L_C = 700 \text{ pH}$ و $Q_C = 15$ آورده شده است. همانطور که از این اشکال مشخص است - با وجود این سلف - مقدار زیادی از خازن های پارازیتی حذف شده اند و G_m کاهش زیادی پیدا نکرده است.



شکل ۴) اسیلاتور پیشنهادی با فن حذف عناصر پارازیتی



شکل ۵) پهنای باند قابل تنظیم و نویز فاز اسیلاتور شکل ۴ که دارای فن حذف عناصر پارازیتی (VC) است و اسیلاتور عمومی (TV) شکل ۱ (الف)

وجود یک سلف اضافی در این مدار باعث می‌گردد تا سطح تراشه بزرگ تر و مراحل طراحی بیشتر شود. برای اجتناب از این موضوع، ما سلف L2 را در شکل ۱ (الف) بین گیت و درین ترانزیستور گذاشتیم تا هم بهره لازم برای نوسانات ایجاد گردد و هم مقداری از عناصر پارازیتی که با سلف L2 در بسامد مطلوب رزونانس می‌کنند، حذف گردند. به این صورت به اسیلاتور شکل ۴ خواهیم رسید. بسامد رزونانس این اسیلاتور و اسیلاتور شکل ۱ (الف) به ترتیب برابرند با:

$$\omega_0 = \frac{1}{\sqrt{L1 \times (C_{ds} + C_{gs} + (C_{gd} + C_{gs}) \times k^2 - 2C_{gs} \times k)}} \quad (10)$$

$$\omega_0 = \frac{1}{\sqrt{L1 \times (C_{ds} + C_{gs} + (C_{gd} + C_{gs}) \times k^2 + 2C_{gd} \times k)}} \quad (11)$$

همانطور که از روابط ۱۰ و ۱۱ مشخص است، می‌توان در اسیلاتور ارائه شده در شکل ۴ برای یک بسامد دلخواه نوسان، از سلف بسیار بزرگتری نسبت به اسیلاتور عمومی شکل ۱ (الف) استفاده کرد. بنابراین این اسیلاتور دارای دامنه بیشتر و نویز فاز کمتر خواهد بود. این دو اسیلاتور را برای یک باند با اندازه ترانزیستورها و ضریب فیدبک بدست آمده در قسمت قبل، ورکتور و بایاس یکسان شبیه سازی کردیم. در شکل ۵ بسامد خروجی و نویز فاز در افاست 1 MHz برای دو اسیلاتور نشان داده شده است. همینطور که مشخص است، اسیلاتور شکل ۴ دارای ۷۰٪ پهنای باند قابل تنظیم بیشتر و 5 dB نویز فاز کمتر در افاست 1 MHz نسبت به اسیلاتور شکل ۱ (الف) است.

خطی کردن اسیلاتور موج میلیمتری

بر اساس نظریه کلاسیک الگوی نویز RF متعلق به Van Der Ziel [۷] نویز سفید ترانزیستور شامل دو نویز درین i_{nd} و گیت i_{ng} خواهد بود که عبارت اند از:

$$\frac{i_{nd}^2}{\Delta f} = 4k_B T (\gamma / \alpha) gm, \quad \alpha = \frac{g_m}{g_{d0}} \quad (12)$$


$$\frac{i_{ng}^2}{\Delta f} = 4k_B T \delta g_g, \quad g_g = \frac{\alpha \omega^2 C_{gs}^2}{5gm} \quad (13)$$

که γ و δ ثابتهای وابسته به فناوری، T دما برحسب کلوین، k_B ثابت بولتزمن، و g_{d0} رسانایی ترانزیستور با ولتاژ درین-سورس صفر ولت، می باشد. از طرف دیگر می دانیم بسامد گذر ترانزیستور برابر است با:

$$\omega_T = \frac{C_{gs}}{g_m} \quad (14)$$

پس با استفاده از رابطه ۱۴ و با توجه به اینکه در فناوری ما δ در حدود دو برابر γ می باشد، نویز گیت را می توانیم بصورت زیر بنویسیم:

$$\frac{i_{ng}^2}{\Delta f} \approx 4k_B T \gamma g_m \frac{2\omega^2}{5\omega_T^2} \quad (15)$$



شکل ۶) تغییرات نویز فاز خروجی اسیلاتور برحسب تغییرات ولتاژ درین منبع جریان

چون بسامد نوسانات در اینجا نزدیک بسامد گذر میباشد، بنابراین اثر نویز گیت برعکس بسامدهای پایین که معمولاً در نظر گرفته نمیشود، مهم میگردد. از طرف دیگر اگر نویز را بصورت یک خطا $e(t)$ فرض کنیم، این نویز میتواند با تابع تبدیل Γ در خروجی اسیلاتور باعث تغییرات فاز شود، بصورتی که:

$$\frac{d\theta(t)}{dt} = \Gamma(\omega_0 t + \theta(t))e(t) \quad (16)$$

این تابع برای اولین بار در [۸] تعریف و ISF نام گذاری شد. با انتگرال گیری از دو طرف رابطه ۱۶، خواهیم داشت:

$$\theta(t) = \int_{-\infty}^t \Gamma(\omega_0 \tau) e(\tau) d\tau \quad (17)$$

جملات سری فوریه ISF بصورت زیر خواهد بود:

$$\Gamma(\omega_0\tau) = \frac{c_0}{2} + \Re \left\{ \sum_{n=1}^{\infty} c_n e^{jn\tau} \right\} \quad (18)$$

پس با قرار دادن رابطه ی ۱۸ در ۱۷ داریم:


$$\theta(t) = \frac{c_0}{2} \int_{-\infty}^t e(\tau) d\tau + \sum_{n=1}^{\infty} c_n \int_{-\infty}^t e(\tau) e^{jn\tau} d\tau \quad (19)$$

اگر سیگنال یا نویز تزریق شده به سامانه، اجزایی با بسامدی نزدیک به ضریبی از بسامد حامل را داشته باشد، یعنی

$$e(t) = e_m e^{j(m\omega_0 + \Delta\omega)t} \quad (20)$$

و بدلیل اینکه $\Delta\omega \ll \omega$ ، جمله دوم معادله انتگرالی رابطه ۱۹ برای $n \neq m$ را میتوان صرف نظر کرد. پس فاز اضافه شده به صورت زیر خواهد بود:

$$\theta(t) \approx \sum_{m=0}^{\infty} \frac{e_m c_m e^{j(\Delta\omega)t}}{\Delta\omega} \quad (21)$$



شکل ۷) تاثیر ولتاژ گیت اسیلاتور بر روی نویز فاز خروجی

این عبارت نشان می دهد که اگر نویز فیلتر نشده باشد و مولفه های آن در اطراف همه بسامد ها مهم باشد، باید تمامی ضرایب سری فوریه ISF موجود را در نظر گرفت. ولی اگر نویز در هارمونیک خاصی باشد - مثلاً هارمونیک اول - فقط لازم است که هارمونیک اول ISF بدست آید. همانطور که از شکل ۱ (الف) یا شکل ۴ مشخص است، نویز درین بدلیل وارد شدن در رزوناتور فیلتر می گردد و فقط این نویز در اطراف هارمونیک اول مهم می گردد. در عوض نویز گیت در اطراف تمامی هارمونیک های با اهمیت می شود و با توجه به اینکه مقدار نویز گیت قابل مقایسه با نویز درین است، نویز گیت در

اسیلاتور موج میلیمتری از اهمیت خاصی برخوردار می‌گردد. برای کاهش این نویز مسلماً باید محتوای هارمونیک‌های اسیلاتور کاهش پیدا کند تا نویز گیت کمتری در خروجی اسیلاتور ظاهر شود و این امر مستلزم خطی کردن هسته و منبع جریان اسیلاتور می‌باشد.

نویز دیگر دارای اهمیت، نویز فلیکر است. این نویز در اطراف DC وجود دارد و با توجه به رابطه ۲۰ در مقدار DC تابع ISF ضرب و روی هارمونیک اصلی می‌آید. همچنین این نویز چون دارای بسامد پایین و اندازه بزرگی است، بصورت نویز دامنه نیز در خروجی ظاهر می‌گردد، ولی میتواند باعث مدوله کردن خازن‌های پیوند ترانزیستورها که به ولتاژ وابسته هستند، شود.

از طرف دیگر می‌دانیم که مقدار خازن رزوناتور در اسیلاتورهای موج میلیمتری قابل مقایسه با مقدار خازنهای پیوند ترانزیستورها می‌باشد. بنابراین اگر اسیلاتور غیر خطی باشد، نویز دامنه مدار باعث تغییر مقدار موثر ظرفیت این خازن‌ها می‌گردد و در نتیجه فاز نوسانات تغییر می‌کند و نویز فاز زیاد می‌گردد. پس برای کاهش اثر نویز دامنه روی نویز فاز، باید اسیلاتور را خطی کرد.

برای اثبات این ادعا از خطی کردن منبع جریان شروع می‌کنیم. در شکل ۶ نویز فاز اسیلاتور عمومی شکل ۱ (الف) برحسب ولتاژ درین منبع جریان آن نشان داده شده است. این ولتاژ با استفاده از V_{bias} گیت که در شکل ۱ (الف) مشخص است، کنترل می‌شود. همانطور که مشاهده می‌کنید تا زمانی که ترانزیستور در ناحیه‌ی خطی است، با افزایش ولتاژ درین و در نتیجه با افزایش جریان اسیلاتور، نویز فاز آن کاهش می‌یابد ولی به محض وارد شدن ترانزیستور در ناحیه اشباع نویز فاز زیاد می‌گردد.

برای بررسی بیشتر این رویکرد، به جای منبع جریان ترانزیستوری، از یک مقاومت استفاده کردیم. به ازای جریان‌های برابر، اسیلاتوری که دارای منبع جریان مقاومتی است، نویز فازش در حدود $1/5$ dB کمتر از اسیلاتوری است که از منبع جریان ترانزیستوری استفاده می‌کند.

حال می‌توان اثر خطی کردن هسته اصلی را بر روی نویز فاز مشاهده کرد. برای این کار در حالی که از یک منبع جریان مقاومتی استفاده می‌کنیم، V_{bias} گیت را افزایش می‌دهیم تا ولتاژ گیت-درین اسیلاتور کاهش یابد و در نتیجه هسته اسیلاتور خطی‌تر شود. همانطور که از شکل ۷ مشخص است، با افزایش ولتاژ گیت، نویز فاز کاهش می‌یابد. البته همراه با این جریان نیز افزایش می‌یابد، ولی با دو برابر شدن مقدار جریان - بجای 3 dB کاهش در نویز فاز - 6 dB کاهش را در آن می‌بینیم.

این رویکرد ارائه شده، دقیقاً برخلاف رویکرد طراحی در بسامدهای پایین‌تر از 10 GHz می‌باشد.


برای مثال در [۹] (که یکی از معتبرترین مقالات نویز فاز در بسامدهای پایین است) توصیه شده که منبع جریان و هسته اصلی کاملاً غیر خطی باشند و V_{bias} گیت تا جای ممکن کوچک گردد. این رویکرد طراحی در بسامد پایین به این دلیل صحیح است که در آنجا برخلاف بسامدهای موج میلی-متری نویز گیت در مقابل نویز درین و خازن‌های پیوند ترانزیستورها در مقابل خازن رزوناتور، بسیار کوچک می‌باشند.

نتایج شبیه‌سازی


ترانسفورماتور اسیلاتور ارائه شده در شکل ۴ با نرم افزار Agilent Momentum شبیه‌سازی و طراحی شده است. L_1 ، L_2 و ضریب کوپلینگ آن درباند بسامدی موج میلیمتری به ترتیب: ۷۵pH، ۲۰۰pH و ۰/۷۵ بدست آمدند. مقدار Q_1 و Q_2 نیز برای ترانسفورماتور طراحی شده به ترتیب در این باند بزرگتر از ۱۹ و ۳۰ محاسبه شدند. برای بافر کردن سیگنال نیز از مدار ارائه شده در [۱۰] استفاده شده است.

در شکل ۸ قالب بندی کلی اسیلاتور ارائه شده در شکل ۴ که با یک فناوری CMOS-0/18 μm طراحی شده، همراه با بافرهای آن نمایش داده شده است. مساحت کل این چیپ $400 \times 650 \mu\text{m}^2$ می‌باشد. در این اسیلاتور ملاحظات مربوط به طراحی اسیلاتور موج میلیمتری که در قسمت قبل ارائه شد، رعایت گشته است. ما از یک منبع جریان خطی استفاده کرده‌ایم و ولتاژ گیت ترانزیستور را تا حدی بالا بردیم که در عین حالی که هسته اصلی خطی است، دامنه خروجی افت زیادی نداشته باشد. در کارهای معتبر در زمینه الگوسازی برای مدارهای موج میلیمتری مانند [۱۱] نشان داده شده است که اگر عناصر پارازیتی با شبیه‌سازی‌های میدانی بدست آورده شوند، مقادیر شبیه‌سازی تفاوت چندانی با نتایج ساخت نخواهند داشت. بنابراین تمام عناصر پارازیتی این قالب بندی را با شبیه‌سازی‌های میدانی توسط نرم افزار Agilent Momentum بدست آوردیم. بعد از استخراج تمامی عناصر پارازیتی قالب بندی شبیه‌سازی‌ها نشان می‌دهند که توان مصرفی هسته این اسیلاتور در کل باند ۵/۸mW و بافرهای آن ۳۵ mW است. پهنای قابل تنظیم این اسیلاتور ۱/۹GHz حول بسامد مرکزی ۵۶/۵GHz و نویز فاز آن در آفست ۱ MHz، ۸۹ dBc/Hz - می‌باشد. همینطور توان خروجی این اسیلاتور روی یک مقاومت ۵۰ Ω ، ۱۰/۵ dBm - است. در جدول ۱ خلاصه عملکرد این اسیلاتور آورده شده و با نوسان سازهای مشابه مقایسه گشته است.



در شکل ۹ (الف تا ج) شبیه سازی های دمایی، گوشه های فناوری و مونتاژولو برای نویز فاز نوسان ساز آورده شده است. همین طور که از این اشکال مشخص می باشد، این نوسان ساز نسبت به تغییرات فناوری و دمایی نیز پایداری است.



شکل ۸) لایوت اسیلاتور ارائه شده در شکل ۴ همراه با طبقه بافر



(الف)



شکل ۹) تغییرات نویز فاز (الف) در دماهای مختلف (ب) در گوشه‌های متفاوت تکنولوژی (ج) با شبیه‌سازی مونت-کارلو

نتیجه‌گیری

در این مقاله نشان دادیم که بهره فعال اسیلاتور موج میلیمتری در نقطه‌ای برحسب اندازه و بهره فیدبک دارای مقدار بهینه می‌باشد. همچنین توپولوژی ارائه شد که در آن ترانسفورماتور خود اسیلاتور، قسمتی از خازن‌های پارازیتی اسیلاتور را حذف می‌کند. نشان دادیم که ماهیت نویز فاز در بسامدهای موج میلیمتری متفاوت با منشا نویز فاز در بسامدهای پایین می‌باشد. با استفاده از این قضایا اسیلاتوری با فناوری CMOS-0/18 μm طراحی کردیم که دارای پهنای باند قابل تنظیم 1/9GHz در اطراف بسامد 57GHz و نویز فاز -89 dBc/Hz در آفست 1 MHz می‌باشد.

جدول ۱) خلاصه عملکرد اسیلاتور ارائه شده و مقایسه با کارهای مشابه

| ¹ [12] | ² [3] | ¹ [4] | این کار | |
|-------------------|------------------|------------------|--------------|----------------------------------|
| 0/18 CMOS | 0/18 CMOS | 0/18 CMOS | 0/18 CMOS | تکنولوژی، μm |
| 41 | 27/5 | 99 | 43 | توان کل، mW |
| 0/8 | 0/21 | 0/67 | 0/26 | مساحت کل، mm^2 |
| 53 | 69 | 63 | 56/5 | فرکانس، GHz |
| -86 | -76 | -89 | -89 | نویز فاز، 1MHz @ dBc/Hz |
| 0/1 | 5/2 | 0/67 | 1/9 | پهنای باند، GHz |
| -8 | -18/5 | -15 | -10/5 | توان خروجی، dBm |
| -164 | -158 | -165 | -167/5 | dBc/Hz ،FoM |

۱- اسیلاتورهای طراحی شده با رزوناتورها خط انتقالی

۲- اسیلاتور Push-Push

مراجع

- [1]C. Ying, K. Mouthaan, and L. Fujiang, "Design of X-Band and Ka-Band Co³lpitts Oscillators Using a Parasitic Cancellation Technique," Circuits and Systems I: Regular Papers, IEEE Transactions on ,vol. 57, pp 1817-1828 2010 .
- [2]K. W. Tang, S. Leung, N. Tieu, P. Schvan, and S. P. Voinigescu, "Frequency Scaling and Topology Comparison of Millimeter-Wave CMOS VCOs," in Compound Semiconductor Integrated Circuit Symposium. CSIC 2006 pp. 55-58 IEEE, 2006 .
- [3]C. Hsien-Chin and K. Chih-Pin, "A Wide Tuning Range 69 GHz Push-Push VCO Using $0.18\mu\text{m}$ CMOS Technology," Microwave and Wireless Components Letters, IEEE, vol. 20, pp. 97-99. 2010

- [4]H. Hsieh-Hung and L. Liang-Hung, "A V-Band CMOS VCO With an Admittance-Transforming Cross-Coupled Pair," *Solid-State Circuits, IEEE Journal of*, vol. 44, pp. 1689-1696, 2009.
- [5]B. Razavi, "A 300-GHz Fundamental Oscillator in 65-nm CMOS Technology," in *VLSI Circuits (VLSIC) IEEE Symposium on*, pp. 113-114, 2010.
- [6]B. Razavi, "RF Microelectronic Circuits: Prentice Hall PTR, Upper Saddle River", pp.100-183, 1999.
- [7]A. V. D. Ziel, "Noise In Solid State Devices Circuits": Wiley, New York, pp.207-245, 1986.
- [8]A. Hajimiri and T. H. Lee, "A General Theory of Phase Noise in Electrical Oscillators," *Solid-State Circuits, IEEE Journal of*, vol. 33, pp. 179-194, 1998.
- [9]A. Mazzanti and P. Andreani, "Class-C Harmonic CMOS VCOs, With a General Result on Phase Noise," *Solid-State Circuits, IEEE Journal of*, vol. 43, pp. 2716-2729, 2008.
- [10]C. Changhua and K. K. O, "Millimeter-Wave Voltage-Controlled Oscillators in 0.13- μ m CMOS technology," *Solid-State Circuits, IEEE Journal of*, vol. 41, pp. 1297-1304, 2006.
- [11]L. ChuanKang and B. Razavi, "Systematic Transistor and Inductor Modeling for Millimeter-Wave Design," *Solid-State Circuits, IEEE Journal of*, vol. 44, pp. 450-457, 2009.
- [12]H. Shigematsu, T. Hirose, F. Brewer, and M. Rodwell, "Millimeter-Wave CMOS circuit design," *Microwave Theory and Techniques, IEEE Transactions on*, vol. 53, pp. 472-477, 2005.