تابستان ۹۰ دوره ۲ شماره ۲ آلگنوانیک

# تکنیک های جدید برای کاهش نویز فاز در اسیلاتورهای

# **موج میلی متری میتنی بر خطی سازی مدار**

# میلاد عطائی' عبدالرضا نبوی<sup>۲</sup>

## چکیدہ

در این مقاله بر حسب سایز ترانزیستورها و بهره ی بازخورد اسیلاتور، نقطه هایی را پیدا می کنیم که بهره هسته فعال اسیلاتور در آنها بیشینه باشد. برای پیاده سازی بهره هسته فعال از یک ترانسفورماتور استفاده کردهایم. این ترانسفورماتور را به شکلی در مدار قرار می دهیم که همزمان، هم بهره لازم برای بازخورد نوسان ساز تامین گردد و هم قسمتی از خازنهای پارازیتی حذف شوند. به این نحو در اسیلاتور کارکرد، رنج تنظیم و نویز فاز به ترتیب 70% و 508 بهبود پیدا خواهد کرد و مشخص خواهد شد که در حالت عمومی با خطی سازی اسیلاتور در موج میلیمتری می توانیم حتی کاهش در اسیلاتور در موج میلیمتری می توانیم حتی کاهش خواهد شد که در حالت عمومی با خطی سازی اسیلاتور در موج میلیمتری می توانیم حتی کاهش بیشتری در نویز فاز داشته باشیم و براساس این موضوع اسیلاتور را تا جای ممکن خطی می کنیم. شبیه سازی ها برای اسیلاتور طراحی شده درفناوری MM 2018 - 2005 بعد از بدست آوردن بارامترهای پارازیتی JagdB/Hz نشان می دهند که این اسیلاتور دارای نویزفاز خار خار در آوست MM می باشد.

## کلید واژه

#### مقدمه

اینمقالهروشی جدید برای طراحی اسیلاتور کم نویز در باند بسامدی موج میلیمتری ارائهمی دهد. پهنای باند آزاد و وسیع GHz موجود در آن باند، تداخل اندک و امکان ارسال سیگنال با توان بالا، باعث شده است تا امکان انتقال اطلاعات بصورت بی سیم با سرعتهای بالاتر از چند Gb/sec و با مدولاسیونهای ساده در بسامدهای موج میلیمتری فراهم باشد. این مزایا باعث توجه روز افزون محققان به طراحی مدارات CMOS در این باند شده است تا بتوان فرستنده گیرندههای موج میلیمتری ارزان قیمت برای کاربردهایی چون WirelessHD، شبکه محلی (Local Area Network) بی سیم، رادار و یا تصویر برداری با دقت بالا، طراحی کرد.

یکی از چالشهای عمده در طراحی فرستنده-گیرندههای بیسیم در بسامدهای موج میلیمتری، مدار نوسان ساز آنها میباشد. این نوسان ساز باید دارای نویز فاز کم باشد تا مشکلاتی نظیر تغییر دیاگرام خوشه ای فاز و یا کاهش سیگنال به نویز، روی ندهد. همچنین نوسان ساز باید بتواند در یک پهنای باند وسیع قابل تنظیم باشد.

برای کاهش نویز فاز میتوان دامنه خروجی نوسان ساز را زیاد کردکه لازمه این کار افزایش اندوکتانس رزوناتور میباشد. با افزایش اندوکتانس رزوناتور در یک بسامد خاص باید مقدار ورکتور را کوچک انتخاب کرد و در نتیجه پهنای باند قابل تنظیم را محدود نمود. راه دیگر افزایش دامنه اسیلاتور، افزایش رسانایی هسته فعال Gm مدار میباشد. در بسامدهای پایین با افزایش عرض ترانزیستورهای هستهی فعال میتوان Gm آنها را افزایش داد. لیکن در بسامدهای موج میلیمتری با توجه به اینکه مقدار خازنهای رزوناتور قابل مقایسه با خازنهای پارازیتی ترانزیستورها میباشد، افزایش اندازه باعث محدود کردن پهنای باند قابل تنظیم میشود و همینطور در اثر قضیه میلر، این خازنها باعث کاهش Gm مدار نیز می گردند [1]. در نتیجه میتوان این انتظار را داشت که با افزایش اندازه ترانزیستورها از نقطهای به بعد نه تنها Gm افزایش پیدا نکند، بلکه کاهش پیدا کند.

وجود این مقدار رویارویی در طراحی باعث شده تا طراحان فنها و طراحیهای جدیدی برای شکستن این تقابلها ارائه کنند. بعضی از مقالات ذکر کردهاند که با مقیاس کردن اسیلاتور طراحی شده خوب در بسامدهای پایین تر، میتوان اسیلاتوری خوب در بسامدهای موج میلیمتری ایجاد کرد [۲]. اما همان طور که گفتیم و در ادامه نیز خواهد آمد، ماهیت تلفات و نویز فاز در بسامدهای موج میلیمتری با فرکانس های پایین تر متفاوت می باشد. در نتیجه اسیلاتور طراحی شده به این شکل بهینه نیست. در بعضی از طراحیها از اسیلاتور Push-Push استفاده میشود [۳]. در این اسیلاتورها هسته اصلی در بسامد پایینتر و در نتیجه با Gm بهتر نوسان میکند، ولی توان خروجی آنها پایین و تک سر هستند و یا در صورت دیفرانسیلی بودن تقارن خوبی بین خروجی های آنها وجود ندارد. بنابراین این نوع از اسیلاتورها برای طراحی بصورت مدار مجتمع مناسب نیستند. در بعضی از مدارها برای افزایش Gm هسته اصلی، از ساختارهای خط انتقالی برای تبدیل ادمیتانس استفاده میشود [۴]. بکاربردن خط انتقال در مدارهای CMOS باعث اشغال مساحت زیادی در تراشه می شود و همچنین بدلیل وجود تلفات بالای زیرلایه CMOS و نیاز به جبران سازی آن، باعث افزایش توان نیز خواهد شد. می توان از ساختارهای ترانسفورماتوری نیز برای افزایش Gm استفاده کرد [۵]، اما همانطور که نشان داده خواهد شد، وجود این ساختارها باعث میشوند تا اثر عناصر پارازیتی تشدید شود. بنابراین در آن ساختارها، بهره ولتاژ کمی از ترانسفورماتور می گیرند.

ما در اینجا با استفاده از تراتسفورماتور، اسیلاتوری ارائه خواهد شد که Gm آن بر حسب اندازه ترانزیستورها و بهره فیدبک در نقطهی بهینه قرار گرفته است. توپولوژی این مدار به شکلی است که نه تنها ترانسفورماتور باعث تشدید اثر عناصر پارازیتی نمی گردد، بلکه قسمتی از این عناصر پارازیتی را حذف می کند. در ادامه نشان داده خواهد شد که ماهیت نویز فاز در بسامدهای موج میلیمتری متفاوت با بسامدهای پایین است و برطبق این موضوع طراحی اسیلاتور کم نویز تکمیل خواهد شد. شبیه سازیهای ما با فناوریM18 μ- ۲۰/۱8 انجام می گیرد.



شکل ۱ الف) مدار یک اسیلاتور عمومی تحقق یافته با ترانسفورماتور ب) نیم مدار اسیلاتور

ارنیک فصلنامه صنایع الکترونیک دوره ۲ شماره ۲ تابستار دtronic Industries Quarterly Vo.2 No.2 Summer

### **طراحی اسیلاتور با Gm بهینه**

همانطور که گفته شد، با افزایش اندازه ترانزیستور در بسامدهای موج میلیمتری ممکن است که بجای افزایش Gm، شاهد کاهش آن باشیم. بنابراین در این قسمت با استفاده از تحلیل سیگنال بزرگ اثر افزایش اندازه قطعه را بر روی Gm هسته اصلی نوسان ساز می بینیم و نقطهای که در آن Gm بر حسب اندازه ترانزیستورها بهینه می گردد را بدست می آوریم. این تحلیل را همزمان برای ضریب فیدبک اسیلاتور نیز انجام می دهیم و اثر آن را روی Gm اسیلاتور ملاحظه می کنیم.

ابتدا به مدار یک اسیلاتور عمومی که با استفاده از یک ترانسفورماتور تحقق یافته است (شکل ۱ الف)، توجه کنید. نیم مدار این اسیلاتور را میتوان بصورت شکل ۱ (ب) الگو کرد. با استفاده از الگوی ترانزیستور میتوان مقدار Gm هسته اسیلاتور را بصورت زیر نوشت:

$$Gm = g_{ds}(v) - g_m(v) \times k$$

که  $g_{ds} g_{ds} g_{m}$  به ترتیب ترارسانایی و رسانایی درین – سورس ترانزیستور می باشند. چون این پارامترها سیگنال بزرگ هستند، باید به بایاس وابسته باشند. k ضریب فیدبک اسیلاتور است که آن را بهره ولتاژ ترانسفورماتور ایجاد می کند و برابر است با:  $k = \sqrt{\frac{L_2}{L_1}}$  (۲)

$$i_{D}(\omega t) = I_{0} + g_{m}(v_{GS}, v_{DS})v_{gs} \times \cos(\omega t + \varphi)$$

$$+ g_{ds}(v_{GS}, v_{DS})v_{ds} \times \cos(\omega t)$$
(7)

که  $\varphi$  اختلاف فاز جریان خروجی و ولتاژ  $v_{gs}$  است. چون هارمونیک بالاتر از هارمونیک اصلی خروجی در اسیلاتورها کمتر از 10% هارمونیک اول می باشند، استفاده از تابع توصیفی برای جریان خروجی g\_ds و  $g_m$  در اسیلاتورها کمتر از ضرب طرفین رابطه (۳) در (۵)  $g(\phi + \phi)$  و sin( $\omega t + \phi$ ) به ترتیب میتوان مقدار  $g_{ds}$  و  $g_n$  را بصورت زیر نوشت:

(1)

تکنیک های جدید برای کاهش نویز فاز در اسیلاتورهای موج میلی متری میتنی بر خطی سازی مدار

$$g_m = \frac{-1}{\pi \times v_{gs} \times \sin(\varphi)} \int_0^{2\pi} i_d(\omega t) \sin(\omega t) d(\omega t)$$
(\*)

$$g_{ds} = \frac{1}{\pi \times v_{ds} \times \sin(\varphi)} \int_{0}^{2\pi} i_{d}(\omega t) \sin(\omega t + \varphi) d(\omega t)$$
<sup>(\Delta)</sup>



ین. شکل ۲) شبیه سازی نیم مدار سیگنال بزرگ برای الف) Gm یک اسیلاتور عمومی ب) خازنهای پارازیتی اسیلاتور عمومی ج) Gm اسیلاتور با فن حذف خازنهای پارازیتی د) خازنهای پارازیتی اسیلاتور با فن حذف خازنهای پارازیتی

**النغراریتی ن**صلنامه صنایع الکترونیک دوره ۲ شماره ۲ تابستان ۹۰ Electronic Industries Quarterly Vo.2 No.2 Summer2011



شکل ۳) نیم مدار اسیلاتور با استفاده از فن حذف عناصر پارازیتی

جریان ترانزیستور را می توان به صورت زیر نشان داد:

$$I_D = K \left(\frac{W}{l}\right) \frac{\left(v_{GS} - V_T\right)^2}{1 + \theta \left(v_{GS} - V_T\right)} \left(1 + \lambda v_{DS}\right) \tag{9}$$

که  $V_{r}$  ولتا $^{\circ}_{i}$  آستانه،  $\lambda$  یارامتر مدولاسیون کانال، K ثابت وابسته به فناوری و heta پارامتری است که با کمک آن می توان کاهش موبیلیتی به دلیل میدان عمودی را الگوکرد. با جایگذاری رابطه ۶ در معادلات  $\mathfrak{F}$ و ۵ مقدار اولیه  $g_{a}$  و  $g_{a}$  حاصل می گردد. بدلیل وابسته بودن مقدار  $\varphi$  به مقادیر  $\mathfrak{g}_{a}$  و ی سیگنال بزرگ، مقدار  $g_{d_s}$  و  $g_{d_s}$  سیگنال بزرگ نهایی با چند بار درون یابی معادلات ۴ و ۵ حاصل  $g_{d_s}$ می گردد. با قرار دادن این مقادیر در رابطه ۱، اندازه بیشینه G<sub>m</sub> با جریان بایاس ۲/۲mA و دامنه خروجی ۰/۷۷، در عرض ترانزیستوری μm ۱۹ و بهره فیدبک ۲ بدست میآید. برای ارزیابی مقادیر بدست آمده از تحلیل، از شبیه سازی هارمونیک بالانس برای نیم مدار شکل ۱ (ب) استفاده کردیم. همانطور که از شکل ۲ (الف) مشخص است، اندازهی بیشینه Gm در عرض تزانزیستوری W μm ۱۶ بهره فیدبک ۲/۵ واقع شده است.

همانطور که گفته شد، خازنهای پارازیتی نیز یکی از چالشهای عمده اسیلاتورهای موج میلیمتری هستند. مقدار خازنهای پارازیتی دیده شده از درین نیم مدار شکل ۱ (ب) برابر است با:

$$C = C_{ds} + C_{gd} \times (k+1)$$

که  $C_{ad}$  و  $C_{ab}$  خازنهای پیوند گیت-درین و درین-سورس ترانزیستور می باشند که مستقیماً با عرض ترانزیستور متناسباند. همانطور که از رابطهی ۷ مشخص است و شبیه سازی هارمونیک بالانس از درین نیم مدار شکل ۱ (ب) نشان می دهد، مقدار این خازنها با افزایش اندازه و بهره فیدبک افزایش می یابد شکل ۲ (ب). یکی از راه حل هایی که برای حذف خازن در بسامدی معین پیشنهاد می گردد، استفاده از یک سلف اضافی موازی آن خازن می باشد، به شکلی که آن دو باهم در بسامد مورد نظر رزونانس کنند[۶]. اگر از این فن در مدار اسیلاتور خود استفاده کنیم، نیم مدار شکل ۳ بدست می آید. در این شکل خازن Cd، خازن جدا کننده بایاس می باشد. بنابراین میتوان رابطه Gm و خازن

یارازیتی دیده شده از درین نیم مدار شکل ۳ را بصورت زیر نوشت:

www.SID.ir

(Y)

تکنیک های جدید برای کاهش نویز فاز در اسیلاتورهای موج میلی متری میتنی بر خطی سازی مدار

$$Gm \approx g_{ds}(v) - g_m(v) \times k + \frac{(k+1)}{L_C \omega Q_C}$$
(A)

$$C \approx C_{ds} + C_{gd} \times (k+1) - \frac{(k+1)}{L_C \times \omega^2}$$
(9)

که  $Q_c$  ضریب کیفیت سلف  $L_c$  میباشد. بنابراین اگر Q سلف استفاده شده بین گیت و درین ترانزیستور بزرگ باشد، بدون کاهش اندازه Gm میتوان مقدار زیادی از عناصر پارازیتی را حذف کرد. در شکل(۲ ج و د) شبیه سازی هارمونیک بالانس برای نیم مدار شکل ۳ به ازای $L_c$ =۷۰۰ pL و  $Q_c$ =۱۵  $Q_c$ =۱۵ آورده شده است. همانطور که از این اشکال مشخص است – با وجود این سلف – مقدار زیادی از خازنهای پارازیتی حذف شدهاند و Gm کاهش زیادی پیدا نکرده است.



www.SID.ir

ملفصلنامه صنايع الكترونيك دوره ٢ شماره ٢ تابستان ٩٠ قافطنامه صنايع الكترونيك دوره ٢ شماره ٢ قابستان ٩٠ Electronic Industries Quarterly Vo.2 No.2 Summ وجود یک سلف اضافی در این مدار باعث میگردد تا سطح تراشه بزرگ تر و مراحل طراحی بیشتر شود. برای اجتناب از این موضوع، ما سلف L2 را در شکل ۱ (الف) بین گیت و درین ترانزیستور گذاشتیم تا هم بهره لازم برای نوسانات ایجاد گردد و هم مقداری از عناصر پارازیتی که با سلف L2 در بسامد مطلوب رزونانس میکنند، حذف گردند. به این صورت به اسیلاتور شکل ۴ خواهیم رسید. بسامد رزونانس این اسیلاتور و اسیلاتور شکل ۱ (الف) به ترتیب برابرند با:

$$\omega_0 = \frac{1}{\sqrt{L1 \times \left(C_{ds} + C_{gs} + \left(C_{gd} + C_{gs}\right) \times k^2 - 2C_{gs} \times k\right)}}$$

$$\omega_0 = \frac{1}{\sqrt{L1 \times \left(C_{ds} + C_{gs} + \left(C_{gd} + C_{gs}\right) \times k^2 + 2C_{gd} \times k\right)}} \tag{(11)}$$

همانطور که از روابط ۱۰ و ۱۱ مشخص است، میتوان در اسیلاتور ارائه شده در شکل ۴ برای یک بسامد دلخواه نوسان، از سلف بسیار بزرگتری نسبت به اسیلاتور عمومی شکل ۱ الف) استفاده کرد. بنابراین این اسیلاتور دارای دامنه بیشتر و نویز فاز کمتر خواهد بود. این دو اسیلاتور را برای یک باند با اندازه ترانزیستورها و ضریب فیدبک بدست آمده در قسمت قبل، ورکتور و بایاس یکسان شبیه سازی کردیم. در شکل 5 بسامد خروجی و نویز فاز در افست MHz برای دو اسیلاتور نشان داده شده است. همینطور که مشخص است، اسیلاتور شکل ۴ دارای ۷۰٪ پهنای باند قابل تنظیم بیشتر و dB 5 نویز فاز کمتر در افست 1 MHz

# خطى كردن اسيلاتور موج ميليمتري

بر اساس نظریه کلاسیک الگوی نویز RF متعلق به Van Der Ziel [۷] نویز سفید ترانزیستور شامل دو نویز درین i<sub>n</sub> و گیت i<sub>ng</sub> خواهد بود که عبارت اند از:

$$\frac{i_{nd}^{2}}{\Delta f} = 4k_{B}T(\gamma / \alpha)gm, \ \alpha = \frac{g_{m}}{g_{d0}}$$
(17)

$$\frac{i_{ng}^{2}}{\Delta f} = 4k_{B}T\delta g_{g}, \quad g_{g} = \frac{\alpha\omega^{2}C_{gs}^{2}}{5gm}$$
(17)

که 
$$\gamma \in \delta$$
 ثابتهای وابسته به فناوری، T دما برحسب کلوین،  $k_{B}$  ثابت بولتزمان، و  $g_{u0} g_{u0}$  ورسانایی ترانزیستور برابر است با:  
 $\omega_{T} = \frac{C_{gs}}{g_{m}}$ 
(14)
(15)
 $\omega_{T} = \frac{C_{gs}}{g_{m}}$ 
(16)
 $(16)$ 
 $\frac{i_{ng}^{-2}}{\Delta f} \approx 4k_{B}T\gamma gm \frac{2\omega^{2}}{5\omega_{T}^{-2}}$ 
(16)
 $\frac{i_{ng}^{-2}}{\Delta f} \approx 4k_{B}T\gamma gm \frac{2\omega^{2}}{5\omega_{T}^{-2}}$ 
(16)

چون بسامد نوسانات در اینجا نزدیک بسامد گذر میباشد، بنابراین اثر نویز گیت برعکس بسامدهای e(t) پایین که معمولاً در نظر گرفته نمیشود، مهم میگردد. از طرف دیگر اگر نویز را بصورت یک خطا e(t) فرض کنیم، این نویز میتواند با تابع تبدیل  $\Gamma$  در خروجی اسیلاتور باعث تغییرات فاز شود، بصورتی که:  $\frac{d\theta(t)}{dt} = \Gamma(\omega_0 t + \theta(t))e(t)$ (۱۶)

این تابع برای اولین بار در [۸] تعریف و ISF نام گذاری شد. با انتگرال گیری از دو طرف رابطه ۱۶، خواهیم داشت:

$$\Theta(t) = \int_{-\infty}^{t} \Gamma(\omega_0 \tau) e(\tau) d\tau$$
(1V)

لنراريف فصلنامه صنايع الكترونيك دوره ۲ شماره ۲ تابستان ۱۰ 16 Sectronic Industries Quarterly Vo.2 No.2 Summer 201

این عبارت نشان می دهد که اگر نویز فیلتر نشده باشد و مولفههای آن در اطراف همه بسامد ها مهم باشد، باید تمامی ضرایب سری فوریه ISF موجود را در نظر گرفت. ولی اگر نویز در هارمونیک خاصی باشد – مثلاً هارمونیک اول – فقط لازم است که هارمونیک اول ISF بدست آید. همانطور که از شکل ۱ (الف) یا شکل ۴ مشخص است، نویز درین بدلیل وارد شدن در رزوناتور فیلتر می گردد و فقط این نویز در اطراف هارمونیک اول مهم می گردد. در عوض نویز گیت در اطراف تمامی هارمونیکهای با اهمیت می شود و با توجه به اینکه مقدار نویز گیت قابل مقایسه با نویز درین است، نویز گیت در اسیلاتور موج میلیمتری از اهمیت خاصی برخوردار میگردد. برای کاهش این نویز مسلماً باید محتوای هارمونیکهای اسیلاتور کاهش پیدا کند تا نویز گیت کمتری در خروجی اسیلاتور ظاهر شود و این امر مستلزم خطی کردن هسته و منبع جریان اسیلاتور میباشد.

نویز دیگر دارای اهمیت، نویز فلیکر است. این نویز در اطراف DC وجود دارد و با توجه به رابطه ۲۰ در مقدار DC تابع ISF ضرب و روی هارمونیک اصلی میآید. همچنین این نویز چون دارای بسامد پایین و اندازه بزرگی است، بصورت نویز دامنه نیز در خروجی ظاهر میگردد، ولی میتواند باعث مدوله کردن خازنهای پیوند ترانزیستورها که به ولتاژ وابسته هستند، شود.

از طرف دیگر میدانیم که مقدار خازن رزوناتور در اسیلاتورهای موج میلیمتری قابل مقایسه با مقدار خازنهای پیوند ترانزیستورها میباشد. بنابراین اگر اسیلاتور غیر خطی باشد، نویز دامنه مدار باعث تغییر مقدار موثر ظرفیت این خازنها میگردد و در نتیجه فاز نوسانات تغییر میکند و نویز فاز زیاد میگردد. پس برای کاهش اثر نویز دامنه روی نویز فاز، باید اسیلاتور را خطی کرد.

برای اثبات این ادعا از خطی کردن منبع جریان شروع می کنیم. در شکل ۶ نویز فاز اسیلاتور عمومی شکل ۱ (الف) برحسب ولتاژ درین منبع جریان آن نشان داده شده است. این ولتاژ با استفاده از <sub>bias</sub> گیت که در شکل ۱ (الف) مشخص است، کنترل میشود. همانطور که مشاهده می کنید تا زمانی که ترانزیستور در ناحیهی خطی است، با افزایش ولتاژ درین و در نتیجه با افزایش جریان اسیلاتور، نویز فاز آن کاهش می یابد ولی به محض وارد شدن ترانزیستور در ناحیه اشباع نویز فاز زیاد می گردد.

برای بررسی بیشتر این رویکرد، به جای منبع جریان ترانزیستوری، از یک مقاومت استفاده کردیم. به ازای جریان مارسی بیشتر این رویکرد، به جای منبع جریان مقاومتی است، نویز فارش در حدودdB از ایک متر از اسیلاتوری است که از منبع جریان ترانزیستوری استفاده می کند.

حال می توان اثر خطی کردن هسته اصلی را بر روی نویز فاز مشاهده کرد. برای این کار در حالی که از یک منبع جریان مقاومتی استفاده می کنیم، V<sub>bias</sub> گیت را افزایش می دهیم تا ولتاژ گیت – درین اسیلاتور کاهش یابد و در نتیجه هسته اسیلاتور خطی تر شود. همانطور که از شکل ۷ مشخص است، با افزایش ولتاژ گیت، نویز فاز کاهش می یابد. البته همراه با این کار جریان نیز افزایش می یابد، ولی با دو برابر شدن مقدار جریان – بجای dB 3 کاهش در نویز فاز -dB 6 کاهش را در آن می بینیم.

این رویکرد ارائه شده، دقیقاً برخلاف رویکرد طراحی در بسامدهای پایینتر از 10 GHz میباشد.

برای مثال در [۹] (که یکی از معتبرترین مقالات نویز فاز در بسامدهای پایین است) توصیه شده که منبع جریان و هسته اصلی کاملاً غیر خطی باشند و V<sub>bias</sub> گیت تا جای ممکن کوچک گردد. این رویکرد طراحی در بسامد پایین به این دلیل صحیح است که در آنجا برخلاف بسامدهای موج میلی-متری نویز گیت در مقابل نویز درین و خازنهای پیوند ترانزیستورها در مقابل خازن رزوناتور، بسیار کوچک میباشند.

## نتايج شبيه سازي

ترانسفورماتور اسیلاتور ارائه شده در شکل ۴ با نرم افزار Agilent Momentum شبیه سازی و طراحی شده است. L1  $\cdot$  L1 و ضریب کوپلینگ آن درباند بسامدی موج میلیمتری بهترتیب: 75pH (۲۶pH و 200pH و 200pH و 200pH و 200pH برست آمدند. مقدار Q و Q نیز برای ترانسفورماتور طراحی شده به ترتیب در این باند بزرگتر از ۱۹ و ۳۰ محاسبه شدند. برای بافر کردن سیگنال نیز از مدار ارائه شده در [۱۰] استفاده شده است.

 در شکل ۹ (الف تا ج) شبیه سازی های دمایی، گوشههایفناوری و مونتکارلو برای نویز فاز نوسان ساز آورده شده است.همین طور که از این اشکال مشخصمی باشد، این نوسان ساز نسبت به تغییراتفناوری و دمایی نیز پایداری است.



٨٧



شکل ۹) تغییرات نویز فاز الف) در دماهای مختلف ب) در گوشههای متفاوت تکنولوژی ج) با شبیه سازی مونت-کارلو

# نتيجه گيري

دراین مقاله نشان دادیم که بهره فعال اسیلاتور موج میلیمتری در نقطهای برحسب اندازه و بهره فیدبک دارای مقدار بهینه می باشد. همچنین توپولوژی ارائه شد که در آن ترانسفورماتور خود اسیلاتور، قسمتی از خازنهای پارازیتی اسیلاتور را حذف می کند. نشان دادیم که ماهیت نویز فاز در بسامدهای موج میلیمتری متفاوت با منشا نویز فاز در بسامدهای پایین می باشد. با استفاده از این قضایا اسیلاتوری با فناوری μm CMOS-0/18 طراحی کردیم که دارای پهنای باند قابل تنظیم 1/9GHZ در اطراف بسامد عراحی 57GHz می افتار در آفست MHz می باشد.

 $\lambda\lambda$ 

	-				
<sup>1</sup> [12]	<sup>2</sup> [3]	<sup>1</sup> [4]	این کار		
0/18	0/18	0/18	0/18	تکنو لو ڈی؛ سیر	
CMOS	CMOS	CMOS	CMOS		
4.4	07/5	00	40	tr . L r	
41	27/5	99	43	نوان کل، mW	
		_			
0/8	0/21	0/67	0/26	مساحت کل، <sup>2</sup> mm	
53	69	63	56/5	فر کانس ، ۲۲	
00	00	00	00/0	0112 10	
00	70	00	00	4	
-80	-76	-89	-89	ىوير قار، TMHz @ dBc/Hz	
0/1	5/2	0/67	1/9	پهنای باند، GHz	
-8	-18/5	-15	-10/5	توان خرو جے؛ dBm	
U	100	10	10/0		
-164	-158	-165	-167/5	dBc/Hz •FoM	

جدول ۱) خلاصه عملکرد اسیلاتور ارائه شده و مقایسه با کارهای مشابه

مراجع

[1]C. Ying, K. Mouthaan, and L. Fujiang, "Design of X-Band and Ka-Band Co'3lpitts Oscillators Using a Parasitic Cancellation Technique," Circuits and Systems I: Regular Papers, IEEE Transactions on ,vol. 57, pp 1817-1828 2010.
[2]K. W. Tang, S. Leung, N. Tieu, P. Schvan, and S. P. Voinigescu, "Frequency Scaling and Topology Comparison of Millimeter-Wave CMOS VCOs," in Compound Semiconductor Integrated Circuit Symposium. CSIC 2006 pp. 55-58 IEEE, 2006.

[3]C. Hsien-Chin and K. Chih-Pin, "A Wide Tuning Range 69 GHz Push-Push VCO Using 0.18µm CMOS Technology," Microwave and Wireless Components Letters, IEEE, vol. 20, pp. 97-99. 2010

[4]H. Hsieh-Hung and L. Liang-Hung, "A V-Band CMOS VCO With an Admittance-Transforming Cross-Coupled Pair," Solid-State Circuits, IEEE Journal of, vol. 44, pp. 1689-1696, 2009.

[5]B. Razavi, "A 300-GHz Fundamental Oscillator in 65-nm CMOS Technology," in VLSI Circuits (VLSIC) IEEE Symposium on, pp. 113-114, 2010.

[6]B. Razavi, "RF Microelectronic Circuits: Prentice Hall PTR, Upper Saddle River", pp.100-183, 1999.

[7]A. V. D. Ziel, "Noise In Solid State Devices Circuits": Wiley, New York,pp.207-245, 1986.

[8]A. Hajimiri and T. H. Lee, "A General Theory of Phase Noise in Electrical Oscillators," Solid-State Circuits, IEEE Journal of, vol. 33, pp. 179-194, 1998.

[9]A. Mazzanti and P. Andreani, "Class-C Harmonic CMOS VCOs, With a General Result on Phase Noise," Solid-State Circuits, IEEE Journal of, vol. 43, pp. 2716-2729, 2008.

[10]C. Changhua and K. K. O, "Millimeter-Wave Voltage-Controlled Oscillators in 0.13-μm CMOS technology," Solid-State Circuits, IEEE Journal of, vol. 41, pp. 1297-1304, 2006.

[11]L. ChuanKang and B. Razavi, "Systematic Transistor and Inductor Modeling for Millimeter-Wave Design," Solid-State Circuits, IEEE Journal of, vol. 44, pp. 450-457, 2009.

[12]H. Shigematsu, T. Hirose, F. Brewer, and M. Rodwell, "Millimeter-Wave CMOS circuit design," Microwave Theory and Techniques, IEEE Transactions on, vol. 53, pp. 472-477, 2005.