

## طراحی یک اسیلاتور موج میلیمتری کم نویز CMOS با استفاده از ترانسفورماتور و خطی سازی مدار

میلاذ عطائی<sup>۱</sup>

عبدالرضا نبوی<sup>۲</sup>

### چکیده

در این مقاله بر حسب اندازه ترانزیستورها و بهره‌ی بازخورد اسیلاتور، نقطه‌هایی را پیدا می‌کنیم که بهره‌ی هسته فعال اسیلاتور در آنها بیشینه باشد. برای پیاده‌سازی بهره‌ی هسته فعال از یک ترانسفورماتور استفاده کرده‌ایم. این ترانسفورماتور را به شکلی در مدار قرار می‌دهیم که هم‌زمان هم بهره لازم برای بازخورد نوسان ساز تامین گردد و هم قسمتی از خازن‌های پارازیتی حذف شوند. به این نحو در اسیلاتور کارکرد، بازه تنظیم و نویز فاز به ترتیب 70% و 5dB بهبود پیدا خواهد کرد. و مشخص خواهد شد که در حالت عمومی با خطی‌سازی اسیلاتور در موج میلیمتری می‌توانیم حتی کاهش بیشتری در نویز فاز داشته باشیم و براساس این موضوع اسیلاتور را تا جای ممکن خطی می‌کنیم. شبیه‌سازی‌ها برای اسیلاتور طراحی شده در فناوری CMOS - 0/18  $\mu\text{m}$  بعد از بدست آوردن پارامترهای پارازیتی Layout نشان می‌دهند که این اسیلاتور دارای نویز فاز 89dB/Hz- در آفست 1MHz و پهنای باند قابل تنظیم 1/9GHz در اطراف بسامد 57 GHz و توان خروج 10/5 - dBm می‌باشد.

### کلید واژه

اسیلاتور، خطی‌سازی، عناصر پارازیتی، موج میلیمتری، نویز فاز

### مقدمه

۱. کارشناس ارشد برق، دانشگاه تربیت مدرس، m.ataei@modares.ac.ir

۲. دانشیار دانشکده برق، دانشگاه تربیت مدرس

این مقاله روشی جدید برای طراحی اسیلاتور کم نویز در باند بسامدی موج میلیمتری ارائه می‌دهد. پهنای باند آزاد و وسیع ۷ GHz موجود در آن باند، تداخل اندک و امکان ارسال سیگنال با توان بالا، باعث شده است تا امکان انتقال اطلاعات بصورت بی‌سیم با سرعت‌های بالاتر از چند Gb/sec و با مدولاسیون‌های ساده در بسامدهای موج میلیمتری فراهم باشد. این مزایا باعث توجه روز افزون محققان به طراحی مدارات CMOS در این باند شده است تا بتوان فرستنده گیرنده‌های موج‌میلی-متری ارزان قیمت برای کاربردهایی چون WirelessHD، شبکه محلی (Local Area Network) بی‌سیم، رادار و یا تصویر برداری با دقت بالا، طراحی کرد.


یکی از چالش‌های عمده در طراحی فرستنده-گیرنده‌های بی‌سیم در بسامدهای موج میلیمتری مدار نوسان ساز آنها می‌باشد. این نوسان ساز باید دارای نویز فاز کم باشد تا مشکلاتی نظیر تغییر دیاگرام خوش‌های فاز و یا کاهش سیگنال به نویز، روی ندهد. همچنین نوسان ساز باید بتواند در یک پهنای باند وسیع قابل تنظیم باشد.

برای کاهش نویز فاز میتوان دامنه خروجی نوسان ساز را زیاد کرد که لازمه این کار افزایش اندوکتانس تشدیدگر می‌باشد. با افزایش اندوکتانس تشدیدگر در یک بسامد خاص باید مقدار ورکتور را کوچک انتخاب کرد و در نتیجه پهنای باند قابل تنظیم را محدود نمود. راه دیگر افزایش دامنه اسیلاتور، افزایش رسانایی هسته فعال Gm مدار می‌باشد. در بسامدهای پایین با افزایش عرض ترانزیستورهای هسته‌ی فعال میتوان Gm آنها را افزایش داد. لیکن در بسامدهای موج میلیمتری با توجه به اینکه مقدار خازن‌های تشدیدگر قابل مقایسه با خازن‌های پارازیتی ترانزیستورها می‌باشد، افزایش اندازه باعث محدود کردن پهنای باند قابل تنظیم می‌شود و همینطور در اثر قضیه میلر، این خازن‌ها باعث کاهش Gm مدار نیز می‌گردند [۱]. در نتیجه میتوان این انتظار را داشت که با افزایش اندازه ترانزیستورها از نقطه‌ای به بعد نه تنها Gm افزایش پیدا نکند، بلکه کاهش پیدا کند.

وجود این مقدار رویارویی در طراحی باعث شده تا طراحان فن‌ها و طراحی‌های جدیدی برای شکستن این تقابل‌ها ارائه کنند. بعضی از مقالات ذکر کرده‌اند که با مقیاس کردن اسیلاتور طراحی شده خوب در بسامدهای پایین تر، می‌توان اسیلاتوری خوب در بسامدهای موج میلیمتری ایجاد کرد [۲]. اما همانطور که گفتیم و در ادامه نیز خواهد آمد ماهیت تلفات و نویز فاز در بسامدهای موج میلیمتری با بسامدهای پایین تر متفاوت می‌باشد. در نتیجه اسیلاتور طراحی شده به این شکل بهینه نیست. در بعضی از طراحی‌ها از اسیلاتور Push-Push استفاده می‌شود [۳]. در این اسیلاتورها هسته اصلی در

بسامد پایین تر و در نتیجه با  $G_m$  بهتر نوسان میکند، ولی توان خروجی آنها پایین و تک سر هستند و یا در صورت دیفرانسیلی بودن تقارن خوبی بین خروجیهای آنها وجود ندارد. بنابراین این نوع از اسیلاتورها برای طراحی بصورت مدار مجتمع مناسب نیستند. در بعضی از مدارها برای افزایش  $G_m$  هسته اصلی، از ساختارهای خط انتقالی برای تبدیل ادمیتانس استفاده می شود [۴]. بکاربردن خط انتقال در مدارهای CMOS باعث اشغال مساحت زیادی در تراشه میشود و همچنین بدلیل وجود تلفات بالای زیرلایه CMOS و نیاز به جبران سازی آن، باعث افزایش توان نیز خواهد شد. میتوان از ساختارهای ترانسفورماتوری نیز برای افزایش  $G_m$  استفاده کرد [۵]، اما همانطور که نشان داده خواهد شد، وجود این ساختارها باعث می شوند تا اثر عناصر پارازیتی تشدید شود. بنابراین در آن ساختارها، بهره ی ولتاژ کمی از ترانسفورماتور می گیرند.

ما در اینجا با استفاده از ترانسفورماتور، اسیلاتوری ارائه خواهد شد که  $G_m$  آن بر حسب اندازه ترانزیستورها و بهره بازخورد در نقطه ی بهینه قرار گرفته است. توپولوژی این مدار به شکلی است که نه تنها ترانسفورماتور باعث تشدید اثر عناصر پارازیتی نمی گردد، بلکه قسمتی از این عناصر پارازیتی را حذف میکند. در ادامه نشان داده خواهد شد که ماهیت نویز فاز در بسامدهای موج میلیمتری متفاوت با بسامدهای پایین است و برطبق این موضوع طراحی اسیلاتور کم نویز تکمیل خواهد شد. شبیه سازی های ما با فناوری  $0.18 \mu m$  - CMOS انجام می گیرد.



شکل ۱ الف) مدار یک ا ( الف ) می تحقق یافته با ترا؛ ( ب ) نیم مدار اسیلاتور

### طراحی اسیلاتور با Gm بهینه

همانطور که گفته شد، با افزایش اندازه ترانزیستور در بسامدهای موج میلیمتری ممکن است که بجای افزایش Gm، شاهد کاهش آن باشیم. بنابراین در این قسمت با استفاده از تحلیل سیگنال بزرگ اثر افزایش اندازه قطعه را بر روی Gm هسته اصلی نوسان ساز می بینیم و نقطه‌ای که در آن Gm برحسب اندازه ترانزیستورها بهینه می گردد را بدست می آوریم. این تحلیل را همزمان برای ضریب بازخورد اسیلاتور نیز انجام می دهیم و اثر آن را نیز روی Gm اسیلاتور ملاحظه می کنیم.

ابتدا به مدار یک اسیلاتور عمومی که با استفاده از یک ترانسفورماتور تحقق یافته است (شکل ۱ الف)، توجه کنید. نیم مدار این اسیلاتور را میتوان بصورت شکل ۱ ب) الگوی کرد. با استفاده از الگوی ترانزیستور میتوان مقدار Gm هسته اسیلاتور را بصورت زیر نوشت:

(۱)

$$G_m = g_{ds}(v) - g_m(v) \times k$$

که  $g_m$  و  $g_{ds}$  به ترتیب ترانسانایی و رسانایی درین - سورس ترانزیستور میباشند. چون این پارامترها سیگنال بزرگ هستند، باید به بایاس وابسته باشند.  $k$  ضریب بازخورد اسیلاتور است که آن را بهره‌ی ولتاژ ترانسفورماتور ایجاد می کند و برابر است با:

(۲)

$$k = \sqrt{\frac{L_2}{L_1}}$$

برای بدست آوردن Gm ابتدا باید  $g_m$  و  $g_{ds}$  سیگنال بزرگ را در نقطه بایاس بدست آورد. به همین منظور با استفاده از تابع توصیفی مقدار جریان خروجی نیم مدار شکل ۱ الف) را برحسب ولتاژهای ورودی آن بصورت زیر می نویسیم:

(۳)


$$i_D(\omega t) = I_0 + g_m(v_{GS}, v_{DS})v_{gs} \times \cos(\omega t + \varphi)$$

که  $\varphi$  اختلاف فاز جریان خروجی و ولتاژ  $v_{gs}$  است. چون هارمونیک بالاتر از هارمونیک اصلی خروجی در اسیلاتورها کمتر از 10% هارمونیک اول میباشند، استفاده از تابع توصیفی برای جریان خروجی دقیق میباشد. با ضرب طرفین رابطه (۳) در  $\sin(\omega t)$  و  $\sin(\omega t + \varphi)$  به ترتیب میتوان مقدار  $g_m$  و  $g_{ds}$  را بصورت زیر نوشت:


$$g_m = \frac{-1}{\pi \times v_{gs} \times \sin(\varphi)} \int_0^{2\pi} i_d(\omega t) \sin(\omega t) d(\omega t)$$

$$g_{ds} = \frac{1}{\pi \times v_{ds} \times \sin(\varphi)} \int_0^{2\pi} i_d(\omega t) \sin(\omega t + \varphi) d(\omega t)$$

(۵)



شکل ۲) شبیه سازی نیم مدار سیگنال بزرگ برای الف)  $G_m$  یک اسیلاتور عمومی ب) خازن های پارازیتی اسیلاتور عمومی ج)  $G_m$  اسیلاتور با فن حذف خازن های پارازیتی د) خازن های پارازیتی اسیلاتور با فن حذف خازن های پارازیتی



شکل ۳) نیم مدار اسیلاتور با استفاده از فن حذف عناصر پارازیتی

جریان ترانزیستور را می‌توان به صورت زیر نشان داد:

$$I_D = K \left( \frac{W}{L} \right) \frac{(v_{GS} - V_T)^2}{1 + \theta(v_{GS} - V_T)} (1 + \lambda v_{DS}) \quad (۶)$$

که  $V_T$  ولتاژ آستانه،  $\lambda$  پارامتر مدولاسیون کانال،  $K$  ثابت وابسته به فناوری و  $\theta$  پارامتری است که با کمک آن می‌توان کاهش موبیلیتی به دلیل میدان عمودی را الگوی کرد. با جایگذاری رابطه ۶ در معادلات ۴ و ۵ مقدار اولیه  $g_m$  و  $g_{ds}$  حاصل می‌گردد. بدلیل وابسته بودن مقدار  $\varphi$  به مقادیر  $g_m$  و  $g_{ds}$  سیگنال بزرگ، مقدار  $g_m$  و  $g_{ds}$  سیگنال بزرگ نهایی با چند بار درون‌یابی معادلات ۴ و ۵ حاصل می‌گردد. با قرار دادن این مقادیر در رابطه ۱، اندازه بیشینه  $G_m$  با جریان بایاس  $2/2 \text{ mA}$  و دامنه خروجی  $0.7V$ ، در عرض ترانزیستوری  $19 \mu\text{m}$  و بهره بازخورد ۲ بدست می‌آید. برای ارزیابی مقادیر بدست آمده از تحلیل، از شبیه‌سازی هارمونیک بالانس برای نیم مدار شکل ۱ (ب) استفاده کردیم. همانطور که از شکل ۲ (الف) مشخص است، اندازه‌ی بیشینه  $G_m$  در عرض ترانزیستوری  $W \mu\text{m}$  و بهره بازخورد  $2/5$  واقع شده است.

همانطور که گفته شد، خازنهای پارازیتی نیز یکی از چالشهای عمده اسیلاتورهای موج میلیمتری هستند. مقدار خازنهای پارازیتی دیده شده از درین نیم مدار شکل ۱ (ب) برابر است با:


$$(۷)$$

که  $C_{gd}$  و  $C_{ds}$  خازنهای پیوند گیت-درین و درین-سورس ترانزیستور  $C = C_{ds} + C_{gd} \times (k+1)$  می‌باشند که مستقیماً با عرض ترانزیستور متناسب‌اند. همانطور که از رابطه‌ی ۷ مشخص است، و شبیه سازی هارمونیک بالانس از درین نیم مدار شکل ۱ (ب) نشان می‌دهد، مقدار این خازن‌ها با افزایش اندازه و بهره‌ی بازخورد افزایش می‌یابد شکل ۲ (ب). یکی از راه‌حلهایی که برای حذف خازن در بسامدی معین پیشنهاد می‌گردد، استفاده از یک سلف اضافی، موازی آن خازن می‌باشد، به شکلی که آن دو باهم در بسامد مورد نظر رزونانس کنند [۶]. اگر از این فن در مدار اسیلاتور خود استفاده کنیم، نیم مدار شکل ۳ بدست می‌آید. در این شکل خازن  $C_d$ ، خازن جدا کننده بایاس می‌باشد. بنابراین میتوان رابطه  $G_m$  و خازن پارازیتی دیده شده از درین نیم مدار شکل ۳ را بصورت زیر نوشت:


$$G_m \approx g_{ds}(v) - g_m(v) \times k + \frac{(k+1)}{L_C \omega Q_C} \quad (۸)$$

$$C \approx C_{ds} + C_{gd} \times (k+1) - \frac{(k+1)}{L_C \times \omega^2} \quad (۹)$$

که  $Q_C$  ضریب کیفیت سلف  $L_C$  می باشد. بنابراین اگر  $Q$  سلف استفاده شده بین گیت و درین ترانزیستور بزرگ باشد، بدون کاهش اندازه  $G_m$  میتوان مقدار زیادی از عناصر پارازیتی را حذف کرد. در شکل (۲ ج و د) شبیه سازی هارمونیک بالانس برای نیم مدار شکل ۳ به ازای  $L_C=700$  pH و  $Q_C=15$  آورده شده است. همانطور که از این اشکال مشخص است، با وجود این سلف، مقدار زیادی از خازن های پارازیتی حذف شده اند و  $G_m$  کاهش زیادی پیدا نکرده است.



شکل ۴: اسیلاتور پیشنهادی با فن حذف عناصر پارازیتی



شکل ۵) پهنای باند قابل تنظیم و نویز فاز اسیلاتور شکل ۴ که دارای فن حذف عناصر پارازیتی (VC) است و اسیلاتور عمومی (TV) شکل ۱ (الف)

وجود یک سلف اضافی در این مدار باعث می‌گردد تا سطح تراشه بزرگ تر و مراحل طراحی بیشتر شود. برای اجتناب از این موضوع، ما سلف L2 را در شکل ۱ (الف) بین گیت و درین ترانزیستور گذاشتیم تا هم بهره لازم برای نوسانات ایجاد گردد و هم مقداری از عناصر پارازیتی که با سلف L2 در بسامد مطلوب رزونانس می‌کنند، حذف گردند. به این صورت به اسیلاتور شکل ۴ خواهیم رسید. بسامد رزونانس این اسیلاتور و اسیلاتور شکل ۱ (الف) به ترتیب برابرند با:

$$\omega_0 = \frac{1}{\sqrt{L1 \times (C_{ds} + C_{gs}) + (C_{gd} + C_{gs}) \times k^2 - 2C_{gs} \times k}} \quad (10)$$

$$\omega_0 = \frac{1}{\sqrt{L1 \times (C_{ds} + C_{gs}) + (C_{gd} + C_{gs}) \times k^2 + 2C_{gd} \times k}} \quad (11)$$

همانطور که از روابط ۱۰ و ۱۱ مشخص است، می‌توان در اسیلاتور ارائه شده در شکل ۴ برای یک بسامد دلخواه نوسان، از سلف بسیار بزرگتری نسبت به اسیلاتور عمومی شکل ۱ (الف) استفاده کرد، بنابراین این اسیلاتور دارای دامنه بیشتر و نویز فاز کمتر خواهد بود. این دو اسیلاتور را برای یک باند با اندازه ترانزیستورها و ضریب بازخورد بدست آمده در قسمت قبل، ورکتور و بایاس یکسان شبیه سازی کردیم. در شکل ۵ بسامد خروجی و نویز فاز در افس 1 MHz برای دو اسیلاتور نشان داده شده است. همینطور که مشخص است، اسیلاتور شکل ۴ دارای ۷۰٪ پهنای باند قابل تنظیم بیشتر و 5 dB نویز فاز کمتر در افس 1 MHz نسبت به اسیلاتور شکل ۱ (الف) است.

### نتایج شبیه سازی


ترانسفورماتور اسیلاتور ارائه شده در شکل ۴ با نرم افزار Agilent Momentum شبیه سازی و طراحی شده است. L<sub>۱</sub>، L<sub>۲</sub> و ضریب کوپلینگ آن در باند بسامدی موج میلیمتری به ترتیب: 75pH، 200pH و 0/75 بدست آمدند. مقدار Q<sub>۱</sub> و Q<sub>۲</sub> نیز برای ترانسفورماتور طراحی شده به ترتیب در این باند بزرگتر از ۱۹ و ۳۰ محاسبه شدند. برای بافر کردن سیگنال نیز از مدار ارائه شده در [۱۰] استفاده شده است.

در شکل ۸ قالب بندی کلی اسیلاتور ارائه شده در شکل ۴ که با یک فناوری CMOS-0/18 μm طراحی شده همراه با بافرهای آن، نمایش داده شده است. مساحت کل این چیپ 650 × 400 μm<sup>2</sup> می باشد. در این اسیلاتور ملاحظات مربوط به طراحی اسیلاتور موج میلیمتری که در قسمت قبل ارائه شد، رعایت گشته است. ما از یک منبع جریان خطی استفاده کرده ایم و ولتاژ گیت ترانزیستور




را تاحدی بالا بردیم که در عین حالی که هسته اصلی خطی باشد، دامنه خروجی افت زیادی نداشته باشد. در کارهای معتبر در زمینه الگوی سازی برای مدار های موج میلیمتری مانند [۱۱] نشان داده شده است که اگر عناصر پارازیتی با شبیه سازی های میدانی بدست آورده شوند، مقادیر شبیه سازی تفاوت چندانی با نتایج ساخت نخواهند داشت. بنابراین تمام عناصر پارازیتی این قالب بندی را با شبیه سازی های میدانی توسط نرم افزار Agilent Momentum بدست آوردیم. بعد از استخراج تمامی عناصر پارازیتی قالب بندی شبیه سازی ها نشان می دهند که، توان مصرفی هسته این اسپلاتور در کل باند  $5/8$  mW و بافرهای آن  $35$  mW است. پهنای قابل تنظیم این اسپلاتور  $1/9$  GHz حول بسامد مرکزی  $56/5$  GHz و نویز فاز آن در آفست  $1$  MHz،  $89$  dBc/Hz - می باشد. همینطور توان خروجی این اسپلاتور روی یک مقاومت  $50 \Omega$ ،  $10/5$  dBm - است. در جدول ۱ خلاصه عملکرد این اسپلاتور آورده شده و با نوسان ساز های مشابه مقایسه گشته است.


در شکل ۹ (الف تا ج) شبیه سازی های دمایی، گوشه های فتاوری و مونت-کارلو برای نویز فاز نوسان ساز آورده شده است. همینطور که از این اشکال مشخص می باشد، این نوسان ساز نسبت به تغییرات فتاوری و دمایی نیز پایداری است.




شکل ۸) لی اوت اسپلاتور ارائه شده در شکل ۴ همراه با طبقه بافر



(الف)



(ب)



(ج)

شکل ۹ تغییرات نویز فاز الف) در دماهای مختلف ب) در گوشه‌های متفاوت تکنولوژی ج) با شبیه سازی مونت-کارلو

## نتیجه گیری

در این مقاله نشان دادیم که بهره فعال اسیلاتور موج میلیمتری در نقطه‌ای برحسب اندازه و بهره‌ی بازخورد دارای مقدار بهینه می باشد. همچنین توپولوژی ارائه شد که در آن ترانسفورماتور خود اسیلاتور، قسمتی از خازن‌های پارازیتی اسیلاتور را حذف میکند. نشان دادیم که ماهیت نویز فاز در بسامدهای موج میلیمتری متفاوت با منشا نویز فاز در بسامدهای پایین می باشد. با استفاده از این قضایا اسیلاتوری با فتاوری CMOS-0/18  $\mu\text{m}$  طراحی کردیم که دارای پهنای باند قابل تنظیم 1/9GHZ در اطراف بسامد 57GHZ و نویز فاز 89 dBc/Hz - در آفت 1 MHz می باشد.

جدول (1) خلاصه عملکرد اسیلاتور ارائه شده و مقایسه با کارهای مشابه

این کار	[4] <sup>1</sup>	[3] <sup>2</sup>	[12] <sup>1</sup>	
0/18 CMOS	0/18 CMOS	0/18 CMOS	0/18 CMOS	تکنولوژی، $\mu\text{m}$
43	27/5	41	99	توان کل، mW
0/26	0/21	0/8	0/67	مساحت کل، $\text{mm}^2$
56/5	69	53	63	فرکانس، GHz
-89	-76	-86	-89	نویز فاز، 1MHz @ dBc/Hz
1/9	5/2	0/1	0/67	پهنای باند، GHz
-10/5	-18/5	-8	-15	توان خروجی، dBm
-167/5	-158	-164	-165	dBc/Hz +FoM

۱- اسیلاتورهای طراحی شده با تشدیدگرها خط انتقالی

۲- اسیلاتور Push-Push

## مراجع

- [1]C. Ying, K. Mouthaan, and L. Fujiang, "Design of X-Band and Ka-Band Colpitts Oscillators Using a Parasitic Cancellation Technique," *Circuits and Systems I: Regular Papers, IEEE Transactions on*, 2010, vol. 57, pp. 1817-1828.
- [2]K. W. Tang, S. Leung, N. Tieu, P. Schvan, and S. P. Voinigescu, "Frequency Scaling and Topology Comparison of Millimeter-wave CMOS VCOs," in *Compound Semiconductor Integrated Circuit Symposium, 2006. CSIC 2006. IEEE*, 2006, pp. 55-58.
- [3]C. Hsien-Chin and K. Chih-Pin, "A Wide Tuning Range 69 GHz Push-Push VCO Using 0.18 $\mu$ m CMOS Technology," *Microwave and Wireless Components Letters, IEEE*, 2010, vol. 20, pp. 97-99.
- [4]H. Hsieh-Hung and L. Liang-Hung, "A V-Band CMOS VCO With an Admittance-Transforming Cross-Coupled Pair," *Solid-State Circuits, IEEE Journal of*, 2009, vol. 44, pp. 1689-1696.
- [5]B. Razavi, "A 300-GHz fundamental oscillator in 65-nm CMOS technology," in *VLSI Circuits (VLSIC), IEEE Symposium on*, 2010, pp. 113-114.
- [6]B. Razavi, *RF Microelectronic circuits: Prentice Hall PTR*, 1999, Upper Saddle River, pp.100-183.
- [7]A. V. D. Ziel, *Noise In Solid State Devices Circuits: Wiley*, New York, 1986, pp.207-245
- [8]A. Hajimiri and T. H. Lee, "A general theory of phase noise in electrical oscillators," *Solid-State Circuits, IEEE Journal of*, 1998, vol. 33, pp. 179-194,

- [9]A. Mazzanti and P. Andreani, "Class-C Harmonic CMOS VCOs, With a General Result on Phase Noise," Solid-State Circuits, IEEE Journal of, 2008, vol. 43, pp. 2716-2729.
- [10]C. Changhua and K. K. O, "Millimeter-wave voltage-controlled oscillators in 0.13- $\mu$ m CMOS technology," Solid-State Circuits, IEEE Journal of, 2006, vol. 41, pp. 1297-1304.
- [11]L. ChuanKang and B. Razavi, "Systematic Transistor and Inductor Modeling for Millimeter-Wave Design," Solid-State Circuits, IEEE Journal of, 2009, vol. 44, pp. 450-457.
- [12]H. Shigematsu, T. Hirose, F. Brewer, and M. Rodwell, "Millimeter-wave CMOS circuit design," Microwave Theory and Techniques, IEEE Transactions on, 2005, vol. 53, pp. 472-477.