

ارائه‌ی یک ابزار CAD برای طراحی و بهینه‌سازی مقایسه‌گرهای قفلدار

احسان یعقوبی^۱، سیدحمید ظهیری^۲^۱ کارشناسی ارشد برق-الکترونیک، دانشگاه بیرجند، Ehsan.Yaqubi@mail.com^۲ استاد دانشکده مهندسی برق و کامپیوتر، دانشگاه بیرجند

چکیده

در این مقاله، یک ابزار CAD بر پایه‌ی ارتباط بین نرم‌افزار شبیه‌ساز اسپایس و الگوریتم فراابتکاری بهینه‌سازی صفحات شیبدار (IPO)، ارائه می‌شود که هدف آن انجام یک طراحی بهینه برای مقایسه‌گرهای قفلدار است. این ابزار با استفاده از مدل‌های دقیق ترانزیستورها و در نظر گرفتن کلیه عناصر پارازیتی، توانسته است به جواب‌هایی نزدیک به واقعیت دست یابد. ابزار پیشنهادی چندین هدف را به طور همزمان کمینه می‌کند و در نهایت یک دسته از جواب‌های بهینه در قالب جبهه‌ی پرتوی دو به دو را ارائه می‌دهد. بنابراین، طراح می‌تواند با توجه به کاربرد خاص خود و درک همبستگی بین توابع هدف، بهترین طراحی را انتخاب کرده و در انتها، با اجرای شبیه‌سازی مونت کارلو و بررسی صحت طراحی در گوشه‌های PVT، جواب‌های پایانی را مورد ارزیابی قرار دهد.

کلیدواژه: مقایسه‌گر قفلدار، طراحی با رایانه، ساینبدی ترانزیستورها، الگوریتم‌های فراابتکاری.

مقدمه

گفت که متعاقباً بهترین مقادیر برای تک تک f_1 تا f_3 را می‌توان بدست آورد. دسته‌ی دیگر این ابزارها [۱]، [۴]، [۱۰]، [۱۱]، اگرچه روش‌های مفید و بعضاً برنامه‌های کاربردی‌ای را ارائه کرده‌اند، اما آن‌طور که ما در ادبیات تحقیق دیده‌ایم به طراحی از روی جبهه پرتو اشاره نکرده‌اند. در اکثر این روش‌ها، در تابع برازندگی برای پارامترهای بهینه‌شونده قیودی در نظر گرفته می‌شود [۱۲]، اگرچه تعیین این قیود می‌تواند یک جواب در محدوده‌ی مورد نظر را به طراح ارائه دهد، اما نمی‌تواند طراح را از بده-بستانی که این پارامترها بر یکدیگر دارند آگاه کند. علاوه بر این، با توجه به اینکه تعیین این قیود به صورت شهودی و بر پایه دانش طراح صورت می‌گیرد، نمی‌تواند بهترین جواب‌های ممکن باشند. ما در ابزار پیشنهادی با ارائه تمام پاسخ‌ها در قالب جبهه پرتو، و ترسیم آن توانسته‌ایم علاوه بر باز گذاشتن دست طراح در انتخاب بهترین جواب، وابستگی بین پارامترهای مدار مورد طراحی را به نمایش بگذاریم.

در این مقاله، ما ابزاری را برای یافتن بهترین ساینبدی ترانزیستورهای مقایسه‌گرهای قفلدار ارائه می‌کنیم، به گونه‌ای که بتوان به حداکثر پتانسیل موجود در معماری مورد نظر (یعنی رسیدن به بهترین مقادیر در مشخصه‌ها از قبیل: توان مصرفی، سرعت، ساینز و...) دست یافت. اهمیت این موضوع از این جهت است که برخی از مشخصه‌ها با یکدیگر در تعارض هستند [۱۳] و یافتن ارتباط دقیق بین این پارامترها در مداری که از فیدبک مثبت بهره می‌گیرد، -به دلیل اینکه در شرایط ناپایداری قرار دارد و ناحیه‌کاری ترانزیستورها با اطمینان قابل تعیین نیست- کار دشواری است.

در سال‌های اخیر، مهندسی سعی در استفاده از رایانه به عنوان یک ابزار برای بهتر کردن طراحی مدار و راستی‌آزمایی آن می‌کنند [۱]-[۳]. در حالی که پیش‌ازین، روند طراحی-بازبینی-بازطراحی آنقدر صورت می‌گرفت تا زمانی که طراح بر اساس تجربه و دانش به بهترین طراحی نزدیک می‌شد [۴]، [۵]. به دلیل پیشرفت روز افزون مدارات و وجود حالت‌هایی نظیر کار در زیر ولتاژ آستانه و یا حساسیت بیش از حد به عوامل پارازیتیکی [۶]، ضرورت استفاده از مدل‌های دقیق‌تر از پیش به چشم می‌خورد. از همین روی، تلفیق الگوریتم‌های فراابتکاری -که در کمترین زمان جواب‌هایی کارا و دقیق ارائه می‌دهند [۷]- با نرم‌افزارهای شبیه‌ساز -که مدل‌های دقیقی را بکار می‌گیرند- می‌تواند طراح را به جواب‌هایی عملی و کارا نزدیک کند. در همین راستا مطالعات گسترده‌ای بر روی ابزارهای CAD برای مدارهای آنالوگ و دیجیتال شکل گرفته است که برخی از آن‌ها با ذکر ویژگی‌ها و کاربردهایشان در جدول ۱ آورده شده‌اند. برخی از این ابزارها [۵]، [۸]، [۹]، از الگوریتم‌های تک‌هدفه استفاده کرده‌اند. به عبارت دقیق‌تر، یک مسئله چندهدفه را به یک مسئله تک‌هدفه‌ی تجمیعی تبدیل کرده‌اند که در آن تابع برازندگی اصلی، مجموعی از توابع دیگر است که با توجه به اهمیت، به هر کدام یک ضریب داده شده است (یعنی $F_T = af_1 + bf_2 + cf_3$ که a و b و c وزن‌ها، و f_1 و f_2 و f_3 پارامترهای هدف هستند). عیب اصلی این گونه روش‌ها، شهودی بودن وزن‌ها و حساس بودن پاسخ‌ها به تغییرات وزن‌ها است. از طرف دیگر، اگرچه بهترین مقادیر برای تابع F_T پیدا شده است، اما نمی‌توان

جدول ۱. ابزارهای بهینه سازی مدارها

مرجع	الگوریتم مورد استفاده	نرم افزار شبیه	مدارهای بهینه شده	مشخصه ها و پارامترهای بهینه شده	مونت کارلو
[۱]	الگوریتم تکاملی تفاضلی (CODE)	Hspice	مدارات تقویت کننده	ابعاد ترانزیستورهاها- بهره- حاشیه فاز- پهنای باند-توان	خیر
[۱۱]	الگوریتم ژنتیک گسسته	Hspice	مقایسه گر پیوسته	تاخیر- سوئیچینگ خروجی- آفست- بهره- ولتاژ مدمشترک و...	خیر
[۹]	PSO	Hspice	تقویت کننده چهارطبقه	توان و بهره	خیر
[۱۰]	ژنتیک نخبه گرای مرتب شده	Hspice - SpectreRF	میکسر- VCO - LNA	عدد نویز- توان - IIP2 - S11	بر روی جواب های پایانی
[۴]	MOPSO و PSO	ADS	LNA	بهره ولتاژ - مقاومت ورودی پارازیتیکی - فرکانس قطع	خیر
[۸]	الگوریتم های استراتژی های تکاملی (ES) و تبرید شبیه سازی شده (SA)	Hspice	OTA کسکود تا شده و OTA دو طبقه	پهنای باند، بهره، حاشیه فاز، توان، فضای اشغالی، بازدهی، انحراف استاندارد، بازدهی، ساینز نمونه، زمان سنتز، درصد خطا	دارد
[۵]	الگوریتم بهینه سازی تکاملی-تفاضلی	Spectre .Hspice	تقویت کننده قدرت کلاس E	بازدهی درین (DE)، بازدهی توان اضافه شده (PAE)	خیر

امپدانس ورودی بالا و نوسان خروجی تمام مقیاس است، درحالی که توان مصرفی ایستا ندارد. عملکرد این مقایسه گر به این صورت است که، در مرحله ریست (زمانی که $CLK=Low$ است) ترانزیستورهای ریست ($Mr1-Mr2$) گره های خروجی ($Outn$ و $Outp$) را به VDD نزدیک می کنند. در مرحله مقایسه، (زمانی که $CLK=High$) ترانزیستورهای ریست خاموش می شوند و ترانزیستور دنباله (Mt) روشن می شود. گره های خروجی که قبلاً به VDD شارژ شده بودند، با نرخ های متفاوتی - که توسط ورودی های INN و INP تعیین می شوند- شروع به تخلیه ی بار خود می کنند. فرض کنید $INP > INN$ است، بنابراین گره $Outp$ با سرعت بیشتری نسبت به $Outn$ بار خود را تخلیه می کند. زمانی که $Outp$ به $|VDD - |V_{thp}|$ برسد، ترانزیستور $M1$ روشن شده و ترانزیستورهای طبقه قفل ($M1$ تا $M4$) عمل بازتولید را انجام خواهند داد. بنابراین $Outn$ به مقدار VDD رسیده و $Outp$ به زمین تخلیه خواهد شد. در صورتی که $INP < INN$ باشد عکس این عمل صورت خواهد گرفت.

عیب این مقایسه گر وجود چندین ترانزیستور بین منبع تغذیه و زمین است که این امر منبع ولتاژ بزرگی را می طلبد [۱۵]. به عبارت دیگر، در ابتدای مرحله ی تصمیم فقط ترانزیستورهای $M3$ و $M4$ در عمل فیدبک مثبت شرکت می کنند و تا زمانی که سطح ولتاژ یکی از گره های خروجی افت کافی نکند، ترانزیستور $M1$ یا $M2$ روشن نخواهند شد. بنابراین، در منابع ولتاژ سطح پایین این افت ولتاژ تاثیر اندکی بر ولتاژ سورس-گیت ترانزیستورهای $M3$ و $M4$ خواهد گذاشت که

از ویژگی های CAD حاضر، باز بودن کد برنامه^۱ و همچنین تابع برازندگی است، لذا طراحان می توانند قابلیت های جدیدی را به ابزار اضافه کنند (به عنوان مثال، اضافه کردن قسمتی به برنامه ی نوشته شده جهت انجام خودکار تحلیل های مونت کارلو برای گوشه های دما، ولتاژ و پروسس^۲ بر روی جواب های پایانی؛ اضافه کردن یک بانک از تمام معماری های مقایسه گرهای ارائه شده و جستجو برای یافتن بهترین معماری برای کاربرد مورد نظر؛ بکارگیری یک الگوریتم ابتکاری ثانی برای یافتن بهترین الگوریتم جستجویی که در آن مسئله خاص بهترین جواب ها را ارائه می دهد).

در ادامه ی این مقاله ابتدا نحوه ی عملکرد مقایسه گرهای قفلدار را تشریح می کنیم. سپس، در بخش ۳ در مورد الگوریتم های ابتکاری به ویژه الگوریتم بهینه سازی صفحات شیب دار چندهدفه صحبت خواهیم کرد. در بخش ۴، با ارائه دو مثال به معرفی ابزار CAD پیشنهادی می پردازیم و در نهایت در بخش ۵ بحث و نتیجه گیری را ارائه خواهیم کرد.

نحوه ی عملکرد مقایسه گر قفلدار


اخیراً، زیربلوک مقایسه گر قفلدار به عنوان یک جزء اساسی در مبدل های داده مورد توجه محققان بسیاری است. این زیربلوک می تواند ویژگی های اساسی یک مبدل آنالوگ به دیجیتال نظیر سرعت، توان، درجه تفکیک و دقت را تحت تاثیر قرار دهد [۱۴]. مقایسه گر قفلدار رایج شکل ۱ به صورت گسترده ای در مبدل های آنالوگ به دیجیتال استفاده می شود. این مقایسه گر دارای

افزایش سریع تری داشته باشد، که این خود باعث می شود ولتاژ گره $Sw+$ نسبت به $Sw+$ زودتر کاهش یابد، در نهایت، ولتاژ گره $OUTP$ نسبت به $OUTN$ کاهش سریع تری دارد، و پس از اینکه ترانزیستورهای قفل همگی روشن شوند، $OUTP$ با سرعت بیشتری کاهش یافته و $OUTN$ به VDD خواهد رسید.

الگوریتم های ابتکاری

به طور کلی الگوریتم های شبیه سازی به دو دسته الگوریتم های دقیق و الگوریتم های تقریبی تقسیم می شوند. الگوریتم های دقیق، در مواجهه با مسائل مشکل که دارای فضای جستجوی بزرگی هستند کارایی ندارند، در حالی که روش های تقریبی می توانند جواب های نزدیک به بهینه کلی را در کوتاه ترین زمان بیابند. الگوریتم های تقریبی را می توان در سه دسته ابتکاری (heuristic)، فراابتکاری (meta-heuristic) و فوق ابتکاری [۲۸] (hyper heuristic) قرار داد. الگوریتم های فراابتکاری با توجه به سه معیار،


- مبتنی بر یک جواب [۲۹] - [۳۲] و مبتنی بر جمعیت [۳۳]-[۳۶].
- الهام گرفته شده از طبیعت [۳۷]، [۳۸] یا بدون الهام از طبیعت [۳۲].
- دارای حافظه [۳۵] یا بدون حافظه [۳۰].
- دسته بندی می شوند.



شکل ۲. ساختار مقایسه گر دارای پیش تقویت کننده ی بهینه شده در این مقاله، برگرفته از [۲۷].

الگوریتم بهینه سازی صفحات شیب دار که با نام IPO شناخته می شود، الهام گرفته از حرکت اجسام کروی بر روی سطوح شیب دار و بدون اصطکاک است. عوامل جستجو در این الگوریتم، توپ ها هستند. ایده اصلی، تمایل توپ ها به از دست دادن انرژی پتانسیل و رسیدن به کمترین ارتفاع است. میزان برازندگی توپ ها نسبت به ارتفاعی که به آن ها نسبت داده شده است

متعاقباً، ولتاژ سورس-گیت M_1 و M_2 کوچک شده و سرعت مقایسه به شدت کم خواهد شد. عیب دیگر این مقایسه گر، وجود تنها یک جریان دنباله است که هر دو جریان طبقه قفل و طبقه ی ورودی را تعیین خواهد کرد. در حالی که، اگر طبقه ی تفاضلی (طبقه ی ورودی) در ناحیه ی زیر آستانه کار کند جریان کمی را مصرف خواهد کرد که این جریان کم، آفست ناچیزی در این طبقه ایجاد می کند. از طرف دیگر، طبقه قفل به جریان بالایی نیاز دارد تا بتواند با سرعت بالایی عمل باز تولید را انجام دهد. ضمناً، تا زمانی که ترانزیستور دنباله در ناحیه ترایود باشد، جریان آن به ولتاژ مد مشترک ورودی وابسته خواهد بود که این موضوع باعث تغییرات سرعت در عمل باز تولید خواهد شد [۱۶].



شکل ۱. مقایسه گر قفلدار رایج [۱۵]

برای رفع عیوب ذکر شده، ساختار مقایسه گر دودنباله برای اولین بار در [۱۶] و با ایده ی ایجاد استقلال میان جریان های طبقه قفل و طبقه ی ورودی، ارائه شد. پس از آن، مقالاتی مانند [۱۷]-[۲۶] با ارائه مقایسه گرهایی سعی در کاهش ولتاژ آفست، افزایش سرعت و کاهش نویز داشتند.

شکل ۲ مقایسه گر پیش تقویت کننده ی بهینه شده در این مقاله را نشان می دهد. این مقایسه گر در دو مرحله ریست و مقایسه عمل می کند. در مرحله ریست (زمانی که $CLK=low$)، ترانزیستورهای M_5-M_4 روشن هستند. بنابراین، گره های N و P به VDD شارژ می شوند که این باعث می شود تا ترانزیستورهای $M_{17}-M_{16}$ روشن شده و گره های PP و NN به زمین تخلیه شوند. در نهایت، ترانزیستورهای ریست (M_{10} ، M_{11} ، M_{14} و M_{15}) گره های خروجی ($OUTP$ و $OUTN$) و گره های Sw را به VDD شارژ می کنند تا قفل خروجی ریست شود. در مرحله مقایسه (زمانی که $CLK=high$)، ترانزیستورهای ریست که در مرحله قبل بررسی شدند، همگی خاموش هستند. برای توضیح عملکرد مقایسه گر در این مرحله، فرض کنید که $INN > INP$ است، پس گره های N و P از VDD با سرعت های متفاوتی به زمین تخلیه می شوند (چون $INN > INP$ است پس گره P با سرعت بیشتری تخلیه خواهد شد). بنابراین، معکوس کننده های $M_{19}-M_{17}$ و M_{16} باعث خواهند شد که ولتاژ گره PP نسبت به ولتاژ گره NN

چرخ رولت یک ابرمکعب انتخاب می شود و به طور تصادفی نقطه ی مازاد حذف می گردد. این روند تا زمانی که حجم مخزن به حد نصاب برسد ادامه می یابد.

- پایان حلقه [۳۹].

طراحی ساینندی ترانزیستورها با استفاده از الگوریتم های ابتکاری

برای انجام یک طراحی، ابتدا یک مدل دقیق از نظر فرکانس کاری و ناحیه ی کاری ترانزیستورها مورد نیاز است. پس از آن، می توان طراحی را با انجام محاسبات دستی و با اعمال تقریب هایی انجام داد. البته، با پیچیده تر شدن روز افزون مدارات و تشدید شدن برخی مشکلات، طراحی با رایانه بیشتر مورد استقبال قرار گرفته است. این مشکلات عبارتند از:

۱- حساس بودن مقایسه گره های سرعت بالا به عناصر پارازیتیکی: در مقایسه گره هایی که در فرکانس های بالاتر از چند گیگاهرتز کار می کنند، خازن های پارازیتیکی باید در مدل ترانزیستورها لحاظ شوند تا تاثیرات آن ها بر میزان نویز، آفست و دیگر مشخصه ها بررسی شود. اضافه شدن این عناصر به مدل ترانزیستورها، محاسبات را بسیار پیچیده و چالش برانگیز می کند.

۲- دقیق نبودن روابط طراحی: برای پیدا کردن مهمترین عوامل دخیل، ناگزیر هستیم که در محاسبات از تقریب استفاده کنیم. اگرچه با این عمل، موثرترین پارامترها شناسایی می شوند، اما نمی توان با اطمینان اذعان نمود که به بهترین طراحی دست یافته ایم.

۳- نبودن مدل های دقیق از قطعات پسیو مجتمع: مدل های تقریبی، به روابط دارای تقریب منجر می شود که متعاقباً به نتایج دقیقی نخواهیم رسید.

۴- مشکل بودن محاسبات دستی: مدل سازی ترانزیستورها با توجه به ناحیه ی کاری آن ها و فرکانس کاری مدار، صورت می گیرد که این خود می تواند پیچیدگی محاسبات دستی را بیشتر کند.

۵- نیاز به سعی و خطای برای رسیدن به طراحی قابل قبول: پس از انجام طراحی دستی، طراح توسط شبیه سازی عملکرد مدار را بررسی می کند. در غالب اوقات، پس از طراحی دستی و بر اساس محاسبات انجام شده، برای رسیدن به جواب های بهتر باید به سعی و خطا پرداخت.

۶- وجود فیدبک مثبت و پاسخ های حالت گذار: انجام محاسبات دستی برای تحلیل عملکرد مقایسه گر در حالت های گذار بسیار پیچیده و گاهی ناممکن می شود.

۷- متغیر با زمان بودن نقاط کار ترانزیستورها: با توجه به اینکه مقایسه گر دائماً بین دو مرحله ریست و مقایسه در حال کار

سنجش می شود. مقادیر ارتفاع، تخمینی از انرژی پتانسیل توپ ها که در ارتفاعات مختلفی قرار دارند، بوده و با پایین آمدن این توپ ها انرژی پتانسیل به جنبشی تبدیل شده و توپ ها به سمت پایین شتاب می گیرند. در واقع توپ ها برای رسیدن به نقطه مینیمم تمایل به از دست دادن انرژی پتانسیل خود دارند. بنابراین، توپ ها برای جستجوی بهترین پاسخ در حال حرکت هستند و به تناسب، شتابی را به خود اختصاص می دهند [۳۷].

در الگوریتم چندهدفه ی بهینه سازی صفحات شیب دار که با نام اختصاری MOIPO شناخته می شود از روش بهینگی پرتو برای شناسایی پاسخ های غیر غالب استفاده شده و یک مخزن بیرونی، نگهداری این پاسخ ها را بر عهده دارد. ابتدا جمعیت اولیه با توجه به محدوده ی مشخص شده و به صورت تصادفی ایجاد می شود. سپس، برازندگی جمعیت محاسبه شده و از میان آن ها، بهترین توپ ها در یک مخزن بیرونی - شامل پاسخ های پرتو - نگهداری می شود. پس از آن، با توجه به الگوریتم IPO، موقعیت هر توپ برای تکرار بعدی الگوریتم بروزرسانی می شود. الگوریتم MOIPO شامل مراحل زیر است [۳۹].

۱- مشخص نمودن ابعاد مسئله (nvar) و توپ های موجود در فضای پاسخ (npop) و تعداد حجم مخزن (nRep).

۲- مقداردهی پارامترهای IPO که شامل مقداردهی به c_1 ، c_2 ، $shift_1$ ، $shift_2$ ، $scale_1$ و $scale_2$ می باشد.

۳- ایجاد جمعیت اولیه

۴- تنظیم سرعت و شتاب اولیه ی هر یک از توپ ها به مقدار صفر

۵- ارزیابی برازندگی هر یک از توپ ها توسط توابع برازندگی

۶- اعمال شروط بهینه سازی پرتو و ذخیره سازی موقعیت توپ های غیر غالب در یک مخزن و ایجاد ابرمکعب و مشخص کردن تعداد نقاط در هر مکعب

۷- ایجاد حلقه ی جستجوی for برای T مرتبه تکرار که شامل موارد زیر می شود:

- محاسبه ی شتاب، سرعت و موقعیت ها. بازگرداندن توپ هایی که از بازه ی فضای جستجو خارج شده اند به داخل فضای جستجو

- ارزیابی برازندگی هر یک از توپ ها توسط توابع برازندگی

- بروزرسانی محتویات مخزن که شامل قرار دادن همه ی توپ های غیر غالب شده ی فعلی در مخزن می شود. به طور همزمان هر توپ غالب نشده در فرایند، از مخزن حذف می شود.

- کنترل حجم مخزن: از آنجایی که ظرفیت مخزن محدود می باشد، هر زمان که ظرفیت مخزن از حد نصاب گذشت، به هر ابرمکعب یک احتمال - که با تعداد توپ در هر ابرمکعب متناسب باشد - نسبت می دهیم. سپس، از طریق

جستجو، بهترین طراحی‌ها را در قالب جبهه پرتو بدست خواهند داد. لازم به ذکر است که تابع برازندگی برای هر مدار، مختص همان مدار است. بنابراین برای اینکه خواننده بتواند ابزار معرفی شده را برای بهینه‌سازی مدارات دلخواه بکار بگیرد، در بخش‌های آتی، دو مدار را از ابتدا تا تحلیل نتایج آن‌ها مورد بررسی قرار می‌دهیم.

برنامه الگوریتم‌های استفاده شده (MOIPO و NSGAI) که در ادامه مورد بحث قرار می‌گیرند به زبان Matlab نوشته شده اند. در فرایند پیوند، از نرم افزارهای Matlab 2011a و Hspice 2008 استفاده شده و مشخصات سیستم به مورد استفاده در جدول ۲ آورده شده است^۴.

جدول ۲. مشخصات سیستم استفاده شده برای بررسی عملکرد ابزار CAD پیشنهادی

مشخصات	قطعه یا نرم افزار
Processor	Intel® Core™i5-4210U CPU@ 1.70 GHz 2.40 GHz
RAM	6.00 GB (5.90 GB usable)
System Type	64-bit operating system, x64-based processor
Windows	Windows 8.1 pro

در ادامه، ابتدا پیش تنظیمات و ملاحظاتی که در هنگام طراحی باید رعایت شود را ذکر می‌کنیم. سپس فرایند طراحی و چگونگی تبادل اطلاعات بین یک الگوریتم فراابتکاری و اسپایس را به تفسیر بیان خواهیم کرد. سپس، دو مثال کاربردی را با استفاده از ابزار CAD پیشنهادی بهینه خواهیم کرد.

ملاحظات پیوند الگوریتم فراابتکاری و شبیه ساز اسپایس

برای ایجاد پیوند میان یک الگوریتم فراابتکاری و اسپایس و بدست آوردن نتایج صحیح و کاربردی در کمترین زمان ممکن، رعایت چند نکته در بدنه‌ی برنامه نویسی تابع برازندگی ضروری است:

- ۱- پهنای ترانزیستورها، پارامترهایی هستند که قرار است بگونه‌ای انتخاب شوند تا توابع هدف، (توان، ولتاژ آفست، تاخیر، سائز و ...) به بهترین مقادیر خود برسند. بنابراین، این پارامترها باید در یک بازه‌ی عملی محدود شوند تا طراحی بدست آمده قابلیت ساخت داشته‌باشد.
- ۲- برای کاهش زمان طراحی، لازم است هر جفت از ترانزیستورهای طبقه‌ی تفاضلی به عنوان یک عامل جستجو در نظر گرفته شود. به عنوان مثال M_2-M_3 به عنوان یک توپ و $M_{12}-M_{13}$ به عنوان توپ بعدی (به عنوان یک مثال، جدول ۳ را ببینید) انتخاب شوند.
- ۳- در برخی اوقات به دلیل ایجاد شدن نتایج‌های غیرعملی از طرف الگوریتم فراابتکاری، شبیه‌ساز اسپایس اعلام

است، ناحیه کاری ترانزیستورها نیز در حال تغییر خواهد بود. لذا، محاسبات دستی فقط با فرض اینکه مدار به پایداری کامل رسیده است، دارای اعتبار خواهند بود. از طرف دیگر، با توجه به اینکه شرکت‌های سازنده‌ی مدارات مجتمع، کتابخانه‌هایی دقیق را از المان‌های مداری ارائه کرده‌اند، می‌توان با استفاده از نرم‌افزارهای شبیه‌ساز، طراحی مقایسه‌گر را با اطمینان و بدون تقریب انجام داد. در ادامه، با استفاده از ایجاد ارتباط بین نرم‌افزار Hspice و الگوریتم‌های فراابتکاری سعی در رسیدن به یک طراحی بهینه برای مقایسه‌گر ولتاژ داریم. در این طراحی بهینه، سائز بندی ترانزیستورها را به گونه‌ای تعیین می‌کنیم که مشخصه‌های ضروری -از جمله توان مصرفی، سرعت و سائز مقایسه‌گر- به بهترین مقادیر خود نزدیک شوند.

فرایند پیوند یک الگوریتم فراابتکاری با شبیه‌ساز اسپایس با هدف طراحی مدار مقایسه‌گر ولتاژ

اساس کار الگوریتم‌های فراابتکاری کمینه (یا بیشینه) کردن یک یا چند تابع برازندگی^۱ (تابع هدف^۲) است. هنگامی که هدف، کمینه (یا بیشینه) کردن یک تابع ریاضی باشد، تابع برازندگی، همان تابع ریاضی خواهد بود. اما در اینجا، ما از الگوریتم‌های فراابتکاری در بهینه‌سازی یک مدار استفاده خواهیم کرد. بنابراین تابع برازندگی نیاز به تعریف خواهد داشت. در حالت کلی می‌توان گفت هر ابزار CAD از دو قسمت الگوریتم جستجو و نرم افزار شبیه‌ساز تشکیل شده است، بنابراین یکی از مهمترین مسائل در استفاده‌ی کارآمد از الگوریتم‌های فراابتکاری، تعریف یک تابع برازندگی مناسب مسئله است. عوامل جستجو^۳: عوامل جستجو در الگوریتم‌های فراابتکاری با نام‌های متفاوتی نظیر ذرات (الگوریتم گروه ذرات)، کروموزوم (الگوریتم ژنتیک)، آنتی بادی (الگوریتم ایمنی مصنوعی)، توپ (الگوریتم صفحات شیبدار) و ... شناخته می‌شوند. ساختار عوامل جستجو برای دو مثال در جدولی آورده شده‌اند که در ادامه بررسی خواهند شد. ساختار عوامل جستجو، از پارامترهایی که می‌خواهیم برای آن‌ها مقادیر بهینه‌ای پیدا کنیم، تشکیل شده است. به عنوان مثال، پهنای ترانزیستورها، سطح منابع تغذیه، میزان نوسان ولتاژ خروجی و ولتاژهای بایاس، پارامترهایی هستند که می‌توانند ساختار عوامل جستجو را شکل دهند (در این مقاله فقط پهنای ترانزیستورها را در ساختار عوامل جستجوی وارد کرده ایم).

تابع برازندگی در ابزار پیشنهادی: هدف از تابع برازندگی، ارزیابی برازندگی هر یک از عوامل جستجو است، (بهترین عوامل

^۴ توابع برازندگی و الگوریتم‌های استفاده شده، برای دانلود در آدرس https://www.researchgate.net/profile/Ehsan_Yaqubi قرار داده شده است.

Fitness Function^۱
Cost Function^۲
Search agent^۳

باید به نتلیست مورد نظر یک برازندگی بد اختصاص داد تا الگوریتم بهینه ساز در نقاط بهتری از فضا به جستجو ادامه دهد.



شکل ۳. مدل کردن تغییرات ولتاژ آستانه با هدف اجرای شبیه سازی مونت کارلو. یک منبع گوسی با میانگین صفر و انحراف استاندارد گزارش شده از سوی شرکت سازنده است.

فرایند طراحی و تبادل اطلاعات بین الگوریتم‌های فراابتکاری و اسپایس

نمودار روندنمای شکل ۴ فرایند تبادل اطلاعات میان الگوریتم‌های فراابتکاری و اسپایس را نشان می‌دهد. خروجی‌های این فرایند می‌تواند یک یا چند جبهه‌ی پرتو (مثال‌هایی از این جبهه‌های پرتو در ادامه آمده است) باشد که نشان‌دهنده‌ی همبستگی بین توابع هدف (نظیر توان مصرفی، ولتاژ آفست، تاخیر، سایز، ولتاژ مدمشترک ورودی و ...) می‌باشد. ضمناً هر نقطه در این جبهه‌های پرتو یک طراحی بهینه برای مقایسه‌گر را نشان می‌دهند.

نمودار روندنمای شکل ۴ به پنج مرحله کلی تقسیم‌بندی می‌شود که عبارتند از: پیش آماده‌سازی ابزار CAD (تهیه نتلیست مدار)، تعریف مسئله، مقدمه‌سازی الگوریتم فراابتکاری، حلقه اصلی و چاپ نتایج. در مرحله تعریف مسئله، قیود و شرایط پارامترهای جستجو، تعداد متغیرهای جستجو (ابعاد مسئله) و محدوده‌ی تغییرات مجاز متغیرها (در اینجا پهنای ترانزیستورها به عنوان متغیرها هستند) مشخص می‌شوند، سپس عمل نوشتن در فایل نت لیست، اجرای اسپایس و خواندن فایل خروجی یکبار انجام می‌شود. پس از آن، در مرحله‌ی مقدمه‌سازی الگوریتم ابتکاری، پارامترهایی از قبیل جمعیت، تکرار، حجم مخزن و ... مقداردهی می‌شوند. در مرحله بعدی، وارد یک حلقه تکرار شونده خواهیم شد که در آن به طور مداوم نتلیست‌هایی به صورت تصادفی که متاثر از تکرارهای قبلی است، ایجاد شده (تفاوت این نتلیست‌ها در پهنای ترانزیستورهای آنها است) و پس از شبیه‌سازی در اسپایس، از لحاظ توان مصرفی، تاخیر و سایز ترانزیستورها، مورد ارزیابی قرار می‌گیرند و جواب‌های بهتر در مخزن مرتب می‌شوند. در همین حین برای گریز از بهینه‌های محلی، نرخ اکتشاف^۲ و استخراج^۳ بازتنظیم می‌شوند. در نهایت، پس از ارضاء شدن شرط اتمام حلقه - که می‌تواند رسیدن به تعداد تکرارهای تعیین شده، یا رسیدن به یک پاسخ مطلوب و از قبل تعیین شده، یا رسیدن به زمان از قبل تعیین شده، باشد -

خطا کرده^۱ و فایل خروجی‌ای را ایجاد نخواهد کرد. در این موارد، اختصاص دادن یک برازندگی بسیار بد به نتلیست مربوطه، به الگوریتم جستجو کمک کند تا بتواند قسمت‌های بهتر فضا را پیمایش کند.

۴- در صورتی که بخواهیم در طراحی، ولتاژ آفست را نیز مد نظر قرار دهیم، می‌توانیم به این صورت عمل کنیم: ابتدا انحراف استاندارد پارامترهای ماسفت را به صورت زیر تعریف می‌کنیم.

param Lmin='0.2u'

param Awn='0.00373u'

param Awp='0.00326u'

param ALn='0.00458u'

param ALp='0.00396u'

param AVtn='0.03635u'

param AVtp='0.04432u'

سپس برای هر یک از پارامترهای L ، W و ولتاژ آستانه (مدل کردن ولتاژ آستانه به صورت شکل ۳ انجام می‌شود)، یک گوسی به شکل زیر تعریف می‌کنیم:

param w1 = gauss('w01', 'Awn/sqrt(w01*Lmin)', 3)

param L1 = gauss('Lmin', 'ALn/sqrt(w01*Lmin)', 3)

param dVt1 = agauss('0', 'AVtn/sqrt(w01*Lmin)', 3)

که:

Vth1 gate1 node9 dc= dVt1

توجه داریم که $w01$ از سوی الگوریتم فراابتکاری مقدارگذاری می‌شود. در ادامه، یک سیگنال با شیب بسیار کم به عنوان ورودی به مقایسه‌گر اعمال می‌کنیم، به عنوان مثال،

VINp node2 gnd dc=700m

VINn node1 gnd pulse(600m 800m .1f 24n 2n 24n)

سپس برای بدست آوردن آفست، کلاک را طوری تنظیم می‌کنیم که وقتی سیگنال تفاضلی ورودی به مقدار صفر رسید، لبه‌ی بالارونده‌ی کلاک اعمال شود. حال در زمانی که خروجی به نصف مقدار نهایی خود برسد، سیگنال تفاضلی ورودی را اندازه گیری می‌کنیم، این مقدار معرف ولتاژ آفست خواهد بود. برای این کار از دستورالعمل زیر در Hspice استفاده کرده‌ایم:

measure tran Pdelay1 when v(outn,outp)=+400m rise=1

در هنگام تحلیل فایل خروجی (در تابع برازندگی)، سیگنال خروجی را در مقابل سیگنال ورودی در هر شبیه‌سازی، برای اطمینان از درست کار کردن مقایسه‌گر بررسی می‌کنیم. به عبارت دیگر، وقتی سیگنال تفاضلی ورودی مثبت است، باید سیگنال تفاضلی خروجی نزدیک به $+V_{DD}$ باشد و زمانی که سیگنال تفاضلی ورودی منفی است، سیگنال تفاضلی خروجی باید نزدیک به $-V_{DD}$ باشد. در صورتی که این شرایط برقرار نباشد،

برای بررسی صحت طراحی در گوشه‌های PVT، پنج شبیه‌سازی TT، FF، SS، FS، SF¹ انجام شد، در حالی که $\Delta V_{in}=200\text{mV}$ و فرکانس کلاک 50 MHz در نظر گرفته شدند. نتایج این تجزیه و تحلیل در جدول ۵ آورده شده است.

طراحی سایزبندی ترانزیستورهای یک مقایسه‌گر دارای پیش تقویت‌کننده

مقایسه‌گر پیش تقویت‌کننده شکل ۲ به عنوان مدار دوم برای طراحی انتخاب شد. در این طراحی، ساختار عوامل جستجو به صورت جدول ۶ در نظر گرفته شدند. مقایسه‌گر مذکور، توسط پیوند Hspice (کتابخانه‌ی TSMC 180nm) و یک سیستم چندهدفه‌ی IPO با ۱۰۰ توپ و ۳۶۰ تکرار و ۱۵۰ توپ و ۵۰۰ تکرار بهینه‌سازی شد. تاخیر، توان مصرفی و سایز کلی ترانزیستورها (مجموع W-های ترانزیستورها) به ترتیب به عنوان اهداف اول، دوم و سوم انتخاب شدند. ساختار عوامل جستجو (توپ‌ها در IPO) نیز به صورت جدول ۳ می‌باشد. ضمناً برای اینکه سایز ترانزیستورهای بدست آمده قابل ساخت باشد، محدوده‌ی جستجو برای پهنای ترانزیستورها بین $2*L_{min}$ تا $300*L_{min}$ در نظر گرفته شده‌است. هم‌چنین طول کانال تمامی ترانزیستورها یکسان و برابر با $L_{min}=180\text{nm}$ در نظر گرفته شد.

با بررسی ظاهری جبهه‌های پرتوی بدست آمده برای مقایسه‌گر دارای پیش تقویت‌کننده (شکل ۶)، مشاهده می‌شود که توان با سایز یک رابطه خطی مثبت داشته در حالی که، تاخیر با سایز، و توان با تاخیر، رابطه تقریباً خطی و منفی دارند.

جدول ۳. ساختار عوامل جستجو (توپ‌ها در IPO) برای مقایسه‌گر قفلدار ساده

ساختار توپ	پارامترهای بهینه شونده
۱ ت	پهنای M_1
۲ ت	پهنای M_1-M_2
۳ ت	پهنای M_3-M_4
۴ ت	پهنای M_5-M_6
۵ ت	پهنای $M_{f1}-M_{f2}$

جدول ۴. ۱۰۰۰ اجرای شبیه‌سازی مونت کارلو بر روی دو مورد از پاسخ‌های جبهه پرتوی مربوط به مقایسه‌گر قفلدار ساده (پاسخ اول کمترین تاخیر و پاسخ دوم کمترین توان مصرفی را دارد)

تأخیر	توان مصرفی		برخی از پاسخ‌های جبهه پرتو
	۱-سیگما	میانگین	
7.0e-11	8.5e-15	1.51e-5	$W_{1,2}=9.09\mu\text{m}$ $W_{3,4}=12.57\mu\text{m}$ $W_{5,6}=29.53\mu\text{m}$ $W_{f1,f2}=0.36\mu\text{m}$ $W_f=20.54\mu\text{m}$
1.0e-10	9.0e-13	5.88e-7	$W_{1,2}=0.36\mu\text{m}$ $W_{3,4}=0.36\mu\text{m}$ $W_{5,6}=0.36\mu\text{m}$ $W_{f1,f2}=0.36\mu\text{m}$ $W_f=0.39\mu\text{m}$

نتایج پایانی علاوه بر ذخیره در یک جدول، در قالب جبهه‌های پرتوی دو به دو، ترسیم می‌شوند.

طراحی سایزبندی مقایسه‌گر قفلدار ساده


به عنوان نمونه اول، با استفاده از ابزار پیشنهادی سعی در ارائه‌ی یک طراحی بهینه برای مقایسه‌گر شکل ۱ داریم. مقایسه‌گر مذکور، توسط پیوند Hspice (کتابخانه‌ی TSMC 180nm) سه بار با سیستم چندهدفه‌ی IPO با ۵۰ توپ (جمعیت) و ۱۸۰ تکرار، ۱۰۰ توپ و ۳۶۰ تکرار و ۱۵۰ توپ و ۵۰۰ تکرار بهینه‌سازی شد. تاخیر، توان مصرفی و سایز کلی ترانزیستورها (مجموع W-های ترانزیستورها) به ترتیب به عنوان اهداف اول، دوم و سوم انتخاب شدند. ساختار عوامل جستجو (توپ‌ها در IPO) نیز به صورت جدول ۳ می‌باشد. ضمناً برای اینکه سایز ترانزیستورهای بدست آمده قابل ساخت باشد، محدوده‌ی جستجو برای پهنای ترانزیستورها بین $2*L_{min}$ تا $300*L_{min}$ در نظر گرفته شده‌است. هم‌چنین طول کانال تمامی ترانزیستورها یکسان و برابر با $L_{min}=180\text{nm}$ در نظر گرفته شد. در نهایت پس از بکارگیری ابزار پیشنهادی، جبهه‌های پرتوی شکل ۵ بدست آمد. به دلیل اینکه بهینه‌سازی انجام شده، سه هدفه است، جبهه پرتو به صورت سه بعدی خواهد شد، اما به دلیل درک بهتر نوع وابستگی بین مشخصه‌های توان مصرفی، تاخیر و سایز کلی ترانزیستورها - که به عنوان توابع هدف انتخاب شده‌اند - جبهه‌های پرتو به صورت دو به دو رسم شده‌اند.

با بررسی جبهه‌های پرتو به صورت دو به دو می‌توان رابطه‌ی بین مشخصه‌های هدف را تشخیص داد. در شکل ۵، با توجه به جبهه‌های پرتوی ستون اول (توان در مقابل تاخیر)، می‌توان دریافت که توان و تاخیر با یکدیگر بده-بستان دارند. یعنی در صورتی که بخواهیم یک مقایسه‌گر با سرعت بالا داشته باشیم باید توان مصرف کنیم، و برعکس آن؛ یعنی اگر بخواهیم یک مقایسه‌گر با توان مصرفی پایین داشته باشیم ناگزیر سرعت مقایسه‌گر کاهش پیدا خواهد کرد. بررسی ستون سوم (توان در مقابل سایز کلی ترانزیستورها) نشان می‌دهد که این دو مشخصه با یکدیگر یک رابطه خطی و مثبت دارند. یعنی در صورت افزایش سایز ترانزیستورها، توان مصرفی نیز به صورت خطی افزایش خواهد داشت [۴۰].

برای بررسی قابلیت اطمینان پاسخ‌های بدست آمده در جبهه‌های پرتو، بر روی برخی از پاسخ‌های پایانی یک شبیه‌سازی مونت کارلو با ۱۰۰۰ اجرا صورت گرفت، در حالی که $\Delta V_{in}=200\text{mV}$ و فرکانس کلاک 50 MHz در نظر گرفته شدند؛ نتایج بدست آمده از شبیه‌سازی‌های مونت کارلو انجام شده در جدول ۴ آورده شده‌اند.

ادامه برای بررسی قابلیت اطمینان این پاسخها، شبیه سازی مونت کارلو با ۱۰۰۰ اجرا انجام شد (جدول ۸). تنظیمات مدار در این شبیه سازیها به این صورت بود که: $\Delta V_{in}=200\text{mv}$ و فرکانس کلاک 50 MHz در نظر گرفته شدند.

در جبهه های پرتوی شکل ۶، برای بررسی صحت طراحی در گوشه های PVT، بر روی دو پاسخ (یعنی، دو مورد از طراحی های ارائه شده در جبهه پرتو)، پنج شبیه سازی FF، TT، SF، FS، SS انجام شد که نتایج آن در جدول ۷ آمده است.




- * در این مرحله تعداد متغیرهایی که می خواهیم برای آنها مقادیر بهینه ای پیدا کنیم، را وارد می کنیم.
- ** در این مرحله نتایج مدار در مطلب خوانده شده و مقادیری تصادفی برای متغیرها، با توجه به محدوده تعیین شده تعیین می شود
- ضمناً، منظور از Variable، طول و پهنای کانال هر یک از ترانزیستورها، سطح منبع تغذیه و فرکانس کاری مدار است.

شکل ۴. نمودار روندنمای پیوند میان Hspice و الگوریتم فراابتکاری

جدول ۵. تجزیه و تحلیل گوشه های PVT برای مقایسه گر قفلدار ساده

SF		FS		SS		FF		TT		دو پاسخ منتخب از جبهه پرتو
تاخیر	توان	تاخیر	توان	تاخیر	توان	تاخیر	توان	تاخیر	توان	
2.20e-8	1.54e-5	2.13e-8	1.72e-5	2.24e-8	1.53e-5	2.10e-8	1.74e-5	2.15e-8	1.64e-5	$W_{1,2}=9.09\mu\text{m}$ $W_{3,4}=12.57\mu\text{m}$ $W_{5,6}=29.53\mu\text{m}$ $W_{1,2}=0.36\mu\text{m}$ $W_t=20.54\mu\text{m}$
2.01e-8	4.34e-7	2.0e-8	4.71e-7	2.01e-8	4.11e-7	2.0e-8	4.95e-7	2.0e-8	4.49e-7	$W_{1,2}=0.36\mu\text{m}$ $W_{3,4}=0.36\mu\text{m}$ $W_{5,6}=0.36\mu\text{m}$ $W_{1,2}=0.36\mu\text{m}$ $W_t=0.39\mu\text{m}$



شکل ۵. جبهه‌های پرتو بدست آمده از بهینه‌سازی مقایسه‌گر قفلدار ساده ردیف اول) برای سیستم IPO چند هدفه با جمعیت ۵۰ و ۱۸۰ تکرار. ردیف دوم) برای سیستم IPO چند هدفه با جمعیت ۱۰۰ و ۳۶۰ تکرار. ردیف سوم) برای سیستم IPO چند هدفه با جمعیت ۱۵۰ و ۵۰۰ تکرار. به دلیل اینکه بهینه‌سازی انجام شده، سه هدفه است، جبهه پرتو، به صورت سه بعدی خواهد شد، اما به دلیل درک بهتر نوع وابستگی مشخصه‌ها، جبهه‌های پرتو به صورت دو به دو رسم شده‌اند.

TSMC ۱۸۰ نانومتر، هیچ‌گونه تقریبی در مدل ترانزیستورها وجود ندارد. البته، اثرات طراحی برد مدار چاپی و اثرات پدها در نظر گرفته نشده است.

۲- در بهینه‌سازی چندهدفه، یک پاسخ به عنوان بهترین پاسخ معرفی نمی‌شود. بنابراین در جواب‌های بدست آمده نمی‌توان یک پاسخ را به عنوان بهترین طراحی برای تمام کاربردها بیان نمود. به عبارت دیگر، ضروریات طراحی یک وسیله کاربردی^۱، تعیین‌کننده‌ی بهترین پاسخ از میان طراحی‌های پیشنهادی در جبهه‌ی پرتو خواهد بود.

۳- ضروریات طراحی، مشخص‌کننده‌ی تعداد و نوع توابع هدف هستند. به عبارتی، طراح باید با توجه به اینکه مقایسه‌گر را در چه کاربردی می‌خواهد، تعداد و نوع توابع هدف را انتخاب کند. البته باید در نظر گرفت که، در یک الگوریتم فراابتکاری با فرض یکسان بودن پارامترهای دیگر الگوریتم (مانند: تعداد تکرارها، میزان جمعیت اولیه و ...)، هر چه تعداد توابع هدف کمتر باشد، عملکرد الگوریتم بهتر خواهد شد.

جدول ۶. ساختار عوامل جستجو (توپ‌ها در IPO) برای مقایسه‌گر دارای پیش تقویت‌کننده

ساختار توپ	پارامترهای بهینه‌شونده
۱ ت	پهنای M ₁
۲ ت	پهنای M ₂ -M ₃
۳ ت	پهنای M ₄ -M ₅
۴ ت	پهنای M ₆ -M ₇
۵ ت	پهنای M ₈ -M ₉
۶ ت	پهنای M ₁₀ -M ₁₁
۷ ت	پهنای M ₁₂ -M ₁₃
۸ ت	پهنای M ₁₄ -M ₁₅
۹ ت	پهنای M ₁₆ -M ₁₇
۱۰ ت	پهنای M ₁₈ -M ₁₉

بحث

در ادامه به بیان چند نکته که در مورد نتایج بیان شده می‌پردازیم:


۱- به دلیل استفاده از نرم‌افزار شبیه‌ساز Hspice و کتابخانه‌ی

می‌دهد. از این جدول می‌توان فهمید که استفاده از الگوریتم‌های متفاوت می‌توانند زمان اجراهای متفاوتی داشته باشند. دلیل اصلی تفاوت زمان اجرای بین این الگوریتم‌ها، استفاده از مخزن (حافظه دار بودن) در الگوریتم MOIPO است. شکل ۷ جبهه‌های پرتوی بدست آمده برای NSGAI و MOIPO (هر دو در شرایط یکسان و با تنظیمات مشابه) را نشان می‌دهد. همان‌طور که مشاهده می‌شود، جبهه‌های پرتوی بدست آمده از الگوریتم فراابتکاری MOIPO پیوسته‌تر و در برخی از موقعیت‌ها علی‌الخصوص زمانی که تاخیر کمتر از ۰٫۱ نانوثانیه شده است، می‌باشد. از تحلیل همزمان جدول ۹ و شکل ۷، مشاهده می‌شود اگرچه زمان اجرای الگوریتم MOIPO بیشتر از NSGAI است، اما نتایج حاصله (جبهه‌های پرتو)، دارای پیوستگی بیشتر و مقادیر بهتری است.

در شبیه‌سازی مقایسه‌گر پیش تقویت‌کننده که نتایج آن در شکل ۶ نشان داده شده است، با توجه به اینکه پیچیدگی مسئله بیشتر شده، پیوستگی جبهه‌های پرتوی (با میزان یکسانی از توپ‌ها و تکرارها) نسبت به مثال اول کمتر است و طراح می‌تواند در صورت لزوم طراحی را با جمعیت و/یا تکرار بیشتر دوباره اجرا کند تا به نتایج مطلوب‌تری (جبهه پرتوی پیوسته‌تر) برسد.

۴- مشخصه‌هایی که می‌تواند در یک مقایسه‌گر با توجه به کاربرد اهمیت پیدا کند و به عنوان تابع هدف در نظر گرفته شود عبارتند از: سطح منبع تغذیه، نویز برگشتی، خازن گره خروجی، محدوده‌ی ولتاژ مدمشترک ورودی و ناپایداری.

یکی از مسائل اساسی در استفاده از ابزارهای طراحی با رایانه، توجه به میزان دقت مورد نیاز و طول زمان بهینه‌سازی نسبت به پیچیدگی مسئله است. بطور مثال، همان‌طور که در شکل ۵ دیده می‌شود، جبهه‌های پرتوی بدست آمده توانسته‌اند یک ذهنیت از رابطه میان پارامترهای توان، تاخیر و سایز را ایجاد کنند، لذا طراح می‌تواند به همین میزان دقت بسنده کرده و از اجرای مجدد بهینه‌سازی برای دستیابی به جبهه‌های پرتوی پیوسته‌تر خودداری کند. همان‌طور که مشاهده می‌شود، جبهه‌های پرتوی ردیف سوم در همین شکل، نسبت به ردیف دوم تغییرات چندانی ندارند؛ به عبارتی ابزار پیشنهادی در مواجهه با طراحی مقایسه‌گر قفلدار ساده با تنظیمات جمعیت ۱۰۰ و تکرار ۳۶۰ می‌تواند برطرف‌کننده‌ی نیازهای انجام یک طراحی بهینه و دقیق باشد. جدول ۹ تعداد شبیه‌سازی‌های صورت گرفته را (تعداد جمعیت و تکرار) به ازای مدت زمان اجرای بهینه‌سازی برای این مثال (مقایسه‌گر قفلدار ساده) نشان



شکل ۶. جبهه‌های پرتو بدست آمده از بهینه‌سازی مقایسه‌گر با پیش تقویت‌کننده برای سیستم IPO چند هدفه با جمعیت ۱۰۰ و ۳۶۰ تکرار. به دلیل اینکه بهینه‌سازی انجام شده، سه هدفه است، جبهه پرتو، به صورت سه بعدی خواهد شد، اما به دلیل درک بهتر نوع وابستگی مشخصه‌ها، جبهه‌های پرتو به صورت دو به دو رسم شده‌اند.

جدول ۷. تجزیه و تحلیل گوشه‌های PVT برای مقایسه‌گر دارای پیش تقویت‌کننده

SF		FS		SS		FF		TT		دو پاسخ منتخب از جبهه پرتو
تاخیر (s)	توان (W)	تاخیر (s)	توان (W)	تاخیر (s)	توان (W)	تاخیر (s)	توان (W)	تاخیر (s)	توان (W)	
3.01e-8	7.85e-5	3.02e-8	6.21e-5	3.02e-8	6.21e-5	3.01e-8	1.69e-4	3.01e-8	1.27e-4	W ₁ =0.40um W _{2,3} =0.40um W _{4,5} =20.04um W _{6,7} =38.08um W _{8,9} =7.52um W _{10,11} =28.06u W _{12,13} =43.76u W _{14,15} =19.26u W _{16,17} =28.82u W _{18,19} =28.22u
3.19e-8	1.09e-4	3.22e-8	1.22e-4	3.28e-8	6.02e-5	3.15e-8	1.90e-4	3.19e-8	1.33e-4	W ₁ =0.45um W _{2,3} =0.40um W _{4,5} =0.40um W _{6,7} =16.03um W _{8,9} =8.81um W _{10,11} =18.04u W _{12,13} =50.75u W _{14,15} =18.94u W _{16,17} =29.06u W _{18,19} =27.17u

جدول ۸. ۱۰۰۰ اجرای شبیه‌سازی مونت کارلو بر روی دو پاسخ از جبهه پرتوی بدست آمده برای مقایسه‌گر پیش تقویت‌کننده




تاخیر (s)	توان مصرفی (W)		برخی از پاسخ‌های جبهه پرتو
	۱-سیگما	میانگین	
3.02e-8	1.7e-13	9.45e-5	1.14e-6
3.2e-8	6.69e-12	1.38e-4	9.3e-7

جدول ۹. میزان دقت به ازای زمان اجرای بهینه‌سازی در ابزار پیشنهادی

زمان اجرا (دقیقه)	میزان دقت ابزار (جمعیت*تکرار)	الگوریتم مورد استفاده	مدار بهینه شده
۴۵	۹۰۰۰ شبیه‌سازی	MOIPO	مقایسه‌گر قفلدار ساده
۱۷۷	۳۶۰۰۰ شبیه‌سازی	MOIPO	مقایسه‌گر قفلدار ساده
۴۰۰	۷۵۰۰۰ شبیه‌سازی	MOIPO	مقایسه‌گر قفلدار ساده
۲۴	۹۰۰۰ شبیه‌سازی	NSGAI	مقایسه‌گر قفلدار ساده
۹۲	۳۶۰۰۰ شبیه‌سازی	NSGAI	مقایسه‌گر قفلدار ساده
۲۰۰	۷۵۰۰۰ شبیه‌سازی	NSGAI	مقایسه‌گر قفلدار ساده

مراجع

- [1] F. Olivera and A. Petraglia, A computer-aided approach for voltage reference circuit design, *2015 IEEE 6th Latin American Symposium on Circuits & Systems (LASCAS)*, Montevideo, 24-27 Feb. 2015, pp. 1-4.
- [2] A. P. Chandrakasan and R. W. Brodersen, *Low power digital CMOS design*, 1st ed., Springer Science & Business Media, 2012, New York, pp. 409.
- [3] J. Huijsing, R. J. van de Plassche, and W. Sansen, *Analog circuit design: operational amplifiers, analog to digital converters, analog computer aided design*, 1st ed., Springer Science & Business Media, 2013,



شکل ۷. مقایسه عملکرد الگوریتم NSGAI در مقابل MOIPO زمانی که جمعیت ۱۰۰ و تکرار ۳۶۰ در نظر گرفته شده است. (الف) مقایسه جبهه پرتوی توان و تاخیر (ب) مقایسه جبهه پرتوی تاخیر و مجموع سائز ترانزیستورها (ج) مقایسه جبهه پرتوی توان و مجموع سائز ترانزیستورها.

نتیجه‌گیری

به دلایلی از جمله، حساس بودن مقایسه‌گرهای سرعت-بالا به عناصر پارازیتیکی، دقیق نبودن روابط طراحی، دقیق نبودن مدل‌های مداری مربوط به قطعات، مشکل بودن محاسبات دستی، نیاز به سعی و خطا در طراحی و متغیر با زمان بودن نقاط کار ترانزیستورها، نمی‌توان از پاسخ‌های ارائه‌شده توسط طراحی دستی اطمینان حاصل کرد. بنابراین، روشی پیشنهاد شد که با استفاده از نرم‌افزار شبیه‌ساز و سیستم بهینه‌سازی صفحات شیبدار، توانست محدودیت‌های ذکر شده را حذف کند. مزیت این CAD، ارائه یک یا چند جبهه پرتو است که طراح را از نوع همبستگی مشخصه‌ها آگاه کرده و طراحی را ساده می‌کند. استفاده از الگوریتم NSGAI و مقایسه آن با نتایج MOIPO، نشان داد که استفاده از الگوریتم‌های متفاوت، پاسخ‌های متفاوتی را ارائه می‌دهد.

- [16] D. Schinkel, E. Mensink, E. Klumperink, and E. Tuijl, A double-tail latch-type voltage sense amplifier with 18ps setup+ hold time, in *IEEE International Solid-State Circuits Conference*, San Francisco, 11-15 Feb. 2007, pp. 314–315.
- [17] H. Jeon and Y.-B. Kim, A CMOS low-power low-offset and high-speed fully dynamic latched comparator, in *23rd IEEE International SOC Conference*, Las Vegas, 27-29 Sep. 2010, pp. 285–288.
- [18] M. Miyahara, Y. Asada, D. Paik, and A. Matsuzawa, A low-noise self-calibrating dynamic comparator for high-speed ADCs, in *IEEE Asian Solid-State Circuits Conference*, Fukuoka, 3-5 Nov. 2008, pp. 269–272.
- [19] S. Babayan-Mashhadi and R. Lotfi, Analysis and design of a low-voltage low-power double-tail comparator, *IEEE Trans. Very Large Scale Integr. Syst.*, 2014, vol. 22, no. 2, pp. 343–352.
- [20] M. Miyahara and A. Matsuzawa, A low-offset latched comparator using zero-static power dynamic offset cancellation technique, in *IEEE Asian Solid-State Circuits Conference*, Taipei, 16-18 Nov. 2009, pp. 233–236.
- [21] J. Yang, X. Cheng, Y. Guo, Z. Zhang, and X. Zeng, A novel low-offset dynamic comparator for high-speed low-voltage pipeline ADC, in *10th IEEE International Conference on Solid-State and Integrated Circuit Technology*, Shanghai, 1-4 Nov. 2010, pp. 548 - 550.
- [22] D.-S. Khosrov, A new offset cancelled latch comparator for high-speed, low-power ADCs, in *IEEE Asia Pacific Conference on Circuits and Systems*, Kuala Lumpur, 6-9 Dec. 2010, pp. 13–16.
- [23] Y. Huang, H. Schleifer, and D. Killat, Design and analysis of novel dynamic latched comparator with reduced kickback noise for high-speed ADCs, in *European Conference on Circuit Theory and Design*, Dresden, 8-12 Sep. 2013, pp. 1–4.
- [24] B.-J. Kuo, B.-W. Chen, and C.-M. Tsai, A 0.6 V, 1.3 GHz dynamic comparator with cross-coupled latches, in *International Symposium on VLSI Design, Automation and Test*, Hsinchu, 27-29 April 2015, pp. 1–4.
- [25] A. Malik and P. Srivastava, New improved high speed low power double tail comparator design for 2.5 GHz input signal, in *IEEE Students' Technology Symposium (TechSym)*, Kharagpur, 2 March 2014, pp. 205–209.
- [26] Y. Lin, K. Doris, H. Hegt, and A. van Roermund, A dynamic latched comparator for low supply voltages down to 0.45 V in 65-nm CMOS, in *IEEE International Symposium on Circuits and Systems*, Tallinn, 18-20 April 2012, pp. 2737–2740.
- [27] H. J. Jeon, Low-power high-speed low-offset fully dynamic CMOS latched comparator, Master thesis, Northeastern University, 2010, Dordrecht, pp. 452.
- [4] M. Fakhfakh, Y. Cooren, A. Sallem, M. Loulou, and P. Siarry, Analog circuit design optimization through the particle swarm optimization technique, *Analog Integr. Circuits Signal Process.*, 2010, vol. 63, no. 1, pp. 71–82.
- [5] J. Ramos, K. Francken, G. G. E. Gielen, and M. S. J. Steyaert, An efficient, fully parasitic-aware power amplifier design optimization tool, *IEEE Trans. Circuits Syst. I Regul. Pap.*, 2005, vol. 52, no. 8, pp. 1526–1534.
- [6] P. E. Allen and D. R. Holberg, *CMOS analog circuit design*, 3rd ed., Oxford Univ. Press, 2011, USA, pp. 590.
- [7] M. Dorigo, M. Birattari, C. Blum, M. Clerc, T. Stützle, and A. Winfield, *Ant Colony Optimization and Swarm Intelligence: 6th International Conference*, Springer, 2008, Brussels, pp. 416.
- [8] E. Afacan, G. Berkol, G. Dundar, A. E. Pusane, and F. Baskaya, An analog circuit synthesis tool based on efficient and reliable yield estimation, *Microelectronics J.*, 2016, vol. 54, pp. 14–22.
- [9] J. Park, K. Choi, and D. J. Allstot, Parasitic-aware RF circuit design and optimization, *IEEE Trans. Circuits Syst. I Regul. Pap.*, 2004, vol. 51, no. 10, pp. 1953–1966.
- [10] M. Chu and D. J. Allstot, Elitist nondominated sorting genetic algorithm based RF IC optimizer, *IEEE Trans. Circuits Syst. I Regul. Pap.*, 2005, vol. 52, no. 3, pp. 535–545.
- [11] K. Suzuki, N. Takai, M. Kato, H. Seki, Y. Sugawara, and H. Kobayashi, Comparator circuits automation by combination of distributed genetic algorithm and HSPICE optimization, in *2015 IEEE 11th International Conference on ASIC (ASICON)*, Chengdu, 3-6 Nov. 2015, pp. 1–4.
- [12] B. Liu, Y. Wang, Z. Yu, L. Liu, M. Li, Z. Wang, J. Lu, and F. V Fernández, Analog circuit optimization system based on hybrid evolutionary algorithms, *Integr. VLSI J.*, 2009, vol. 42, no. 2, pp. 137–148.
- [13] M. Nomura, Y. Ikenaga, K. Takeda, Y. Nakazawa, Y. Aimoto, and Y. Hagihara, Delay and power monitoring schemes for minimizing power consumption by means of supply and threshold voltage control in active and standby modes, *IEEE J. Solid-State Circuits*, 2006, vol. 41, no. 4, pp. 805–814.
- [14] B. Goll and H. Zimmermann, *Comparators in Nanometer CMOS Technology*, 1st ed., Springer, 2015, Berlin Heidelberg, pp. 250.
- [15] B. Goll and H. Zimmermann, A comparator with reduced delay time in 65-nm CMOS for supply voltages down to 0.65 V, *IEEE Trans. Circuits Syst. II Express Briefs*, 2009, vol. 56, no. 11, pp. 810–814.

- Swarm Intell.*, 2013, vol. 1, no. 1, pp. 36–50.
- [35] U. Aickelin, D. Dasgupta, and F. Gu, ‘Artificial immune systems’, in *Search Methodologies*, Springer, 2014, USA, pp. 187–211.
- [36] A. Abdolalipour and A. Alibabae, ‘Harmony Search algorithm’, *Int. J. Acad. Res. Appl. Sci.*, 2012, vol. 1, no. 3, pp. 13–16.
- [37] M. H. Mozaffari, H. Abdy, and S.-H. ZAHIRI, ‘IPO: AN INCLINED PLANES SYSTEM OPTIMIZATION ALGORITHM’, *Comput. Informatics*, 2016, vol. 35, no. 1, pp. 222–240.
- [38] E. Rashedi, H. Nezamabadi-Pour, and S. Saryazdi, GSA: a gravitational search algorithm, *Inf. Sci. (Ny)*, 2009, vol. 179, no. 13, pp. 2232–2248.
- [39] N. Sayyadi, Designing Optimum Neural Networks Using Multi-objective Optimization Algorithms, Master thesis, University of Birjand, 2014.
- [40] E. Yaqubi, S. H. Zahiri, Optimum design of a double-tail latch comparator on power, speed, offset and size, *Analog Integr. Circuits Signal Process.*, (online) 2016, pp. 1–11.
- Boston, pp. 64.
- [28] E. K. Burke, M. Gendreau, M. Hyde, G. Kendall, G. Ochoa, E. Özcan, and R. Qu, Hyper-heuristics: A survey of the state of the art, *J. Oper. Res. Soc.*, 2013, vol. 64, no. 12, pp. 1695–1724.
- [29] F. Glover and M. Laguna, *Tabu Search**, Springer, 2013, New York, pp. 3261-3362.
- [30] E. Aarts, J. Korst, and W. Michiels, Simulated annealing, in *Search methodologies*, Springer, 2014, USA, pp. 265–285.
- [31] M. G. C. Resende and C. C. Ribeiro, GRASP: greedy randomized adaptive search procedures, in *Search methodologies*, Springer, 2014, USA, pp. 287–312.
- [32] P. Hansen and N. Mladenović, Variable neighborhood search, in *Search methodologies*, Springer, 2014, USA, pp. 313–337.
- [33] B. Xing and W.-J. Gao, Imperialist competitive algorithm, in *Innovative Computational Intelligence: A Rough Guide to 134 Clever Algorithms*, Springer, 2014, Switzerland, pp. 203–209.
- [34] X.-S. Yang and X. He, ‘Firefly algorithm: recent advances and applications’, *Int. J.*

