

طراحی LNA کم توان با استفاده از تکنیک gm-boosting برای کاربردهای فوق پهن باند

مهدی کیامهر^۱، مصطفی یارقلی^{۲*}

^۱ دانشجوی کارشناسی ارشد الکترونیک، گروه برق، دانشکده فنی مهندسی، دانشگاه زنجان
^۲ دانشیار، گروه برق، دانشکده فنی مهندسی، دانشگاه زنجان، *yargholi@znu.ac.ir

چکیده

در این مقاله یک تقویت کننده کم نویز فوق پهن باند با استفاده از روش های gm-boosting و روش حذف نویز ارائه شده است. در این طراحی، طبقه ی گیت مشترک در ورودی و تقویت کننده ی کمکی به عنوان طبقه ی gm-boosting لحاظ شده است، طبقه ی دوم به منظور افزایش بهره و حذف نویز استفاده شده است. این تقویت کننده در تکنولوژی CMOS 0.18μm طراحی شده است که نتایج حاصل از شبیه سازی؛ بهره ی ولتاژ 17/5±1/5 dB در پهنای باند 2/2 تا 12/2 گیگاهرتز، S₁₁ < -12 dB، عدد نویز 4/25±7/5 dB، و IIP₃ برابر 0/1 dBm - را نشان می دهد. همچنین با منبع ولتاژ 1 V توان مصرفی برابر 4/8 mW و سطح تراشه نیز برابر 0/42mm² می باشد.

کلیدواژه

تقویت کننده ی کم نویز، gm-Boosting، فوق پهن باند، حذف نویز، بهره ی ولتاژ، خطسانی

۱- مقدمه

در این مقاله از مدار تقویت کننده کم نویز با ساختار gm-boosting استفاده شده است، ادامه مقاله بدین صورت خواهد بود: در بخش دوم، ساختار تقویت کننده ی کم نویز با استفاده از روش پیشنهادی ارائه خواهد شد. در بخش سوم رفتار نویزی مورد بررسی قرار می گیرد. سپس نتایج شبیه سازی و نتیجه گیری کلی در بخش چهارم بیان خواهد شد.

۲- ساختار کلی تقویت کننده ی کم نویز و مدار پیشنهادی

معماری گیت مشترک تقویت کننده های کم نویز از امتیاز تطبیق امپدانس ورودی در باند وسیعی برخوردار می باشد. ساختار گیت مشترک از نویز زیاد ترانزیستور ورودی متأثر می شود. در نتیجه از یک طبقه ی سورس مشترک برای حذف نویز ترانزیستور گیت مشترک استفاده می شود [10],[11],[12],[13]. برای داشتن عدد نویز پایین در این ساختار، باید gm (هدایت انتقالی ترانزیستور) و در نتیجه جریان طبقه ی سورس مشترک زیاد باشد که با طراحی کم توان در تعارض است [1]. برای کاهش توان مصرفی در این ساختار از روش gm-Boosting استفاده می شود. در این روش با استفاده از یک تقویت کننده ی کمکی (-A)، ضریب هدایت انتقالی ترانزیستور طبقه ی گیت مشترک افزایش می یابد. بنابراین با مصرف توان کمتر، gm ترانزیستور گیت مشترک به مقدار مورد نیاز برای تحقق تطبیق امپدانس ورودی (20 ms) خواهد رسید، و در نتیجه توان طبقه سورس مشترک برای حذف نویز ترانزیستور گیت مشترک کاهش می یابد. ساختار ساده شده ی تقویت کننده کم نویز پیشنهادی در این مقاله در شکل (۱) نشان داده شده است. در این مدار R_s مقاومت منبع (50 اهم) و ترانزیستور M₁ ترانزیستور گیت مشترک ورودی است. ترانزیستور M₂ ترانزیستور سورس مشترک برای حذف نویز M₁ در نظر گرفته شده است و ابعاد آن یعنی W₂/L₂ با توجه به ولتاژ بایاس یکسان، N برابر W₁/L₁ (ابعاد ترانزیستور گیت مشترک) در نظر گرفته شده است، بنابراین gm₂

فناوری فوق پهن باند برای ارسال داده ها با سرعت بالا و توان مصرفی پایین روی یک باند فرکانسی وسیع برای فواصل کوتاه یک راهکار مناسب می باشد [1]. تقویت کننده های کم نویز پهن باند (UWB LNA) به عنوان اولین بلوک فعال زنجیره ی گیرنده (RX) باید دارای تطبیق امپدانس مناسب با آنتن، نویز پایین، خطسانی بالا و نیز بهره ی قابل قبول در یک باند فرکانسی وسیع باشند. راه حل مرسوم، به کارگیری چندین LC-LNA تنظیم شده روی باند فرکانسی مطلوب است [2],[3]. راه دیگر، تقویت کننده ی کم نویز پهن باند [4] با انعطاف بیشتر و ضریب کارآمدی بهتر برای پارامترهای توان مصرفی و هزینه است. به کارگیری یک LNA پهن باند برای پوشش چندین استاندارد مخابراتی، علاوه بر کاهش هزینه ها سبب کاهش سطح سیلیکان مصرفی خواهد بود. ایراد این شیوه نسبت به روش به کارگیری چندین LNA باند باریک برای پوشش گسترده ی چندین استاندارد مخابراتی، کاهش بهره می باشد [5],[6],[7],[8],[9].


از آنجا که تحقیقات زیادی در مورد تکنیک های طراحی LNA های باند باریک وجود دارد، توسعه ی تکنیک های طراحی LNA های فوق پهن باند به ویژه برای تکنولوژی های ارزان قیمت مثل CMOS هنوز در دست بررسی است. طراحی تقویت کننده ی کم نویز با بهره ی بالا، عدد نویز پایین و توان مصرفی حداقلی، از چالش های اصلی این تقویت کننده ها می باشد [1].

¹ Ultra Wide Band Low Noise Amplifier

² Receiver chain

³ Tuned

⁴ Complementary Metal Oxide Semiconductor



شکل ۲: مدار ساده شده تقویت کننده کم نویز پیشنهاد شده برای محاسبه تطبیق امپدانس

۲-۲- محاسبه بهره

با توجه به شکل (۲)، از آنجا که منبع V_s ورودی دارای امپدانس R_s است و تطبیق امپدانس نیز لحاظ شده است، ولتاژ سورس ترانزیستور گیت مشترک برابر $V_s/2$ است، بنابراین ولتاژ گره های مثبت و منفی در خروجی به ترتیب برابر است با:

$$V_{Out+} = g_{m1} R_{L1} \left(\frac{V_s}{2} \right) \quad (3)$$

$$V_{Out-} = -g_{m2} R_{L2} \left(\frac{V_s}{2} \right) = -N g_{m1} \frac{R_{L1}}{N} \left(\frac{V_s}{2} \right) = -g_{m1} R_{L1} \left(\frac{V_s}{2} \right) \quad (4)$$

بنابراین بهره در این ساختار برابر است با:

$$A_V = \frac{V_{Out+} - V_{Out-}}{V_s} = g_{m1} R_{L1} \quad (5)$$


مقاومت R_{L1} در این ساختار همواره کمتر از ۶۰۰ اهم است. دلیل این امر خازن های پارازیتی گره خروجی است که در کنار این مقاومت پهنای باند تقویت کننده را محدود می کند. همچنین g_{m3} در رابطه بالا نمی تواند زیاد باشد. دلیل این امر نیاز به توان مصرفی بالا برای M_3 و همچنین کاهش g_{m1} مطابق رابطه (۲) برای تطبیق امپدانس است که این امر منجر به کاهش بهره مطابق رابطه (۵) خواهد شد.

با در نظر گرفتن شرایط بالا، در مدار پیشنهاد شده $g_{m3} R_{L1}$ برابر واحد و مقاومت R_{L1} برابر ۶۰۰ اهم در نظر گرفته شده است. لذا میزان g_{m1} و g_{m3} به ترتیب برابر $1/67 \text{ mS}$ و 10 mS به دست می آید. از آنجایی که g_{m3} نسبت به g_{m1} بسیار کمتر است توان تلفاتی آن قابل صرف نظر بوده و تطبیق امپدانس در این ساختار نسبت به ساختار گیت مشترک معمولی، با پنجاه درصد توان مصرفی کمتر حاصل می شود.

۳-۲- ملاحظات مداری

پس از استخراج مقادیر بهره و امپدانس ورودی، طراحی مدار تقویت کننده و شبیه سازی آن مورد بحث قرار می گیرد. شکل (۳) مدار کامل تقویت کننده پیشنهادی را نشان می دهد. این مدار شامل بخش های فیلتر ورودی، طبقه گیت مشترک، طبقه سورس مشترک و تقویت کننده کمکی یا بوستر است که در ادامه به بررسی آن می پردازیم.

(هدایت انتقالی ترانزیستور M_2) نیز N برابر g_{m1} (هدایت انتقالی ترانزیستور M_1) خواهد بود.



شکل ۱: هسته مدار تقویت کننده کم نویز پیشنهادی

مقاومت های R_{L1} و R_{L2} به ترتیب مقاومت های بار طبقه گیت مشترک و سورس مشترک هستند. برای حذف نویز ترانزیستور M_1 و داشتن سوینگ تفاضلی یکسان در خروجی ها، R_{L1} باید حدوداً N برابر R_{L2} باشد. ترانزیستور M_3 با ابعاد W_3/L_3 و g_{m3} نقش طبقه کمی A را بازی می کند که باعث افزایش g_m ورودی می گردد. مقاومت R_{D3} بسیار بزرگتر از $1/g_{m1}$ است و برای بایاس درین M_3 در نظر گرفته شده است. در ادامه، چگونگی تحلیل و استخراج پارامترهای مهم تقویت کننده شامل تطبیق امپدانس، بهره و نویز مورد بحث قرار می گیرد [14-30].

۱-۲- تطبیق امپدانس ورودی

شکل ساده شده تقویت کننده کم نویز پیشنهاد شده برای محاسبه تطبیق امپدانس در شکل (۲) رسم شده است. با فرض داشتن منبع v_T در ورودی و جریان عبوری i_T امپدانس ورودی از تقسیم ولتاژ به جریان ورودی حاصل خواهد شد. بنابراین با نوشتن KCL در گره ورودی خواهیم داشت:

$$i_T = g_{m1} v_T + g_{m3} (g_{m1} R_{L1} v_T) \quad (1)$$


با توجه به این که مقاومت R_{D3} نسبت به مقاومت منبع بسیار بیشتر است، از جریان آن صرف نظر می شود. بنابراین امپدانس ورودی برابر است با:

$$R_{in} = \frac{v_T}{i_T} = \frac{1}{g_{m1}(1+g_{m3}R_{L1})} = R_s \quad (2)$$


برای داشتن تطبیق امپدانس در ورودی باید رابطه بالا برابر R_s (۵۰ اهم) گردد. همان گونه که در رابطه (۲) دیده می شود، g_{m3} ترانزیستور ورودی در عبارت $(1+g_{m3}R_{L1})$ ضرب شده و افزایش می یابد. بنابراین با صرف توان کمتری می توان به g_m مناسب برای تطبیق امپدانس (۲۰ mS) دست یافت.

۲-۳-۱- فیلتر ورودی پهن باند

روی تراشه، سلف مارپیچی^۱ ایجاد می‌گردد. خازن C_3 نیز توسط خازن‌های پارازیتی مدار در گره ورودی ایجاد می‌شود. در شکل (۴) ب- نمودارهای S_{11} و S_{21} فیلتر پیشنهادی در حوزه فرکانس رسم شده‌است. همان طور که دیده می‌شود میزان ریبیل گذر در باند UWB کمتر از ۰/۴۵ dB است و همچنین تلفات برگشتی از ۱۰- کمتر است.



(الف)



(ب)


شکل ۴: (الف) مدار فیلتر پیشنهادی (فیلتر اولیه) و (ب) نمودارهای S_{11} و S_{21} فیلتر پیشنهادی در حوزه فرکانس

۲-۳-۲- هسته‌ی اصلی تقویت‌کننده پیشنهادی

الف: طبقه گیت مشترک

در تقویت‌کننده پیشنهادی از ساختار g_m -boosting استفاده شده- است. با توجه به محدودیت مقاومت بار و بهره تقویت‌کننده گیت مشترک، ضریب افزایش g_m برابر ۲ در نظر گرفته شده‌است. بنابراین برای رسیدن به مقاومت ورودی ۵۰ اهم به g_m برابر ۲۰ mS نیاز است و از آنجا که ضریب افزایش g_m برابر ۲ در نظر گرفته شده‌است پس، g_m تقویت‌کننده گیت مشترک باید برابر ۱۰ mS باشد. برای طراحی تقویت‌کننده گیت مشترک دو پارامتر اساسی توان مصرفی پایین و ابعاد ترانزیستور کوچک مد نظر قرار گرفت. توان مصرفی پایین برای این طبقه نیاز است، زیرا طبقه سورس مشترک با ابعادی ۴ برابر بزرگتر از طبقه گیت مشترک است، لذا توان مصرفی آن نیز ۴ برابر گیت مشترک است. ابعاد ترانزیستور سورس مشترک ۴ برابر گیت مشترک است، بنابراین خازن‌های پارازیتی بزرگی در ورودی و خروجی تحمیل می‌کنند که می‌تواند پهنای باند مدار را در فرکانس- های بالا تحت تاثیر قرار دهد.

سورس ترانزیستور گیت مشترک دارای خازن پارازیتی بسیار بزرگی است. این خازن به همراه مقاومت منبع و مقاومت ورودی تقویت‌کننده، باعث ایجاد یک فیلتر پایین گذر می‌شود و پهنای باند سیگنال را کاهش می‌دهد. به کار بردن یک سلف در ورودی برای نوسان با خازن پارازیتی ورودی در کاربردهای پهن باند چندان موثر نیست، زیرا Q مدار تشدید بزرگتر از یک می‌باشد و نوسان سلف و خازن در باند فرکانسی کوچکی رخ می‌دهد و نمی‌تواند محدوده‌ی وسیع از ۳/۱ GHz تا ۱۰/۶ GHz را پوشش دهد. برای حل این مشکل، یک فیلتر چیبیچف پهن‌باند در ورودی پیشنهاد شده‌است تا خازن پارازیتی ورودی را در خود ادغام نماید. فیلتر چیبیچف نسبت به فیلتر باتورث دارای ریبیل در باند خود است، ولی گذارها در دو طرف باند در فیلتر چیبیچف سریعتر است و خازن‌ها ورودی و خروجی در این فیلتر نسبت به باتورث بزرگتر است. با توجه به نکات بالا، فیلتر چیبیچف انتخاب گردید. همچنین در انتخاب پیکربندی فیلتر دو نکته مد نظر قرار گرفت: اول اینکه خروجی فیلتر دارای L و C موازی باشد تا C فیلتر توسط خازن‌های پارازیتی ورودی تعیین گردد و L فیلتر مسیر جریان DC ترانزیستور گیت مشترک را تامین کند. نکته دوم، اتصال ورودی به تقویت‌کننده از طریق یک باند وایر (bond-wire) صورت می‌گیرد که سلف آن حدود ۱nH است و طراحی به صورتی انجام می‌شود که سلف باند وایر در فیلتر ادغام گردد. با توجه به نکات بالا فیلتر میان گذر چیبیچف مرتبه ۶ با ریبیل داخل باند ۰/۵ dB برای فرکانس گذر ۲/۷ GHz تا ۱۱/۷ GHz طراحی گردید. فیلتر طراحی شده برای پهنای باند با ضریب افزایش ۱۰/۱ نسبت به باند UWB طراحی گردیده است تا تغییرات عناصر در هنگام ساخت را پوشش داده و باند UWB دچار تضعیف نگردد.




شکل ۳: مدار کامل تقویت‌کننده کم‌نویز پیشنهادی

در شکل (۴) الف- مدار فیلتر پیشنهادی در ورودی نشان داده شده- است. در این مدار L_1 و C_1 عناصر خارج تراشه هستند. L_2 توسط باند وایر ایجاد می‌گردد و C_2 یک خازن روی تراشه MIMcap است. L_3 به دو قسمت L_{3-1} و L_{3-2} تقسیم می‌شود که، L_{3-2} برابر 1nH است و توسط باند وایر پیاده سازی می‌شود و مابقی آن، L_{3-1} توسط سلف

¹ Spiral Inductor

۳- محاسبه‌ی عدد نویز

برای محاسبه‌ی عدد نویز (NF) در این ساختار، میزان توان نویز تک تک عناصر مدار در خروجی محاسبه و سپس حاصل جمع آنها بر میزان توان نویز مقاومت منبع در خروجی، تقسیم می‌گردد.



شکل ۵: مدار ساده شده تقویت‌کننده کم نویز پیشنهاد شده با لحاظ شدن منابع نویز

۳-۱- تحلیل اثر نویز ناشی از مقاومت منبع و ترانزیستور M1 در خروجی

میزان نویز ولتاژی موثر منبع برابر $\sqrt{4kTR_s}$ است که k ثابت بولتزمن و برابر 1.38×10^{-23} J/K است و T دمای محیط بر حسب کلوین می‌باشد. با توجه به بهره مدار مطابق رابطه (۵)، توان نویز خروجی ناشی از نویز مقاومت منبع برابر است با:

$$\overline{V_{n,out-R_s}^2} = 4kTR_s(g_{m1}R_{L1})^2 \quad (6)$$

در مدار شکل (۵)، جریان نویزی موثر ترانزیستور M1 است که مقدار آن برابر $\sqrt{4kT\gamma g_{m1}}$ است و γ یک عدد ثابت جهت تعیین سهم مقاومتی کانال در نویز افزاره MOS است که برای افزاره‌های کانال بلند برابر $\frac{2}{3}$ در نظر گرفته می‌شود. اگر ولتاژ گره سورس ترانزیستور گیت مشترک برابر V_1 در نظر بگیریم آنگاه، ولتاژ نویز ناشی از i_{n-M1} در گره Out- برابر است با:

$$\overline{V_{n,out-M_1}^-} = -Ng_{m1}\frac{R_{L1}}{N}V_1 = -g_{m1}R_{L1}V_1 \quad (7)$$

همچنین ولتاژ نویز ناشی از i_{n-M1} در گره Out+ برابر است با:

$$\overline{V_{n,out-M_1}^+} = -(i_{n-M1} - g_{m1}V_1)R_{L1} = g_{m1}R_{L1}V_1 - i_{n-M1}R_{L1} \quad (8)$$

بنابراین میزان توان نویز خروجی ناشی از i_{n-M1} برابر است با:

$$\overline{V_{n,out-M_1}^2} = (\overline{V_{n,out-M_1}^+} - \overline{V_{n,out-M_1}^-})^2 = ((2g_{m1}V_1 - i_{n-M1})R_{L1})^2 \quad (9)$$

برای محاسبه V_1 ، با نوشتن KCL در گره ورودی خواهیم داشت:

$$-\frac{V_1}{R_s} + i_{n-M1} - g_{m1}V_1 + g_{m3}(i_{n-M1} - g_{m1}V_1)R_{L1} = 0 \quad (10)$$

با توجه به نکات بالا، ابعاد ترانزیستور گیت مشترک برابر $\frac{20\mu\text{m}}{.18\mu\text{m}}$ و جریان بایاس آن 0.9 mA در نظر گرفته شد تا g_m برابر 10 mS بدست آید. از آنجا که تغذیه مدار برای داشتن توان مصرفی پایین برابر 1 V در نظر گرفته شده است و با توجه به اینکه در این تقویت‌کننده از یک منبع جریان $50\text{ }\mu\text{A}$ میکرو آمپری با آرایش Diode Connected جریان بایاس عناصر را تامین می‌کند، استفاده شده است. با در نظر گرفتن $600\text{ }\Omega$ اهم به عنوان بار خروجی این طبقه، ماکزیمم سوپینگ متقارن خروجی نیز حاصل می‌شود. با داشتن بار خروجی $600\text{ }\Omega$ اهم و پهنای باند 11.7 GHz باید خازن خروجی کمتر از 27 fF باشد. خازن خروجی با توجه به خازن‌های پارازیتی مربوط به ترانزیستورهای گیت مشترک، gm-boosting و حتی طبقه بعد، به مراتب بیشتر از 27 fF است. برای حل این مشکل از روش Inductive Peaking سری و موازی (استفاده از سلف‌های 0.8 nH ، $4/7\text{ nH}$ و نیز $2/6\text{ nH}$ و $4/1\text{ nH}$) در خروجی به صورت همزمان استفاده شده است. مقادیر سلف‌ها به گونه‌ای انتخاب شده است که پهنای باند مورد نظر با توجه به اثرات بار طبقه بعد پوشش داده شود.

ب: طبقه سورس مشترک

طبقه سورس مشترک برای حذف نویز طبقه گیت مشترک پیشنهاد داده شده است. برای داشتن نویز پایین توان و خازن‌های پارازیتی قابل قبول، ابعاد آن 4 برابر طبقه گیت مشترک است. بنابراین $\frac{W}{L}$ این ترانزیستور $\frac{120\mu\text{m}}{.18\mu\text{m}}$ است و جریان بایاس آن $3/6\text{ mA}$ می‌باشد. بار مقاومتی این ترانزیستور برابر $150\text{ }\Omega$ اهم است و برای داشتن تقارن با طبقه گیت مشترک در خروجی از روش Inductive Peaking سری و موازی در خروجی نیز استفاده شده است.

ج: طبقه gm-Booster

ترانزیستور M3 نقش gm-booster را در مدار پیشنهادی بر عهده دارد. از آنجایی که باید $g_{m3}R_{L1} = 1$ باشد و مقدار R_{L1} برابر $600\text{ }\Omega$ اهم است، میزان g_{m3} باید برابر $1/67\text{ mS}$ باشد. بنابراین با در نظر گرفتن $\frac{5\mu\text{m}}{.18\mu\text{m}}$ برای ابعاد ترانزیستور و مصرف جریان حدود 0.15 mA این امر محقق می‌گردد. همچنین ولتاژ داشتن ولتاژ بایاس یکسان در درین ترانزیستورهای تقویت‌کننده، مقاومت درین ترانزیستور Booster برابر $3600\text{ }\Omega$ اهم در نظر گرفته شده است. این مقاومت فقط تعیین کننده بایاس درین M3 است و در برابر مقاومت $50\text{ }\Omega$ اهم منبع قابل صرف نظر است. ذکر این نکته ضروری است که اندازه خازن‌های کوپلاژی که در تقویت‌کننده در نظر گرفته شده است به گونه‌ای است که 5 تا 10 برابر خازن‌های سر خروجی آن باشد تا از تضعیف سیگنال جلوگیری شود.

$$\frac{\overline{V_{n,out-R_{L2}}^2}}{\overline{V_{n,out^- - R_{L2}}^2}} = \left(\frac{\overline{V_{n,out^+ - R_{L2}}} - \overline{V_{n,out^- - R_{L2}}}}{\overline{V_{n,out^- - R_{L2}}}} \right)^2 = \frac{4kTR_{L2}}{N} = 4kTR_{L2} \quad (16)$$

برای محاسبه‌ی اثر نویز مقاومت R_{L1} نیز، در این مرحله برای مقاومت ذکر شده جریان موثر نویزی مقاومت R_{L1} یعنی i_{n-RL1} که مقدار آن برابر $\sqrt{4kT/R_{L1}}$ است، در نظر می‌گیریم. اگر ولتاژ گره سورس ترانزیستور M_1 را V_1 بنامیم، با نوشتن KCL در گره Out^+ خواهیم داشت:

$$\frac{\overline{V_{n,out^+ - R_{L1}}}}{R_{L1}} - i_{n-RL1} = g_{m1}V_1 \quad (17)$$

در نتیجه V_1 برابر است با:

$$V_1 = \frac{\left(\frac{\overline{V_{n,out^+ - R_{L1}}}}{R_{L1}} - i_{n-RL1} \right)}{g_{m1}} \quad (18)$$

با نوشتن KCL در گره V_1 خواهیم داشت:

$$\frac{V_1}{R_S} + g_{m1}V_1 + g_{m3}V_{n-out^+ - R_{L1}} = 0 \quad (19)$$

با توجه به رابطه‌ی فوق مقدار V_1 برابر است با:

$$V_1 = \frac{-g_{m3}\overline{V_{n,out^+ - R_{L1}}}}{\left(\frac{1}{R_S} + g_{m1} \right)} \quad (20)$$

با مساوی قرار دادن روابط (۱۸) و (۲۰) و انجام ساده سازی و بهره‌گیری از رابطه (۲) خواهیم داشت:

$$\overline{V_{n,out^+ - R_{L1}}} = \frac{i_{n-RL1}}{\left(\frac{1}{R_{L1}} + \frac{g_{m3}}{2 + g_{m3}R_{L1}} \right)} = \frac{R_{L1}(2 + g_{m3}R_{L1})i_{n-RL1}}{2(1 + g_{m3}R_{L1})} \quad (21)$$

همچنین با استفاده از رابطه (۱۸)، ولتاژ گره Out^- برابر است با:

$$\overline{V_{n,out^- - R_{L1}}} = -Ng_{m1} \frac{R_{L1}}{N} V_1 = -\frac{g_{m1}R_{L1} \left(\frac{\overline{V_{n,out^+ - R_{L1}}}}{R_{L1}} - i_{n-RL1} \right)}{g_{m1}} = \frac{i_{n-RL1}R_{L1} - \overline{V_{n,out^+ - R_{L1}}}}{N} \quad (22)$$

بنابراین میزان ولتاژ نویز خروجی ناشی از مقاومت R_{L1} برابر است با:

$$\overline{V_{n,out^- - R_{L1}}} = \overline{V_{n,out^+ - R_{L1}}} - \overline{V_{n,out^- - R_{L1}}} = 2\overline{V_{n,out^+ - R_{L1}}} - \frac{i_{n-RL1}R_{L1}}{N} \quad (23)$$

با جایگذاری رابطه (۲۱) در رابطه (۲۳) و لحاظ نمودن $g_{m3}R_{L1} = 1$ مطابق طراحی در بخش تطبیق امپدانس، میزان توان نویز خروجی ناشی شده از مقاومت R_{L1} برابر است با:

$$\overline{V_{n,out^- - R_{L1}}}^2 = \left(2 \frac{R_{L1}(2 + g_{m3}R_{L1})i_{n-RL1}}{2(1 + g_{m3}R_{L1})} - i_{n-RL1}R_{L1} \right)^2 = \left(\frac{i_{n-RL1}R_{L1}}{2} \right)^2 = kTR_{L1} \quad (24)$$

۴-۳- نویز مجموع در خروجی و عدد نویز در مدار پیشنهادی

توان نویز مجموع برابر است با مجموع توان نویز ناشی از عناصر مدار، که برابر است با:

بنابراین با جدا کردن ضرایب V_1 و i_{n-M1} و ساده‌سازی آن خواهیم داشت:

$$V_1 = i_{n-M1} \frac{1 + g_{m3}R_{L1}}{\frac{1}{R_S} + g_{m1}(1 + g_{m3}R_{L1})} \quad (11)$$

با توجه به رابطه (۲) در مورد تطبیق امپدانس داریم:

$$V_1 = i_{n-M1} \frac{\frac{1}{g_{m1}R_S}}{\frac{1}{R_S} + \frac{1}{R_S}} = i_{n-M1} \frac{1}{2g_{m1}} \quad (12)$$

حال با جای گذاری رابطه (۱۲) در رابطه (۹) میزان توان نویز خروجی ناشی از i_{n-M1} برابر است با:

$$\overline{V_{n,out^- - M_1}}^2 = \left((2g_{m1}(i_{n-M1} \frac{1}{2g_{m1}}) - i_{n-M1})R_{L1} \right)^2 = 0 \quad (13)$$

همانگونه که در رابطه (۱۳) دیده می‌شود، نویز ترانزیستور M_1 در خروجی به صورت تفاضلی از بین می‌رود و این عملکرد یکی از مزایای روش پیشنهادی برای کاهش نویز تقویت کننده است.

۲-۳- اثر نویز ناشی از ترانزیستور M_2 و M_3 در خروجی

در مدار شکل (۵) i_{n-M2} جریان موثر نویز ترانزیستور M_2 است که مقدار آن برابر $\sqrt{4kT\gamma g_{m2}}$ است. همان‌گونه که دیده می‌شود نویز این ترانزیستور فقط به خروجی منفی راه می‌یابد، بنابراین میزان توان نویز خروجی ناشی از i_{n-M2} برابر است با:

$$\overline{V_{n,out^- - M_2}}^2 = \left(\overline{V_{n,out^+ - M_2}} - \overline{V_{n,out^- - M_2}} \right)^2 = \overline{V_{n,out^- - M_2}}^2 = \left(i_{n-M2} \frac{R_{L1}}{N} \right)^2 = \frac{4kT\gamma g_{m1}R_{L1}^2}{N} \quad (14)$$

همانگونه که در رابطه (۱۴) دیده می‌شود اثر نویز M_2 با افزایش N کاهش می‌یابد. از آنجایی که افزایش N به طور مستقیم با افزایش جریان نسبت دارد، برای داشتن توان و نویز قابل قبول، مقدار N در این طراحی ۴ در نظر گرفته شده است.

جریان نویزی موثر ترانزیستور M_3 ، i_{n-M3} ، برابر $\sqrt{4kT\gamma g_{m3}}$ است. همان‌گونه که دیده می‌شود نویز این ترانزیستور همانند نویز مقاومت منبع عمل می‌کند. بنابراین، ابتدا معادل تونن آن محاسبه و سپس مانند ورودی با آن عمل می‌گردد. در نتیجه میزان توان نویز خروجی ناشی از i_{n-M3} برابر است با:

$$\overline{V_{n,out^- - M_3}}^2 = (i_{n-M3}R_S A_V)^2 = 4kT\gamma g_{m3}(g_{m1}R_{L1}R_S)^2 \quad (15)$$

پس از محاسبه‌ی نویز ترانزیستورها، نویز مقاومت‌ها محاسبه می‌شود.

۳-۳- تحلیل اثر نویز ناشی از مقاومت‌های R_{D3} و R_{L1} و R_{L2}

مقاومت R_{D3} بعثت بزرگ بودن در برابر مقاومت R_S قابل صرفنظر است، بنابراین نویز این مقاومت نیز قابل صرفنظر می‌باشد. همانند ترانزیستور M_2 ، نویز ناشی از مقاومت R_{L2} فقط در خروجی منفی دیده می‌شود، بنابراین میزان توان نویز خروجی ناشی از مقاومت R_{L2} برابر است با:

۴- نتایج شبیه سازی

تقویت کننده پیشنهادی در تکنولوژی CMOS $0.18\mu\text{m}$ طراحی و شبیه سازی شده است. نتایج شبیه سازی در دو حالت، قبل و بعد از جانمایی مدار به همراه تحلیل دمایی گوشه های SS، TT و FF در دماهای 40°C ، 27°C و 120°C درجه سانتیگراد ارائه شده است. در شکل (۶) بهره تقویت کننده در گوشه های تکنولوژی و تغییرات دمایی بر حسب فرکانس در حالت های پیش و پس از جانمایی نشان داده شده است. همان طور که دیده می شود پس از جانمایی نسبت به پیش از آن، بهره حدوداً بین 0.5 dB تا 1 dB کاهش داشته است به گونه ای که در باند 2 GHz تا 12 GHz بهره تقویت کننده بین 16.5 dB تا 19 dB تغییر می کند. در شکل (۷) عدد نویز تقویت کننده در گوشه های تکنولوژی و تغییرات دمایی بر حسب فرکانس در حالت های پیش و پس از جانمایی نشان داده شده است. پس از جانمایی نسبت به پیش از آن، عدد نویز حدوداً 0.5 dB افزایش داشته است، به گونه ای که حداقل عدد نویز تقویت کننده برابر 3.5 dB پس از جانمایی می باشد. در شکل (۸) میزان تلفات برگشتی ورودی یا S_{11} تقویت کننده در گوشه های تکنولوژی و تغییرات دمایی بر حسب فرکانس در حالت های پیش و پس از جانمایی نشان داده شده است. همان طور که دیده می شود پس از جانمایی نسبت به پیش از آن در برخی فرکانس ها میزان S_{11} کاهش داشته است (میزان تغییرات S_{11} در بازه ی فرکانسی 2 GHz تا 12 GHz از 20 dB تا 12 dB می باشد). برای تعیین پارامتر خطسانی تقویت کننده، دو تون با توان یکسان در فرکانس های 3 GHz و 4 GHz به ورودی تقویت کننده اعمال شد. سپس توان هارمونیک اصلی در فرکانس 4 GHz و اینترمدیاسیون مرتبه سوم آن در فرکانس 4 GHz برای ورودی های با قدرت متفاوت شبیه سازی شد. نتایج حاصل از این شبیه سازی در شکل (۹) رسم شده است. با توجه به این شکل، IIP_3 این تقویت کننده برابر $1/3\text{ dBm}$ می باشد. بعلاوه برای بدست آوردن IIP_2 تقویت کننده همانند بالا، توان هارمونیک اصلی در فرکانس 4 GHz و اینترمدیاسیون مرتبه دوم آن در فرکانس 7 GHz برای ورودی های با قدرت متفاوت شبیه سازی شد. نتایج حاصل از این شبیه سازی در شکل (۱۰) رسم شده است. با توجه به این شکل، IIP_2 این تقویت کننده برابر $7/8\text{ dBm}$ می باشد. با توجه به این شکل ها مقادیر IIP_2 و IIP_3 تقویت کننده پس از جانمایی به ترتیب 0.1 dBm و 11 dBm است. برای یافتن نقطه ی فشردگی 1 dB (IdBcp) تقویت کننده، بهره هارمونیک اصلی مدار در فرکانس 4 GHz برای توان های مختلف ورودی در پیش و پس از جانمایی در شکل (۱۱) رسم شده است. بهره در این فرکانس به ترتیب $17/4\text{ dB}$ و $16/8\text{ dB}$ برای حالت های پیش و پس از جانمایی است. با توجه به شکل (۱۱) نقاط IdBcp برای این تقویت کننده به ترتیب برابر با 15 dBm و $14/5\text{ dBm}$ می باشد. جانمایی مدار نیز در تکنولوژی $0.18\mu\text{m}$ انجام پذیرفت. شکل (۱۲) جانمایی تقویت کننده را نشان می دهد. فضای اشغالی توسط تقویت کننده $750\mu\text{m} \times 550\mu\text{m}$ است. در این جانمایی تلاش شده که عناصر مداری تا حد امکان به هم

$$\overline{V_{n,out-Tot}^2} = \overline{V_{n,out-R_S}^2} + \overline{V_{n,out-M_1}^2} + \overline{V_{n,out-M_2}^2} + \overline{V_{n,out-M_3}^2} + \overline{V_{n,out-R_{L1}}^2} + \overline{V_{n,out-R_{L2}}^2} \quad (25)$$

با توجه به روابط فوق خواهیم داشت:

$$\overline{V_{n,out-Tot}^2} = 4kTR_S(g_{m1}R_{L1})^2 + 0 + \frac{4kT\gamma g_{m1}R_{L1}^2}{N} + 4kT\gamma g_{m3}(g_{m1}R_{L1}R_S)^2 + \frac{4kTR_{L1}}{N} + kTR_{L1} \quad (26)$$

با توجه به مقادیر طراحی برای $N=4$ و $g_{m3}R_{L1}=1$ نویز مجموع در خروجی برابر است با:

$$\overline{V_{n,out-Tot}^2} = 4kTR_S(g_{m1}R_{L1})^2 + kT\gamma g_{m1}R_{L1}^2 + 4kT\gamma R_{L1}(g_{m1}R_S)^2 + 2kTR_{L1} \quad (27)$$

در نتیجه عدد نویز به صورت زیر خلاصه خواهد شد:

$$NF = \frac{\overline{V_{n,out-Tot}^2}}{\overline{V_{n,out-R_S}^2}} = 1 + \frac{\gamma}{4g_{m1}R_S} + \frac{\gamma R_S}{R_{L1}} + \frac{1}{2g_{m1}^2 R_S R_{L1}} \quad (28)$$

رابطه (۲۸)، عدد نویز ساده شده تقویت کننده کم نویز پیشنهادی را بیان می کند که جمله دوم سمت راست رابطه، مربوط به نویز M_2 ، جمله سوم مربوط به نویز M_3 و جمله چهارم مربوط به مقاومتهای بار R_{L1} و R_{L2} با سهم یکسان است. همچنین نویز M_1 نیز در این ساختار حذف شده است. با در نظر داشتن مقادیر $g_{m1}=10\text{ mS}$ ، Ω ، $R_L=60$ و $R_S=50$ مقدار NF نهایی به صورت ساده شده زیر خواهد شد:

$$NF = 1 + \frac{\gamma}{2} + \frac{\gamma}{12} + \frac{1}{6} = \frac{7}{6} \left(1 + \frac{\gamma}{2}\right) \quad (29)$$

بعد از محاسبه ی نویز مدار به پایداری تقویت کننده می پردازیم:

فیدبک استفاده شده در این تقویت کننده از نوع ولتاژ- جریان می باشد، که مقدار β شبکه فیدبک برابر g_{m3} می باشد. A شبکه فیدبک نیز برابر $g_{m1} \left(\frac{1}{g_{m1}} \parallel R_S\right) \times R_{L1}$ است. در نتیجه، بهره ی حلقه^۱ شبکه ی فیدبک به صورت زیر خواهد بود:

$$A\beta = (g_{m1} \left(\frac{1}{g_{m1}} \parallel R_S\right) \times R_{L1}) \times g_{m3} \quad (30)$$

طبق توضیحات قبل داشتیم که :

$$g_{m3}R_{L1} = 1$$

$$g_{m1} = \frac{1}{2R_S}$$

آن گاه رابطه ی (۳۰) به صورت زیر ساده خواهد شد:


$$A\beta = g_{m1} \left(\frac{1}{g_{m1}} \parallel R_S\right) \times 1 = \frac{1}{2R_S} (2R_S \parallel R_S) = \frac{1}{3} \quad (31)$$

همان طور که رابطه ی (۳۱) نشان می دهد مقدار بهره ی حلقه کمتر از واحد می باشد؛ بنابراین تقویت کننده ی مورد نظر پایدار می باشد.


¹Loop Gain

نزدیک باشند و مسیرهای سیگنال کوتاه و در لایه های متال ۵ و ۶ با عناصر پارازیتی کمتر باشد.


همچنین تحلیل مونت کارلو برای تقویت کننده طراحی شده در حالت پساجانمایی انجام پذیرفته است. با توجه به فوق پهن باند بودن تقویت کننده کم نویز و پوشش فرکانسی آن، شبیه سازی های صورت گرفته در میانه پهنای باند (فرکانس ۶/۵ GHz) و با ۱۰۰ نمونه تکرار صورت گرفته است. شکل (۱۳) تحلیل مونت کارلو برای پارامتر بهره با ۱۰۰ نمونه تکرار در فرکانس ۶/۵ GHz را نشان می دهد. همان گونه که دیده می شود مقدار میانگین بهره حدود ۱۷/۰۳ dB و میزان انحراف معیار آن هم برابر ۱۷۱/۹۴۱ می باشد. شکل (۱۴) تحلیل مونت کارلو برای پارامتر نویز با صد نمونه تکرار در فرکانس ۶/۵ GHz را نشان می دهد. با توجه به نتایج به دست آمده مقدار متوسط نویز حدود ۳/۰۰۲ dB و میزان انحراف معیار آن هم برابر ۶۸/۵ می باشد. شکل (۱۵) تحلیل مونت کارلو برای پارامتر S_{11} با صد نمونه تکرار در فرکانس ۶/۵ GHz را نشان می دهد. با توجه به نتایج به دست آمده مقدار متوسط S_{11} حدود -۱۱/۵۲ dB و میزان انحراف معیار آن هم برابر ۴۴۵/۱۰۹ می باشد.




شکل ۸: S_{11} تقویت کننده




شکل ۹: توان هارمونیک های اول و سوم خروجی تقویت کننده بر حسب توان ورودی پس از جانمایی




شکل ۱۰: توان هارمونیک های اول و دوم خروجی تقویت کننده بر حسب توان ورودی پس از جانمایی




شکل ۶: بهره تقویت کننده



شکل ۷: عدد نویز تقویت کننده




شکل ۱۴: نتیجه مونت کارلو نویز در فرکانس ۶/۵ GHz




شکل ۱۵: نتیجه مونت کارلو S₁₁ در فرکانس ۶/۵ GHz

۴-۱- نتیجه گیری و مقایسه با کارهای پیشین


مشخصات پس از جانمایی این تقویت کننده به همراه مشخصات برخی از کارهای پیشین در جدول (۱) خلاصه شده است. با توجه به بکارگیری همزمان Inductive Peaking سری و موازی در خروجی، پهنای باند و بهره این تقویت کننده بالاست به گونه‌ای که در بین کارهای پیشین، از مشخصات قابل قبولی برخوردار است. همچنین استفاده از فیلتر چپیچف در ورودی، باعث جذب خازن ورودی در فیلتر چپیچف شده در نتیجه S₁₁ این تقویت کننده کمتر از -۱۲ dB در کل باند عبور است. علاوه بر این، کمترین عدد نویز این تقویت کننده ۳/۵ dB است و با توجه به بکارگیری روش های Noise-Cancellation و gm-Boosting ضمن آن که میزان نویز در کل باند کاهش یافته، جریان و به تبع آن، توان مصرفی تقویت کننده هم پایین آمده است به طوری که توان مصرفی تنها ۴/۸ mW در کل پهنای باند می‌باشد و عدد نویز تقویت کننده نیز کمتر از ۵ dB می‌باشد.



شکل ۱۱: P_{1dB} تقویت کننده



شکل ۱۲: جانمایی تقویت کننده پیشنهادی



شکل ۱۳: نتیجه مونت کارلو بهره در فرکانس ۶/۵ GHz

جدول (1): مشخصات تقویت کننده طراحی شده در این پایان نامه در مقایسه با کارهای مشابه دیگران

تکنولوژی CMOS [nm]	سطح تراشه [mm ²]	توان مصرفی [mW]	IIP3 [dBm]	NF [dB]	S ₂₁ [dB]	S ₁₁ [dB]	فرکانس [GHz]	مرجع
130	0.68	30	3.2~5	4.25±0.35	9.8±1.5	<-9.2	2.2~9	[14]
180	0.88	22	-11.5	2.8±0.3	14.07±1.69	<-10	3~10	[15]
180	0.39	18	-0.2	2.3±0.1	13.7±1.5	<-10.7	3~10	[16]
180	0.52	11.8	-6.5	2.9±0.9	12.52±0.81	<-10.25	3~10	[17]
180	1.1	9	-8.8	7±3	10.4	<-9.4	2.4~9.5	[18]
90	0.64	7.2	NA	5±2	11±1.5	<-9	3~10	[19]
65	0.1	21	0	3.25±0.25	14.6±1*	<-10	0.2~5.2	[20]
180	-	13.41	10	1.75±0.75	15.3	<-10	3~5	[21]
130	0.32	13.2	1.8	2.6±0.8	14±1	<-10	1.2~6.6	[22]
130	0.76	7.2	-5	7.35±4	11±1.5	<-8.3	3~10.35	[23]
130	-	5.8	-13	2.9±0.5	9.5±1.5	<-11	1.25~11.34	[24]
180	-	9.29	-12.3	3.46±0.36	14*	<-11.3	3.1~10	[25]
110	-	2.9	-4.6	3.65±0.5	17±0.5*	<-12.4	3~10	[26]
130	-	7	-4.8	5±0.5	12±2.5	<-10	3.1~10.6	[27]
130	-	8	-	4.2±0.3	12.5±1.5	<-9	1.1~11.4	[]
180	0.42	4.8	-0.1	4.25±0.75	17.5±1.5*	<-12	2.2~12.2	This work

*Voltage gain

مراجع:

IM2 canceling”, IEEE Radio Frequency Integrated Circuits Symposium, PP.79-82, 2008.

[6] R. C. Liu, C. S. Lin, K. L. Deng and H. Wang, “A 0.5-14 GHz 10.6dB Cascade Distributed Amplifier” Symposium on VLSI Circuits, Digest Of Technical Paper, PP.130-140, 2003.

[7] R. C. Liu, K. L. Deng and H. Wang, “A 0.6-22 GHz Broadband CMOS Distributed amplifier”, Digest Of Technical Papers in RFIC Symposium, PP.103-106, 2003.

[8] W. Chen, G. Liu, B. Zdravko, and A. Niknejad, “A Highly Linear Broadband CMOS LNA Employing Noise and Distortion Cancellation”, IEEE Journal of Solid-State Circuits, Vol.43, no.5, PP.1164-1167, 2008.

[9] H. P. Koringa and V. A. Shah, “Wideband Low Noise Amplifier For Next Generation Wireless RF Frontend” IJAREST International Journal, Vol.3, no.1, PP.116-125, 2016.

[10] F. Bruccoleri, E. A. M. Klumperink, and B. Nauta, “Noise cancelling in wideband CMOS LNAs”, in IEEE ISSCC Dig. Tech. Papers, pp. 406-407, 2002.

[11] S. C. Blaakmeer, E. A. M. Klumperink, D. M. W. Leenaerts, and B. Nauta, “A wideband noise-canceling CMOS LNA exploiting a

[1] A. Parhizkar Tarighat, M. Yargholi, “A CMOS low noise amplifier with employing noise cancellation and modified derivative superposition technique”, Microelectronics Journal, no.54, PP.116-125, 2016.

[2] K.Vavelidis, I. Vassiliou, T. Georgantas, A. Yamanaka, S. Kavadias, G.Kamolakos, C. Kapnistis, S. Plevridis, and N. Haralabidis, “A dual-band 5.15-5.35 GHz, 2.4-2.5 GHz 0.18µm CMOS transceiver for 802.11a/b/g wireless LAN”, IEEE J. Solid- State Circuits, Vol. 39, no. 7, PP. 1180-1184, 2004.

[3] M. Zargari, M. Terrovitis, S. H. M. Jen, B. J. Kaczynski, M. Lee, M. P. Mack, S. S. Mendis, K. Onodera, H. Samavati, W. W. Si, K. Singh, A. Tabatabaei, D. Weber, D. K. Su, and B. A. Wooley, “A single-chip dual-band tri-mode CMOS transceiver for IEEE 802.11a/b/g wireless LAN”, IEEE J. Solid-State Circuits, Vol. 39, no. 12, PP. 2239-2249, 2004.

[4] J. Kim, S. Hoyos, and J. Silva-Martinez, “Wideband common-gate CMOS LNA employing dual negative feedback with simultaneous noise, gain, and bandwidth optimization”, IEEE Trans. Microw.Theory Tech.,Vol. 58, no.9, PP.2340-2351,2008.

[5] D. Manstretta, “A broadband low noise single ended input differential output amplifier with

- [21] M. Yargholi and A. Parhizkar Tarighat, "UWB resistive feedback LNA employing noise and distortion cancellation", *IEICE Electronics Express*, Vol.9, No.17, PP. 1370-1377, September 2012.
- [22] L. Wu, H. Leung, H. Luong, "design and analysis of CMOS LNAs with transformer feedback for wideband input Matching and noise cancellation", *IEEE transactions on circuits and systems- Regular papers*, pp.1-10, 2017.
- [23] C. Y. Wu, Y. K. Lo, and M. C. Chen, "A 3–10 GHz CMOS UWB low-noise amplifier with ESD protection circuits", *IEEE microwave and wireless components letters*, vol. 19, no. 11, pp. 737-739, November 2009.
- [24] A. Jamalkhah, A. Hakimi, "An ultra-wideband common gate LNA with gm-boosted and noise canceling techniques" *Journal of information systems and telecommunication*, vol. 2, no. 2, pp. 113-118, April-June 2014.
- [25] M. Babasafari, and M. Yargholi, "A Low Power CMOS UWB LNA with Dual-band Notch Filter Using Forward Body Biasing", *IETE Journal of Research*, Vol.66, No.2, PP.127-138, 2020.
- [26] M. Yargholi, A highly linear squarer design for energy-detection RF receivers, *Microelectro J*, vol. 44, pp. 658–662, 2013.
- [27] A. Parhizkar Tarighat, M. Yargholi, "Low power active shunt feedback CMOS low noise amplifier for wideband wireless systems.", *Integration, the VLSI J.*, vol.69, PP.189-197, 2019.
- [26] M. Lee, and I. Kwon, "3-10 GHz noise-cancelling CMOS LNA using gm-boosting technique" *Journals of IET circuits, devices & systems*, vol. 12, Iss. 1, pp. 12-16, 2018.
- [27] M. Khurram, and S. M. R. Hasan, "Series peaked noise matched gm-boosted 3.1-10.6 GHz CG CMOS differential LNA for UWB wimedia" *Electronics Letters*, vol. 47, no. 24, November 2011.
- [30] B. Hu, X. P. Yu, W. M. Lim, and K. S. Yeo, "Amplifier with input/output bandwidth optimization and single-ended/differential-input reconfigurability" *IEEE trans. Of industrial electronics*, vol. 61, no. 10, October 2014.
- transformer," in *Digest of Papers—IEEE Radio Frequency Integrated Circuits Symposium*, pp. 137–140, 2006.
- [12] S. C. Blaakmeer, E. A. M. Klumperink, B. Nauta, and D. M. W. Leenaerts, "An inductor less wideband balun-LNA in 65 nm CMOS with balanced output," in *Proc. 33rd Eur. Solid-State Circuits Conf (ESSCIRC)*, pp. 364–367, 2007.
- [13] S. C. Blaakmeer, E. A. M. Klumperink, D. M. W. Leenaerts, and B. Nauta, "A wideband balun LNA I/Q-mixer combination in 65 nm CMOS," in *IEEE ISSCC Dig. Tech. Papers*, pp. 326–327, 2008.
- [14] G. D. Nguyen, K. Cimino, and M. Feng, "A RF CMOS amplifier with optimized gain, noise, linearity and return loss for UWB applications", in *Proc. IEEE RFIC Symposium.*, pp. 505–508, 2008.
- [15] Y. S. Lin, J. F. Chang, and S. S. Lu, "Analysis and design of CMOS distributed amplifier using inductively-peaking cascaded gain cell for UWB systems", *IEEE Trans. Microwave. Theory Tech.*, vol. 59, no. 10, pp. 2513–2524, 2011.
- [16] Y. S. Lin, C. C. Wang, G. L. Lee, and C. C. Chen, "High-Performance Wide band Low-Noise Amplifier Using Enhanced -Match Input Network", *IEEE Microwave and Wireless Components .Letters* ,Vol. 24, NO. 3, 2014.
- [17] C. H. Wu, Y. S. Lin, J. H. Lee, and C. C. Wang, "A 2.87 ± 0.19 dB NF, 3.1–10.6 GHz ultra-wideband low noise amplifier using 0.18CMOS technology", in *Proc. IEEE Radio Wireless Symposium*, pp. 227–230, 2012.
- [18] A. Bevilacqua, and A. M. Niknejad, "An ultra-wideband CMOS low noise amplifier for 3.1-10.6-GHz wireless receivers", *IEEE Journal of solid state circuit and systems*, vol. 39, no. 12, pp. 2259-2268, December 2004.
- [19] G. Sapone and G. Palmisano, "A 3–10-GHz low-power CMOS low noise amplifier for ultra-wideband communication", *IEEE Trans. Microw. Theory Tech.*, vol. 59, no. 3, pp. 678–686, Nov. 2011.
- [20] S. C. Blackmeer, E. A. M. Klumperink, D. M.W. Leenaerts, B. Nauta, "Wideband balun-LNA with simultaneous output balancing, noise-canceling and distortion-canceling", *IEEE Journal of solid state circuit and systems*, vol. 43, no. 6, pp. 1341-1350, June 2008.