Archive of SID

طراحی و ساخت کنترل‌کننده بهبودیافته مد لغزشی مرتبه کاهش‌یافته با کنترل PI برای مبدل POESLL

علیرضا گودرزیان[۱]، کارشناس ارشد؛ نویدرضا ابجدی[۱]، استادیار؛ غلامرضا عرب مارکده[۲،۱]، دانشیار؛ یحیی عبداللهی[۱]، کارشناس ارشد

۱- دانشکده فنی و مهندسی - دانشگاه شهرکرد - شهرکرد - ایران
۲- قطب علمی آنالیز ریاضی، بهینه‌سازی و کنترل ایران - دانشگاه شهرکرد - شهرکرد - ایران
alireza.g@stu.sku.ac.ir, navidabjadi@yahoo.com, arab-gh@eng.sku.ac.ir, yahya-14@yahoo.com

چکیده: در این مقاله، یک کنترل‌کننده بهبودیافته مد لغزشی مرتبه کاهش‌یافته و با کنترل‌کننده PI، برای مبدل positive output elementary super lift Luo (POESLL) در حالت پیوسته معرفی شده است. به دلیل عمل کلیدزنی پی‌درپی، رفتار این مبدل به‌شدت غیر خطی است. کنترل‌کننده طراحی‌شده عملکرد دینامیکی و استاتیکی این مبدل را بهبود می‌دهد. اصلی‌ترین مزیت این کنترل‌کننده در مقایسه با دیگر کنترل‌کننده‌ها، کنترل و تنظیم ولتاژ خروجی به‌طور مستقیم است. عملکرد این کنترل‌کننده در برابر تغییرات نقطه کار در نرم‌افزار MATLAB بررسی شده است. علاوه بر این، یک نمونه آزمایشگاهی از آن ساخته شده است. نتایج عملی نیز نشان می‌دهند که این کنترل‌کننده، عملکرد بسیار خوبی در مقابل تغییر نقطه کار مبدل دارد.

واژه‌های کلیدی: مبدل Luo، کنترل‌کننده مد لغزشی، کنترل مستقیم ولتاژ، نمونه آزمایشگاهی.

Design and Implementation of an Improved Reduced-order Sliding Mode Controller with PI Control for POESLL Converter

A.R. Goudarzian[1], MSc; N.R Abjadi[1], Assistant Professor; G.R Arab Markadeh[1,2], Associate Professor; Y. Abdollahi[1], MSc

1- Faculty of Engineering, University of Shahrekord, Shahrekord, Iran
2- Center of Excellence for Mathematics, University of Shahrekord, Shahrekord, Iran
Emails: alireza.g@stu.sku.ac.ir, navidabjadi@yahoo.com, arab-gh@eng.sku.ac.ir, yahya-14@yahoo.com

Abstract: In this paper, an improved reduced-order sliding mode controller with PI controller is discussed for positive output elementary super-lift Luo (POESLL) converter operated in continuous conduction mode. Because of successive switching operation, the dynamic of this converter is nonlinear severely. The proposed controller improves the dynamic and static performance of the converter. The main advantage of the proposed controller compared with other controllers is the direct control and regulation of the output voltage. The performance of this controller is verified for various operating points in MATLAB software. In addition, a laboratory setup is made. Experimental results show the controller has an excellent performance against variations of the operating point.

Keywords: Luo converter, sliding mode controller, direct voltage control, laboratory prototype.

تاریخ ارسال مقاله: ۱۳۹۳/۰۳/۲۰
تاریخ اصلاح مقاله: ۱۳۹۳/۰۷/۲۰ و ۱۳۹۳/۱۰/۰۴
تاریخ پذیرش مقاله: ۱۳۹۴/۰۲/۰۷
نام و نام خانوادگی نویسنده مسئول: علیرضا گودرزیان
نشانی نویسنده مسئول: ایران - شهرکرد - بلوار رهبر - دانشگاه شهرکرد - دانشکده فنی و مهندسی.

www.SID.ir

Archive of SID

۱- مقدمه

امروزه ارائه توپولوژی‌های جدید مبدل‌های DC/DC به‌سرعت رو به‌افزایش است. این مبدل‌ها کاربردهای فراوانی در انرژی‌های نو، سلول‌های خورشیدی، کامپیوترها، تجهیزات پزشکی و صنعت دارند [۳-۱]. از مبدل‌هایی مانند باک، بوست، باک‌بوست، کاک، سپیک و زتا به‌منظور کاهش یا افزایش ولتاژ DC استفاده می‌شود. اما به دلیل اثرات پارازیتی، بهره ولتاژ این مبدل‌ها محدود است. برخی از این مبدل‌ها قادر هستند ولتاژ ورودی را تا ولتاژهای بالاتر افزایش دهند. اما با افزایش ولتاژ خروجی، چرخه کاری کلید آن‌ها نیز افزایش می‌یابد که این باعث کاهش بازدهی مبدل، ورود به ناحیه ناپایداری، استفاده از ادوات الکترونیک قدرت با توان نامی بالا و افزایش هزینه‌ها می‌شود [۷-۴].

استفاده از روش Super Lift، یک روش جدید است که باعث افزایش طبقه‌به‌طبقه ولتاژ خروجی می‌شود [۸، ۹]. مبدل POESLL، یک مبدل با ساختاری ساده است که در مهر و موم‌های اخیر مطرح شده است و از روش Super Lift به‌منظور افزایش ولتاژ ورودی استفاده می‌کند. این مبدل مزایای خوبی در مقابل سایر مبدل‌های DC/DC دارد. بهره ولتاژ و بهره کلید این مبدل از دیگر مبدل‌های DC/DC بیش‌تر است و این باعث کاهش تلفات و افزایش بازدهی آن می‌شود. همچنین در شرایط کاری برابر، متوسط جریان سلف آن از دیگر مبدل‌ها کم‌تر است و در عمل جریان سلف محدود است؛ پس می‌توان از آن در توان‌های بالاتر استفاده کرد و علاوه بر این وجود یک خازن اضافی در آن، باعث کاهش ریپل ولتاژ خروجی می‌شود [۱۰].

به دلیل عملکرد کلیدزنی پی‌درپی، رفتار دینامیکی و استاتیکی این مبدل به‌شدت غیرخطی است. حل مشکل کنترل مبدل‌های DC/DC در کاربردهای عملی اهمیت زیادی دارد [۱۳-۱۱]. راهکارهای کنترلی مختلفی شامل روش‌های خطی و غیرخطی ارائه شده است. استفاده از کنترل‌کننده PID برای کنترل مبدل‌های DC/DC در [۱۷-۱۴] مطرح شده است. اما این کنترل‌کننده تنها در یک نقطه کار عملکرد خوبی دارد؛ حال آنکه روش‌های غیرخطی موردتوجه خاصی قرار گرفته‌اند که ناشی از پاسخ گذرای خوب، مقاوم بودن و رفتار پایدار در مقابل تغییرات بار و ولتاژ ورودی است. کنترل‌کننده مد لغزشی یکی از انواع کنترل‌کننده‌های غیرخطی است که دارای سیگنال کنترل ناپیوسته است و این باعث می‌شود که سیستم در طول یک سطح عرضی دلخواه بلغزد و به نقطه کار مطلوب خود برسد. یک کنترل‌کننده مد لغزشی دارای یک ساختار کنترلی متغیر است [۱۸].

استفاده از کنترل‌کننده مد لغزشی برای چند نمونه مبدل DC/DC در [۲۱-۱۹] ذکر شده است. در این مراجع عملکرد مناسب کنترل‌کننده مد لغزشی نسبت به کنترل‌کننده کلاسیک PID، نشان داده شده است.

کنترل‌کننده مد لغزشی، رفتار مناسبی در مقابل تغییر نقطه کار مبدل دارد. اما مشکل اصلی کنترل‌کننده مد لغزشی، فرکانس بالای کلیدزنی است که موجب افزایش تلفات، کاهش بازدهی، افزایش تداخلات الکترومغناطیسی و افزایش نویزپذیری می‌شود. همچنین باید توجه داشت که فرکانس کلیدزنی کلید محدود است و فرکانس بالا موجب اخلال در عملکرد کلید می‌شود. برای رفع مشکلات ذکرشده، از تکنیک کلیدزنی هیسترزیس استفاده می‌شود که در [۲۲، ۲۳] شرح داده شده است. این تکنیک باعث تثبیت حداکثر فرکانس کلیدزنی می‌شود ولی مشکلاتی نیز دارد. مهم‌ترین مشکل این روش، کنترل غیرمستقیم ولتاژ است. همچنین نیاز به تمام متغیرهای حالت دارد؛ نیاز به دانستن مقدار دقیق بار خروجی و ولتاژ ورودی دارد و در مجموع به پنج سنسور نیاز دارد. ولتاژ خروجی دارای خطای حالت ماندگار است. این مشکلات ساخت آن را با چالش مواجه کرده است. علاوه بر این موارد، ضرایب کنترل‌کننده مد لغزشی به‌صورت آزمون و خطا انتخاب می‌شوند.

در [۲۴، ۲۵] کنترل‌کننده‌های مد لغزشی کاهش‌یافته برای مبدل‌های کاک و NOESLL معرفی شده‌اند. اما این کنترل‌کننده‌ها قادر به حذف خطای حالت ماندگار ولتاژ خروجی نیستند.

مشکلات ذکرشده برای کنترل مبدل POESLL، با استفاده از کنترل‌کننده پیشنهادشده در این مقاله رفع شده است. استفاده از معادلات کاهش‌یافته باعث کاهش تعداد سنسورها می‌شود و در طراحی کنترل‌کننده مد لغزشی بهبودیافته نیازی به دانستن مقدار بار و ولتاژ ورودی نیست؛ پس در مجموع نیاز به دو سنسور دارد و خطای حالت ماندگار ولتاژ با بهبود عملکرد کنترل‌کننده مد لغزشی رفع شده است. همچنین استفاده از کنترل‌کننده PI باعث بهبود پاسخ گذرای مبدل می‌شود و علاوه بر این موارد، روشی مدون ارائه شده است تا ضرایب کنترل‌کننده بهبودیافته مد لغزشی تعیین شوند.

عملکرد کنترل‌کننده پیشنهادشده در این مقاله در برابر کنترل‌کننده مد لغزشی [۲۲] مقایسه شده است. در ادامه نمونه آزمایشگاهی سیستم پیشنهادشده، به‌صورت آنالوگ ساخته شده است و نتایج عملی نشان داده شده‌اند. ساخت سیستم فوق به‌صورت آنالوگ کمک ارزنده‌ای به محققان در این زمینه خواهد بود که می‌تواند موجب تجاری‌سازی آن شود. مهم‌ترین مزایای کنترل‌کننده پیشنهادی عبارتند از: کنترل مستقیم ولتاژ، ساختار ساده و قابلیت ساخت آنالوگ آن، محاسبات کم و تعداد سنسورهای کم. علاوه بر این موارد، در ساخت عملی آن، مشکل اشباع انتگرال‌گیرها نیز حل شده است.

www.SID.ir

Archive of SID



(ج) (ب) (الف)

شکل ۱: الف) توپولوژی مبدل [۴]؛ ب) مدار در لحظه وصل بودن کلید [۴]؛ ج) مدار در لحظه قطع بودن کلید [۴]



شکل ۲: شکل موج جریان سلف ورودی [۴]



شکل۳: شکل موج ولتاژ سلف ورودی [۴]

عملکرد مبدل POESLL در حالت پیوسته (CCM)، مدل کاهش‌یافته مبدل در حالت پیوسته و طراحی پارامترهای مدار در قسمت ۲، ارائه شده‌اند. طراحی کنترل‌کننده بهبودیافته مد لغزشی با مرتبه کاهش‌یافته با کنترل‌کننده PI در قسمت ۳ ارائه شده است و درنهایت نتایج شبیه‌سازی و مشاهدات عملی آورده شده‌اند.

۲- مدل‌سازی مبدل در حالت پیوسته

دیاگرام مداری مبدل POESLL در شکل (۱-الف) نشان داده شده است. افزایش ولتاژ خروجی به وسیله کنترل چرخه کاری کلید امکان‌پذیر است. در این شکل، E ولتاژ ورودی، D_1 و D_2 دیودهای مبدل، C_1 و C_2 خازن‌های ورودی و خروجی و L_1 سلف ورودی است. R مقاومت خروجی، i_L جریان سلف و v_{C1} و v_O ولتاژ خازن‌های ورودی و خروجی هستند. در این قسمت فرض می‌شود که کلیه قطعات ایده‌آل بوده و مبدل در حالت پیوسته کار کند. برای آنالیز مبدل فرض می‌شود که مبدل در دو حالت کلید وصل و کلید قطع کار کند.

در وضعیت کلید وصل، D_1 هدایت می‌کند و D_2 قطع است. L_1 و C_1 شارژ می‌شوند. جریان سلف متناسب با ولتاژ ورودی افزایش می‌یابد. در این زمان خازن C_2 انرژی لازم برای بار را تأمین می‌کند. دیاگرام این حالت در شکل (۱-ب) نشان داده شده است. مدل مبدل در این حالت به‌صورت (۱) بیان می‌شود [۱۶]:

$$L_1 \frac{di_L}{dt} = E \qquad C_2 \frac{dvo}{dt} = -\frac{vo}{R} \tag{۱}$$

در حالت دوم کلید قطع می‌شود؛ D_2 هدایت می‌کند و D_1 قطع می‌شود. جریان سلف متناسب با $2v_O$-E شروع به کاهش می‌کند و انرژی بار را تأمین می‌کند. دیاگرام این حالت در شکل (۱-ج) نشان داده شده است. مدل مبدل در این حالت به‌صورت (۲) بیان می‌شود [۱۶]:

$$L_1 \frac{di_L}{dt} = 2E - vo \qquad C_2 \frac{dv_O}{dt} = i_L - \frac{vo}{R} \tag{۲}$$

معادله مربوط به خازن C_1، از رابطه (۳) تعیین می‌شود که u سیگنال کنترل ورودی است. (u=۰ وقتی که کلید قطع است و u=۱ وقتی که کلید وصل است) [۱۶]:

$$C_1 \frac{dv_{C1}}{dt} = (1-u) i_L \tag{۳}$$

در مبدل POESLL دو خازن وجود دارد که $v_{C1}=E$ و $v_{C2}=v_O$ هستند. اما در مدل کاهش‌یافته به تمام متغیرهای حالت به‌جز v_{C1} نیاز است. این متغیرهای حالت شامل i_L و v_O هستند که با x_1 و x_2 نمایش داده می‌شوند.

مدل کاهش‌یافته مبدل POESLL با استفاده از روابط (۱) و (۲) به‌صورت (۴) و (۵) بیان می‌شود:

$$\begin{bmatrix} \frac{di_L}{dt} \\ \frac{dv_O}{dt} \end{bmatrix} = A \begin{bmatrix} i_L \\ v_O \end{bmatrix} + Bd + \gamma \tag{۴}$$

$$A = \begin{bmatrix} 0 & -\frac{1}{L_1} \\ \frac{1}{RC_2} & -\frac{1}{RC_2} \end{bmatrix} \quad B = \begin{bmatrix} \frac{v_O - E}{L_1} \\ -\frac{i_L}{RC_2} \end{bmatrix} \quad \gamma = \begin{bmatrix} \frac{2E}{L_1} \\ 0 \end{bmatrix} \tag{۵}$$

شکل‌های ۲ و ۳جریان و ولتاژ سلف را نشان می‌دهند.

۲-۱- طراحی اجزای مدار

مقادیر پارامترها و متغیرهای مدار در جدول (۱) آورده شده‌اند. محاسبات مربوط به طراحی اجزای مدار برای $R=۳۰\Omega$ به‌صورت زیر انجام می‌شود.

رابطه چرخه کاری کلید، برای عملکرد مبدل POESLL در حالت پیوسته به‌صورت (۶) است [۱۰]:

www.SID.ir

Archive of SID

$$\frac{\mathrm{Vo}}{\mathrm{E}} = 1 + \frac{1}{1-\mathrm{D}} \quad (۶)$$

با فرض E=۶ و V_o=۱۸، D=۰/۵ تعیین می‌شود.

جریان خروجی به‌صورت زیر محاسبه می‌شود:

$$\mathrm{Io} = \frac{\mathrm{Vo}}{\mathrm{R}} = 0.6\ \mathrm{A} \quad (۷)$$

توان خروجی نیز عبارت است از:

$$\mathrm{Po} = \mathrm{VoIo} = 10.8\ \mathrm{W} \quad (۸)$$

فرض می‌شود که المان‌ها ایده‌آل باشند. در این صورت توان ورودی و خروجی با یکدیگر برابر هستند. توان و جریان ورودی به‌صورت (۹) و (۱۰) تعیین می‌شوند:

$$\mathrm{Po} = 10.8\ \mathrm{W} \rightarrow \mathrm{Pin} = 10.8\ \mathrm{W} \quad (۹)$$

$$\mathrm{I_{in}} = \frac{\mathrm{Pin}}{\mathrm{E}} = 1.8\ \mathrm{A} \quad (۱۰)$$

$\mathrm{I_{inMAX}}$ برابر با ۳ آمپر در نظر گرفته می‌شود (در عمل نیز از یک منبع ولتاژ ۳ آمپری استفاده شد). ریپل جریان ورودی و ریپل جریان سلف با یکدیگر برابر هستند [۴] و با توجه به رابطه (۱۰) و به‌منظور عملکرد پیوسته (CCM) مبدل، حداکثر ریپل جریان سلف به‌صورت (۱۱) تعیین می‌شود:

$$\begin{cases} \mathrm{Iin} = 1.8\ \mathrm{A} \\ \mathrm{i_{in\,max}} = 3\ \mathrm{A} \\ \frac{\Delta \mathrm{i_{in\,max}}}{2} = \frac{\Delta \mathrm{i_{L\,max}}}{2} = \mathrm{i_{in\,max}} - \mathrm{I_{in}} \end{cases} \rightarrow \frac{\Delta \mathrm{i_{L\,max}}}{2} = 1.2 \rightarrow \Delta \mathrm{i_{L\,max}} = 2.4\ \mathrm{A} \quad (۱۱)$$

ریپل جریان سلف برابر با ۱/۵ آمپر انتخاب می‌شود که از $\Delta \mathrm{i_{L\,max}}$ کم‌تر است.

فرکانس مبدل در نقطه کار مشخص‌شده در جدول۱، برابر با ۲۰kHz در نظر گرفته می‌شود. با توجه به اینکه مقدار ریپل جریان سلف در این نقطه کار برابر با ۱/۵ آمپر در نظر گرفته شد؛ مقدار سلف به‌صورت زیر محاسبه می‌شود[۱۰]:

$$\mathrm{L_1} = \frac{\mathrm{E}}{\mathrm{f} \times \Delta \mathrm{i_L}} \mathrm{d} = 100\ \mu\mathrm{H} \quad (۱۲)$$

جدول ۱: اجزای مدار

نام پارامترها	سمبل	مقدار
ولتاژ ورودی	E	۶V
ولتاژ خروجی	v_O	۱۸V
سلف	L_1	۱۰۰μH
خازن	C_1, C_2	۳۳μF
فرکانس	F_s	۲۰kHz
مقاومت بار	R	۳۰Ω
توان خروجی	Pout	۱۰/۸W
توان ورودی	Pin	۱۰/۸W
متوسط جریان ورودی	Iin	۱/۸A
متوسط جریان خروجی	Iout	۰/۶A
چرخه کاری	d	۰/۵
ریپل جریان	Δi_L	۱/۵A
ریپل ولتاژ	Δv_O	۰/۵V

مقدار ریپل ولتاژ خروجی در فرکانس نامی برابر با ۰/۵ ولت در نظر گرفته می‌شود. در این صورت ظرفیت خازن نیز به‌صورت زیر محاسبه می‌شود[۱۰]:

$$\mathrm{C_2} = \frac{(1-\mathrm{d}) \times \mathrm{Vo}}{\mathrm{f} \times \Delta \mathrm{Vo} \times \mathrm{R}} = 30\ \mu\mathrm{F} \quad (۱۳)$$

مقدار خازن خروجی برابر با استاندارد ۳۳ میکروفاراد در نظر گرفته می‌شود.

مقادیر ماتریس‌های γ، B و A عبارت‌اند از:

$$\mathrm{A} = \begin{bmatrix} 0 & -10000 \\ 1111 & -1111 \end{bmatrix} \quad \mathrm{B} = \begin{bmatrix} 120000 \\ -2190 \end{bmatrix} \quad \gamma = \begin{bmatrix} 120000 \\ 0 \end{bmatrix} \quad (۱۴)$$

۳- طراحی کنترل‌کننده

هدف از این قسمت طراحی یک کنترل‌کننده بهبودیافته مد لغزشی با کنترل PI برای مدل کاهش‌یافته مبدل POESLL است. باید توجه شود که ساختار این مبدل، غیر مینیمم فاز است. بنابراین لازم است که جریان سلف ورودی اندازه‌گیری شود.

ساختار کنترلی که در این مقاله برای کنترل مبدل در نظر گرفته شده است در شکل ۴ نشان داده شده است. این کنترل‌کننده از دو قسمت تشکیل شده است. یک قسمت شامل کنترل‌کننده PI است و قسمت دیگر کنترل‌کننده مد لغزشی بهبود یافته است. ورودی قسمت اول خطای ولتاژ خروجی و مرجع آن است که به یک کنترل‌کننده PI داده می‌شود و خروجی آن $\mathrm{i_{Lref}}$ را تولید می‌کند.

قسمت دوم، کنترل‌کننده بهبودیافته مد لغزشی است که شامل مجموع خطای حالت ماندگار سلف و ولتاژ خروجی است.

بردار متغیرهای حالت، مقادیر مرجع و خطای آن‌ها به‌صورت زیر در نظر گرفته می‌شوند:

$$\mathrm{X} = [\mathrm{x}_1 \ \ \mathrm{x}_2]^{\mathrm{T}} = [\mathrm{i_L} \ \ \mathrm{v_O}]^{\mathrm{T}} \quad (۱۵)$$

$$\mathrm{H} = [\mathrm{i_{Lref}} \ \ \mathrm{v_{Oref}}]^{\mathrm{T}} \quad (۱۶)$$

$$\mathrm{e} = [\mathrm{e}_1 \ \ \mathrm{e}_2]^{\mathrm{T}} = [\mathrm{x}_1 - \mathrm{i_{Lref}} \ \ \mathrm{x}_2 - \mathrm{v_{Oref}}]^{\mathrm{T}} = \mathrm{X} - \mathrm{H} \quad (۱۷)$$

که $\mathrm{i_{Lref}}$ خروجی بلوک PIC است و عبارت است از:

$$\mathrm{i_{Lref}} = (\mathrm{k_p} + \mathrm{k_I} \int) \mathrm{e}_2 \quad (۱۸)$$

مدل کاهش‌یافته مبدل POESLL به‌صورت رابطه (۴) است و سطح لغزش کنترل‌کننده بهبودیافته مد لغزشی به‌صورت رابطه (۱۹) انتخاب می‌شود. در این سطح لغزش، انتگرال‌گیر به رفع خطای حالت ماندگار ولتاژ خروجی کمک می‌کند.

$$\mathrm{S} = (\mathrm{k}_1 \mathrm{e}_1 + \mathrm{k}_2 \mathrm{e}_2 + \mathrm{k}_3 \int \mathrm{e}_2) \quad (۱۹)$$

شرط لازم و کافی برای اینکه سیستم بتواند حول سطح لغزش حرکت کند و خطای حالت ماندگار (ماتریس e)، به‌صورت نمایی به صفر میل کند به‌صورت (۲۰) بیان می‌شود[۱۸]:

$$\mathrm{S}\dot{\mathrm{S}} < 0 \quad (۲۰)$$

www.SID.ir

Archive of SID

دینامیک سیستم بر روی سطح لغزش تنها به‌وسیله ضرایب k_1-k_3 تعیین می‌شود. بنابراین سیستم حساس به نوسانات پارامترهای مدار نیست.

دینامیک خطای سیستم، به‌صورت زیر به دست می‌آید:

$$\dot{e} = \dot{X} - \dot{H} = Ax + Bu + \gamma - \dot{H} = Ae + AH + Bu + \gamma - \dot{H} \quad (۲۱)$$

متوسط مقدار سیگنال ورودی کنترلی u_{eq}، با قرار دادن $\dot{S}=0$ تعیین می‌شود:

$$\dot{S} = k_1 \dot{e}_1 + k_2 \dot{e}_2 + k_3 e_2 = K\dot{e} + k_3 e_2 \quad (۲۲)$$

$$\dot{S} = K(Ae + AH + Bu_{eq} + \gamma - \dot{H}) + k_3 e_2 = 0 \quad (۲۳)$$

$$K=[k_1\ k_2] \quad (۲۴)$$

با حل معادله (۲۳) متوسط سیگنال کنترل ورودی به دست می‌آید که به‌صورت (۲۵) تعیین می‌شود.

$$u_{eq} = -[KB]^{-1}(K[Ae + AH + \gamma - \dot{H}) + k_3 e_2) \quad (۲۵)$$

با قرار دادن (۲۵) در (۲۱) دینامیک خطای سیستم به‌صورت (۲۶) بازنویسی می‌شود.

$$\dot{e} = Ae + AH - B[KB]^{-1}(K[Ae + AH + \gamma - \dot{H}] + k_3 e_2) + \gamma - \dot{H} \quad (۲۶)$$

با به‌کار بردن شرط $AH-\dot{H}+\gamma=0$ در معادله (۲۶)، معادلات (۲۷) و (۲۸) به دست می‌آیند.

$$\dot{e} = Ae - B[KB]^{-1}(K[Ae] + k_3 e_2) \quad (۲۷)$$

$$\dot{e} = (A - B[KB]^{-1}KA)e - B[KB]^{-1}k_3 e_2 = ((A - B[KB]^{-1}KA) - B[KB]^{-1}k_3[0\ 1])e = A_{eq}e \quad (۲۸)$$

K و k_3 طوری تعیین می‌شوند که مقادیر ویژه A_{eq} دارای قسمت حقیقی منفی باشند تا پایداری معادله (۲۸) تضمین شود. با انتخاب A_{eq} به‌صورت (۲۹)، دینامیک مبدل دارای دو قطب پایدار است.

$$Aeq = \begin{bmatrix} -560 & 330 \\ 1121 & -1300 \end{bmatrix}, \quad \begin{cases} s_1 = -218.1 \\ s_2 = -1641.9 \end{cases} \quad (۲۹)$$

با استفاده از (۲۸)، K و k_3 به‌صورت (۳۰) تعیین می‌شوند.

$$K=[k_1\ k_2]=[1\ .5]\ ,\ k_3=320 \quad (۳۰)$$

سطح لغزش (۱۹) بیان می‌کند که اگر مبدل POESLL، حول $S=0$ حرکت کند؛ خطاهای e_1 و e_2 به صفر میل پیدا می‌کنند. قانون کنترل مد لغزشی، به‌صورت (۳۱) است [۱۸].

$$u = \frac{1}{2} - \frac{1}{2}\text{sign}(MS) \quad (۳۱)$$

که در آن M ضریبی برای داشتن درجه آزادی بیش‌تر است.

در عمل u به‌صورت (۳۲) و (۳۳) تعیین می‌شود.

$$u = 1 \quad \text{for} \quad S<-\delta \quad (۳۲)$$

$$u = 0 \quad \text{for} \quad S>\delta \quad (۳۳)$$

شرط رسیدن تضمین می‌کند که مسیرهای حالت به سمت $S=0$ همگرا شوند. با توجه به (۲۲) و (۲۳)، مشتق سطح لغزش به‌صورت (۳۴) تعیین می‌شود.

$$\dot{S} = \begin{cases} K(Ae) + k_2 e_2 : S > \delta \\ K(Ae + B) + k_3 e_2 : S < -\delta \end{cases} \quad (۳۴)$$

با جایگذاری K و k_3 و A و B در رابطه (۳۴) مشتق سطح لغزش به‌صورت (۳۵) تعیین می‌شود.

$$\dot{S} = \begin{cases} 1111e_1 - 911.11e_2 \\ 1111e_1 - 911.11e_2 + 120000 \end{cases} \quad (۳۵)$$

رابطه (۳۵)، معادله دو خط در صفحه حالت با شیب برابر حول مبدأ است. این دو معادله وضعیت سطح لغزش را در دو حالت کلید وصل و کلید قطع نشان می‌دهند که در شکل ۵ نشان داده شده است. وقتی که مسیر حالت در بالای سطح لغزش است، کلید خاموش می‌شود و وقتی که مسیر حالت در پایین سطح لغزش است، کلید روشن می‌شود.

در معادلات (۳۲) و (۳۳)، δ به‌صورت (۳۶) تعیین می‌شود [۲۲].

$$\delta = \frac{1}{\Gamma_1 + \Gamma_2} \quad (۳۶)$$

که:

$$\Gamma_1 = \frac{2F_s}{k_1\frac{E}{L} - k_2\frac{V_O}{RC_2} + k_3(V_O - V_{Oref})} \quad (۳۷)$$

$$\Gamma_2 = \frac{-2F_s}{K_1\frac{2E - V_O}{L} + k_2\frac{I_L - V_O/R}{C_2} + k_3(V_O - V_{Oref})} \quad (۳۸)$$

با توجه به مقادیر مشخص‌شده در جدول ۱ و ضرایب کنترل‌کننده مد لغزشی، $\delta = 0/5$ انتخاب می‌شود.



شکل ۴: ساختار کنترل‌کننده مد لغزشی

www.SID.ir

Archive of SID



شکل ۵: منحنی فاز کنترل‌کننده پیشنهادی

۳-۱- تنظیم PIC

کنترل‌کننده PI شرایط را برای به دست آوردن غیرمستقیم مرجع جریان سلف فراهم می‌کند. از ولتاژ خروجی فیدبک گرفته و با مقدار مرجع مقایسه می‌شود. این سیگنال خطا، ورودی PIC است که با تنظیم آن می‌توان فراجهش حالت گذرا را رفع کرد. خروجی PIC نیز مرجع جریان سلف را تولید می‌کند. تنظیم این کنترل‌کننده نیاز به دو ضریب k_P و k_I دارد که با استفاده از روش زیگلر نیکولز تنظیم می‌شوند. طبق این روش، ضریب k_{cr} که در خروجی مبدل POESLL قرار می‌گیرد؛ طوری تعیین می‌شود که سسیتم را در آستانه ناپایداری قرار دهد (k_{cr}=۰/۰۲۴۱) و متناظر با آن دوره نوسانات برابر با p_{cr} =۰/۰۱۶ است. ضرایب PIC به‌صورت $k_P=k_{cr}/2$=۰/۰۱۲۰۵ و $k_I=p_{cr}/1.2$=۰/۰۱۳۳ تعیین می‌شوند.

نتایج حاصل از تنظیم ضرایب PIC برای عملکرد مناسب مبدل با پیدا کردن مقادیر حداقل انتگرال مربع خطا (ISE)، انتگرال زمان مربع خطا (ITAE) و انتگرال اندازه خطا (IAE) در جدول ۲ لیست شده‌اند.

باید توجه کرد که ضرایب PIC در مقابل ضرایب کنترل‌کننده بهبودیافته مد لغزشی، بسیار کوچک هستند. بنابراین تأثیری در پایداری کنترل‌کننده بهبودیافته مد لغزشی ندارند. اما وجود PIC باعث بهبودی در پاسخ گذرای مبدل می‌شود و همچنین باعث تنظیم خودکار مرجع جریان سلف می‌شود (برخلاف روش [۲۲، ۲۳] که مرجع جریان سلف به بار وابسته است).

جدول ۲: نتایج به‌دست‌آمده برای تنظیم **PIC**

ISE	IAE	ITAE	K_P	K_I
۲/۳۷۷	۰/۱۹۳۵	۰/۰۰۱۵۵۷	۰/۰۱۲۰۵	۰/۰۱۳۳

۴- شبیه‌سازی و نتایج عملی

کارایی کنترل‌کننده پیشنهادی از طریق شبیه‌سازی در سیمولینک MATLAB و در شرایط مختلف بررسی شده است و با کنترل‌کننده مد لغزشی مرجع [۲۲] مقایسه شده است و علاوه بر موارد نیز نتایج عملی ارائه شده‌اند. کنترل‌کننده پیشنهادی در شرایط متفاوت و طی حالت گذرا، نوسان ولتاژ ورودی، نوسان بار و حالت دائم بررسی شده است. مدار شبیه‌سازی مطابق شکل ۴ است. اجزای مبدل بر اساس جدول ۱ انتخاب شده‌اند. مدار نمونه آزمایشگاهی در شکل ۶ نشان داده شده است. ادوات مدار نیز، به‌صورت جدول ۳ انتخاب می‌شوند. پارامترهای کنترل‌کننده در شبیه‌سازی عبارت‌اند از: k_{V1}=۱ ،k_{V2}=۰/۵ ،k_V=۳۲۰ ،δ=۰/۵ ،k_P=۰/۰۱۲۰۵ ،k_I=۰/۰۱۳۳ ،M=۱ که در قسمت‌های قبل، به دست آمدند. عملکرد نمونه آزمایشگاهی به این صورت است:

جدول۳: اجزای مدار

نام قطعه	نوع قطعه
سنسور جریان	LA۲۵-NP (۵A/۰/۰۲۵A)
کلید	IRFZ۰۵۴
دیود	۱N۵۸۲۲
خازن	۳۳μF/۵۰V
سلف	۱۰۰ μH (ferrit core)/۵A
آپ‌امپ	LF۳۵۱
اپتو کوپلر	TLP۲۵۰

ولتاژ خروجی و جریان سلف به وسیله مقاومت‌های تقسیم‌کننده و سنسور اثر هال اندازه‌گیری شده‌اند. مقاومت خروجی سنسور اثر هال طوری تنظیم شده است که به ازای جریان ۵ آمپر در ورودی، ولتاژ ۳/۷۵ ولت (معادل جریان ۰/۰۲۵ آمپری) را در خروجی نشان دهد. به این دلیل از یک مدار مجزا برای تنظیم ولتاژ خروجی سنسور استفاده شده است. برای اینکه از ولتاژ خروجی مبدل جریانی کشیده نشود؛ از یک بافر استفاده شده است. ولتاژ خروجی بافر توسط آپ‌امپ LF351 با سیگنال مرجع ولتاژ خروجی مقایسه می‌شود و این سیگنال به یک PIC، داده می‌شود تا مرجع جریان سلف را تولید کند. سپس این سیگنال با جریان سلف مقایسه می‌شود تا خطای جریان به دست آید. خطای ولتاژ به کنترل‌کننده PI داده شده است و سطح لغزش نیز حاصل جمع خطای جریان و خروجی کنترل‌کننده PI است. آفست آپ‌امپ‌ها باعث اشباع کنترل‌کننده‌های PI می‌شود. برای حذف این آفست از یک فیلتر بالاگذر که متشکل از مقاومت و سلف است؛ استفاده می‌شود و ولتاژ فیلترشده برابر با ولتاژ دو سر سلف است. سپس سطح لغزش در ضریبی مناسب ضرب می‌شود و به مدار هیسترزیس داده می‌شود تا سیگنال PWM کلید را تولید کند. به‌منظور تحریک کلید از یک ایزولاتور استفاده شده است. خروجی ایزولاتور به وسیله یک مقاومت به گیت کلید داده می‌شود.

۴-۱- حالت گذرا

شکل ۷ حالت گذرای ولتاژ خروجی را نشان می‌دهد. در این شبیه‌سازی E=۶/۸V و R=۳۰Ω هستند. مشاهده می‌شود که ولتاژ خروجی فراجهشی ندارد و زمان نشست آن‌ها برابر با ۰/۰۰۲ ثانیه برای E=۶/۸V است. همچنین شکل ۸ حالت گذرای ولتاژ خروجی را برای E=۶V و R=۳۰، ۵۰، ۶۰Ω نشان می‌دهد. این شکل نشان می‌دهد که فراجهش ولتاژ غیر محسوس است و زمان نشست به ترتیب برابر با ۰/۰۰۰۳، ۰/۰۰۰۵، ۰/۰۰۲۴ ثانیه است.

www.SID.ir

Archive of SID



شکل ۶: نمونه آزمایشگاهی ساخته‌شده

در شکل ۹ مقایسه‌ای میان کنترل‌کننده پیشنهادی و کنترل‌کننده مد لغزشی مرجع [۲۲] شده است. همان‌طور که مشخص است؛ ولتاژ خروجی مرجع [۲۲]، ۰/۵ ولت خطای حالت ماندگار دارد. این خطای حالت ماندگار به دلیل عدم تخمین دقیق مرجع جریان سلف است. در حالت ایده‌آل مرجع جریان سلف برابر با $\frac{V_{Oref}^{2}}{R(2-d)E}$ است (به R وابسته است) ولی در حالت واقعی که نامعینی وجود دارد؛ جریان سلف بیش‌تر از مقدار ایده‌آل است و این اختلاف باعث ایجاد خطای حالت ماندگار در ولتاژ خروجی می‌شود. اما در کنترل‌کننده پیشنهادی، کنترل ولتاژ خروجی به‌صورت مستقیم انجام می‌شود. یعنی اینکه تنظیم ولتاژ خروجی مستقل از بار (R) است و مرجع جریان سلف با استفاده از PIC به‌طور خودکار به دست می‌آید.

شکل ۱۰ حالت گذرای کنترل‌کننده پیشنهادی این مقاله را با وجود انتگرال‌گیر و بدون انتگرال‌گیر در سطح لغزش نشان می‌دهد. همان‌طور که مشخص است وجود انتگرال‌گیر باعث به صفر رسیدن خطای حالت دائم ولتاژ خروجی می‌شود و عدم وجود آن باعث ایجاد خطای حالت دائم در ولتاژ خروجی می‌شود.

در شکل‌های ۱۱ و ۱۲ شبیه‌سازی و نتیجه عملی حالت گذرای ولتاژ خروجی را برای تغییر پله‌های ولتاژ مرجع از ۱۵ به ۱۸ ولت نشان داده شده است. دیده می‌شود که حالت گذرای نمونه آزمایشگاهی، فراجهشی ندارد و رفتار آن مشابه شبیه‌سازی است.



شکل ۷: حالت گذرای سیستم در نرم‌افزار متلب در ولتاژهای مختلف و **R= ۳۰ Ω**



شکل۸ : حالت گذرای سیستم در نرم‌افزار متلب در ولتاژ **E=۶V** و تحت بارهای مختلف

www.SID.ir

Archive of SID



شکل ۹: مقایسه حالت گذرای کنترل‌کننده پیشنهادی در این مقاله با کنترل‌کننده [۲۲]



شکل ۱۰: مقایسه کنترل‌کننده پیشنهادی به ازای K_3=۳۲۰، K_3 =۰



شکل ۱۱: حالت گذرای سیستم به ازای V_{oref}=۱۵، ۱۸V تحت بار R=۳۰Ω



شکل ۱۲: نتیجه عملی در مشاهده حالت گذرای سیستم به ازای تغییر ولتاژ مرجع از ۱۵V به ۱۸V و R=۳۰Ω

۴-۲- تغییر ولتاژ خط

شکل‌های ۱۳ و ۱۴پاسخ ولتاژ خروجی را به ازای تغییر ولتاژ ورودی از ۶V به ۸V و ۸V به ۶V و R=۳۰Ω نشان می‌دهند. همان‌طور که در شکل مشخص است، فراجهش در دو حالت برابر با ۰/۹V و زمان نشست برابر با ۰/۰۰۸s است. شکل ۱۵ نتیجه عملی آن را نشان می‌دهد. این شکل نشان می‌دهد که فراجهش ولتاژ خروجی در لحظه تغییر ولتاژ ورودی، غیر محسوس است.

۴-۳- نوسانات بار

شکل‌های ۱۶ و ۱۷ شبیه‌سازی سیستم پیشنهادی را به ازای تغییر بار از ۵۰Ω به ۶۰Ω (۲۰٪ تغییر) در زمان ۰/۰۵s نشان می‌دهند. شکل ۱۶ نشان می‌دهد که فراجهش ولتاژ خروجی ۰/۱۸V و زمان نشست فراجهش ولتاژ ۰/۰۰۵s است. شکل ۱۷ نشان می‌دهد که کاهش متوسط جریان سلف ۰/۲۳A و زمان نشست آن ۰/۰۱۷s است. شکل ۱۸ مشاهده عملی این تغییر بار است که نشان می‌دهد؛ فراجهش ولتاژ خروجی نامحسوس است.



شکل ۱۳- حالت گذرا در تغییر ولتاژ ورودی از ۶V به ۸V به ازای R=۳۰Ω



شکل ۱۴- تغییر ولتاژ ورودی از ۸V به ۶V به ازای R=۳۰Ω

۴-۴- حالت دائم

شکل‌های ۱۹ و ۲۰ نتایج شبیه‌سازی حالت ماندگار ولتاژ خروجی و جریان سلف را به ازای R=۵۰Ω و V_o=۱۸V نشان می‌دهند. نتایج شبیه‌سازی نشان می‌دهند که ریپل ولتاژ ۰/۳۵V و فرکانس کلیدزنی ۱۶/۶kHz است.

www.SID.ir

Archive of SID

شکل‌های ۲۱ و ۲۲، نتایج شبیه‌سازی حالت ماندگار را به ازای $R=۵۰\Omega$ و $V_o=۲۲V$ نشان می‌دهند. این شکل‌ها نشان می‌دهند که ریپل ولتاژ خروجی ۰/۴V و فرکانس کلیدزنی ۲۰kHz است.

شکل ۲۳ نتیجه عملی مشاهده‌شده به ازای $R=۵۰\Omega$ و $V_o=۱۸V$ را نشان می‌دهد. شکل ۲۴ جریان سلف را در این حالت نشان می‌دهد. همان‌طور که مشخص است؛ متوسط جریان سلف حدود ۰/۹A است.



شکل ۱۵: نتیجه عملی در مشاهده ولتاژ خروجی به ازای تغییر ولتاژ ورودی از ۶V به ۸V و بالعکس به ازای $R=۳۰\Omega$



شکل ۱۶: تغییر ولتاژ به ازای تغییر بار از ۵۰Ω به ۶۰Ω به ازای $V_o=۱۸V$



شکل ۱۷: تغییر متوسط جریان سلف به ازای تغییر بار از ۵۰Ω به ۶۰Ω به ازای $V_o=۱۸V$



شکل ۱۸: مشاهده عملی به ازای تغییر بار از ۵۰Ω به ۶۰Ω به ازای $V_o=۱۸V$



شکل ۱۹: ولتاژ خروجی در حالت ماندگار به ازای $V_o=۱۸V$ و $R=۵۰\Omega$



شکل ۲۰: جریان سلف در حالت ماندگار به ازای $Vo=۱۸V$ و $R=۵۰\Omega$



شکل ۲۱: ولتاژ خروجی در حالت ماندگار به ازای $Vo=۲۲V$ و $R=۵۰\Omega$

www.SID.ir

Archive of SID



شکل ۲۲: جریان سلف در حالت ماندگار به ازای V_o=۲۲V و R=۵۰Ω



شکل ۲۳: مشاهده عملی ولتاژ خروجی به ازای V_o=۱۸V و R=۵۰Ω

شکل ۲۵ نتیجه عملی حالت دائم برای R=۵۰Ω و V_o=۲۲V است. همان‌طور که مشخص است ریپل ولتاژ حدود ۱ ولت است و متوسط جریان سلف حدود ۱/۳ آمپر است.

شکل ۲۶ نمونه آزمایشگاهی مبدل POESLL با کنترل‌کننده بهبودیافته مد لغزشی مرتبه کاهش‌یافته با کنترل‌کننده PI را نشان می‌دهد. همه قسمت‌های به‌کاررفته در ساخت سیستم فوق، بر روی شکل مشخص شده است.



شکل ۲۴: مشاهده عملی جریان سلف به ازای V_o=۱۸V و R=۵۰Ω



شکل ۲۵: مشاهده عملی ولتاژ خروجی و جریان سلف به ازای V_o= ۲۲V و R=۵۰Ω



شکل ۲۶: نمونه آزمایشگاهی ساخته‌شده مبدل POESLL با کنترل‌کننده IROSM with PIC

www.SID.ir

Archive of SID

۵- نتیجه‌گیری

در این مقاله به طراحی و شبیه‌سازی یک کنترل‌کننده بهبودیافته مد لغزشی مرتبه کاهش‌یافته با کنترل‌کننده PI برای تنظیم ولتاژ خروجی مبدل POESLL در حالت پیوسته پرداخته شد. مهم‌ترین مزایای این کنترل‌کننده در مقایسه با دیگر کنترل‌کننده‌های پیشنهادشده برای مبدل POESLL، عبارت‌اند از: حذف سنسورهای اضافی، به دست آوردن مرجع جریان سلف به‌صورت غیرمستقیم و کنترل مستقیم ولتاژ خروجی بدون وابستگی به بار و حذف خطای دائم ولتاژ خروجی، مقاوم بودن نسبت به تغییرات بار، ولتاژ ورودی و مرجع ولتاژ خروجی.

نمونه آزمایشگاهی کنترل‌کننده فوق به‌صورت آنالوگ ساخته شد و نتیجه عملی مشاهده‌شده نیز گواه بر عملکرد مناسب این کنترل‌کننده طی حالت گذرا و دائم، نوسانات بار، تغییر ولتاژ ورودی و تغییر مرجع ولتاژ خروجی بود. سیستم پیشنهادشده مناسب برای کاربردهای صنعتی است و ساخت آن کمکی است به محققانی که در این زمینه فعالیت دارند.

مراجع

[1] R. Chandralekha, C. Sasikala, and G. Shasikala, "High power Luo converter with voltage lift for stand alone photovoltaic system," *International Journal of Advanced Engineering Sciences and Technologies*, vol. 10, no. 1, pp. 37-41, 2011.

[2] O. Abutbuli, A. Gherlitz, Y. Berkovich, and A. Ioinovici, "Step-up switching-mode converter with high voltage gain using a switched-capacitor circuit," *IEEE Transactions on Circuits Systems*, vol. 50, no. 8, pp. 1098-1102, 2003.

[3] C. Tseng, and T. Liang, "Novel high-efficiency step-up converter," *IEEE Transactions on Power Electronics*, vol. 151, no. 2, pp. 182-190, 2004.

[4] F.L. Lou, and Y. Hong, *Advanced DC/DC Converters*, CRC Press, 2003.

[5] D.D.C. Lu, D.K.W. Cheng, and Y.S. Lee, "A single-switch continuous conduction-mode boost converter with reduced reverse-recovery and switching losses," *IEEE Transactions on Industrial Electronics*, vol. 50, no. 4, pp. 767-776, 2003.

[6] C. Bunlaksananusorn, and E. Vuthchhay, "Dynamic modeling of zeta converter with state-space averaging technique," *5th International Conference on Electrical Engineering/Electronics, Computer, Telecommunications and Information Technology*, vol. 2, pp. 969-972, 2008.

[7] C. Bunlaksananusorn, U. Pinsopon, and V. Eng, "Modeling of a sepic converter operating in discontinuous conduction mod," *6th International Conference on Electrical Engineering/Electronics, Computer, Telecommunications and Information Technology*, vol. 1, pp. 136-139, 2009.

[8] F.L. Luo, and M. Zhu, "Implementing of developed lift technique on sepic, cuk and double-output DC-DC converter," *2nd IEEE Conference on Industrial Electronics and Applications*, pp. 674-681, 2007.

[9] F.L. Luo, "Positive output Luo converters: voltage lift technique," *IEE Proceedings Electric Power Applications*, vol. 146, no. 4, pp.415-432, 1999.

[10] F.L. Luo, and H. Ye, "Positive output super-lift Luo converters," *IEEE Transactions on Power Electronics*, vol. 18, no. 1, pp. 105-113, 2003.

[11] R.S. Ortigoza, and H.S. Ramirez, *Control Design Techniques in Power Electronics Devices*, Springer Publishing, 2006.

[12] R. Middlebrook, and S. Cuk, "A general unified approach to modeling switching-converter power stages," *IEEE Transactions on Power Electronics*, vol. 42, no. 6, pp. 521-550, 1977.

[13] V. Biolkova, Z. Kolka, and D. Biolek, "State-space averaging (SSA) revisited: on the accuracy of SSA-based line-to-output frequency responses of switched DC-DC converter," *WSEAS Transaction of Circuits Systems*, vol. 9, no. 2, pp. 81-90, 2010.

[14] N. Dhanasekar, and R. Kayalvizhi, "Design and simulation of pi control for positive output triple lift Luo converter," *International Journal of Modern Engineering Research*, vol. 2, no. 6, pp. 4186-4188, 2012.

[15] N. Dhanasekar, and R. Kayalvizhi, "Performance evaluation of pi controller for negative output triple lift Luo converter," *International Journal of Engineering and Advanced Technology*, vol. 2, no. 2, pp. 55-57, 2012.

[16] K.R. Kumar, and S. Jeevananthan, "Pi control for positive output elementary super lift Luo converter," *World Academy of Science, Engineering and Tech.*, vol. 4, no. 3, pp. 615-620, 2010.

[17] P. Comines, and N. Munro, "PID controllers: recent tuning methods and design to specification," *IEEE Transactions of Control Theory*, vol. 149, no. 1, pp. 46-53, 2002.

[18] J.J. Slotine, and W. Li, *Applied Nonlinear Control, Englewood Cliffs, Nj*, Prentice-Hall, 1991.

[19] O.R. Gunasekaran, "Design of PI and sliding mode controllers for buck converters," *International Journal of Engineering Innovation & Research*, vol. 2, no. 2, pp. 18-21, 2013.

[20] V. Chamundeeswari, A.A. Robin, and R. Seyezhai, "Stabilization and robustification of negative output super lift Luo converter using sliding mode control approach," *International Journal of Advances in Engineering & Technology*, vol. 3, no. 2, pp. 508-519, 2012.

[21] S. Tan, Y.M. Lai, and C.K. Tse, "General design issues of sliding mode controllers in DC/DC converter," *IEEE Transaction on Industrial Electronics*, vol. 55, no. 3, pp. 1160-1174, 2008.

[22] K.R. Kumar, and S. Jeevananthan, "Hysteresis modulation based sliding mode control for positive output elementary super lift Luo converter," *World Academy of Science, Engineering and Technology*, vol. 3, no. 4, pp. 910-917, 2009.

[23] K.R. Kumar, and S. Jeevananthan, "Sliding mode control for current distribution control in paralleled positive output elementary super lift Luo converters," *Journal of Power Electronics*, vol. 11, no. 5, pp. 639-654, 2011.

[24] M.G. Umamaheswari, G. Uma, and K.M. Vijayalakshmi, "Design and implementation of reduced-order sliding mode controller for higher-order power factor correction converters," *IET Power Electronics*, vol. 4, no. 9, pp. 984-992, 2011.

[25] K.R. Kumar, and S. Jeevananthan, "Design and Implementation of reduced order sliding mode controller plus proportional double integral controller for negative output elementary super lift Luo converter," *IET Power Electronics*, vol. 6, no. 5, pp. 974-989, 2013.

www.SID.ir