شماره پیاپی ۷۶

# طراحی و کنترل ساختارهای جدید پایش گر یکپارچه کیفیت توان بین خطی بر اساس مبدلهای چندپورته AC/AC

محسن محمودی'، دانشجوی دکتری مهندسی برق قدرت، علی عجمی'، دانشیار، ابراهیم سیفی نجمی"، دانشجوی دکتری مهندسی برق قدرت

۱ - گروه مهندسی برق- دانشگاه شهید مدنی آذربایجان- تبریز- ایران— m.mahmoodi@azaruniv.edu ۲- گروه مهندسی برق- دانشگاه شهید مدنی آذربایجان- تبریز- ایران— ajami@azaruniv.edu ۳- گروه مهندسی برق- دانشگاه شهید مدنی آذربایجان- تبریز- ایران— ebrahimseifinajmi@gmail.com

چکیده: مبدلهای کاهش کلیدیافته با توجه به مزایای متعدد از جمله هزینه و وزن کم، اندازه کوچک موردتوجه قرار گرفتهاند. تاکنون ساختارهای مختلفی در جهت کاهش تعداد کلیدهای مبدلهای قدرت در مقالات ارائه شده که میتوان آنها را به دو دسته اینورترهای تکخروجی و اینورترهای چندخروجی دستهبندی کرد. در این مقاله سه ساختار مبتنی بر مبدلهای کاهش کلیدیافته بر اساس مبدلهای ۱۵ کلیدی ۳ ساق و ۱۵ کلیدی ۵ ساق و ۱۲ کلیدی ۴ ساق جهت بهبود کیفیت توان در دو فیدر مجاور هم بهصورت پایش گر یکپارچه کیفیت توان بین خطی (IUPQC) پیشنهاد شده است. کاهش کلید در ساختارهای پیشنهادی باعث کاهش پیچیدگی، قیمت کل سیستم و تلفات کلیدزنی می گردد. کنترل و طرحهای مدولاسیون برای تضمین جبرانسازی اغتشاشات ناشی از بار و شبکه و همچنین ضریب توان واحد ورودی ارائه شده است. شبیه سازی ارائه شده تاثیر گذار بودن کنترل پیشنهادی و طرحهای مدولاسیون برای مبدلهای پیشنهادی را تأیید می میان و دا رائه شده است. شده سازی از می کرد

واژههای کلیدی: پایش گر یکپارچه کیفیت توان بین خطی (IUPQC)، مبدلهای کاهش سوئیچیافته، مبدلهای چندپورته AC/AC

## Design and Controlling of Novel Topologies of IUPQC Based on Multi Port AC/AC Converters

M. Mahmoudi<sup>1</sup> Phd student, A. Ajami<sup>2</sup> Associated professor, E. Seifi Najmi<sup>3</sup>, Phd student

Electrical Engineering Department, Azarbaijan Shahid Madani University, Tabriz, Iran, Email: m.mahmoodi@azaruniv.edu
 Electrical Engineering Department, Azarbaijan Shahid Madani University, Tabriz, Iran, Email: ajami@azaruniv.edu
 Electrical Engineering Department, Azarbaijan Shahid Madani University, Tabriz, Iran, Email: ebrahimseifinajmi@gmail.com

Abstract: In recent years, reduced switch count converters have garnered particular attention because they have some benefits such as low cost low weight and small size. So far, different structures of power converters have been introduced to reduce the number of switches that can be classified in two categories, single and multiple outputs. In this paper, three structures of reduced switches count converters are suggested to improve the power quality as inter line unified power quality conditioner (IUPQC). The switch count reduction methods reduce the complexity of the proposed structures, the total price of the system and switching losses. Control and modulation schemes are provided to guarantee the compensation of disturbances arising from network and load and obtain the unity power factor, too. The simulation results verify suitable effects of proposed control and modulation schemes for proposed converters.

Keywords: Interline unified power quality conditioner (IUPQC), reduced switches count converter.

تاریخ ارسال مقاله: ۲۰/۰۸/۰۶ ۱۳۹۳/۱۱/۲۲ و ۱۳۹۴/۰۱/۱۷ تاریخ پذیرش مقاله: ۱۳۹۳/۱۰/۱۲ ، ۱۳۹۳/۱۱/۲۲ و ۱۳۹۴/۰۱/۱۷ نام نویسنده مسئول: علی عجمی نشانی نویسنده مسئول: ایران – تبریز – ۳۵ کیلومتری جاده تبریز –آذرشهر – دانشگاه شهید مدنی آذربایجان – گروه مهندسی برق.

#### ۱ – مقدمه

امروزه با افزایش استفاده از بارهای الکترونیکی غیرخطی در صنایع که منجر به تولید هارمونیک میشوند، چالشهای زیادی برای شبکه برق و مشتریان ایجاد کرده است. با ظهور بارهای حساس مشترکین، در سالهای اخیر بهطور معتنابهی انتظارات مشترکین را برای داشتن کیفیت بهتر و قابلیت اطمینان بیشتر افزایش داده است. وقوع وقفههای موقتی و اغتشاشات ولتاژ یا اعوجاج که تا چند سال پیش بی اهمیت محسوب می شد، هماکنون برای بارهای مدرن نقش مخربی را ایفا می کند. به گونهای که مشکل کیفیت توان به یک مسئله مهم تبدیل شده است [۴–۱]. یکی از پیشنهادات برای کاهش مشکلات کیفیت برق، ساختار UPQC است که از ادغام مبدلهای سری و موازی بنابراین این تجهیزات میتوانند کمبود یا بیش بود را در نقطه اتصال به شبکه (PCC)، ضریب توان و اعوجاج هارمونیکی جریان منبع تغذیه را جبران سازی نمایند. نقش مبدل سری تزریق ولتاژ به خط به منظور جبران عدمتعادل، هارمونیک و اختلالات دیگر ولتاژ شبکه است. مبدل

موازی نیز برای جلوگیری از ورود هارمونیکهای جریان بار به شبکه، تصحیح ضریب قدرت بار و تنظیم ولتاژ لینک db میباشد. ساختارهای مختلفی در جهت کاهش تعداد کلیدهای مبدلهای قدرت در مقالات ارائه شدهاند [17]. اینورتر چهارکلیدی، اینورتر نهکلیدی [1۳] و اینورتر پنج ساق [۱۴] نمونههایی از اینورترهای کلید کاهشیافته میباشند. در این مقاله از این ساختارها جهت استفاده در UPQC بهصورت چندمبدلی برای کاهش تعداد کلیدها استفاده شده است.

در [۱۵] یک مبدل جهت استفاده در UPQC که قادر به جبرانسازی همزمان ولتاژ و جریان در سیستمهای چندباسه (فیدر) است، تحت عنوان MC-UPQC ارائه شده است. این پیکربندی، شامل یک مبدل منبع ولتاژ موازی (VSC موازی) و دو VSC سری بوده و تمام مبدلها به یک لینک dc مشترک متصل هستند. تعداد کلیدهای استفاده شده در این ساختار برابر هجده میباشد. بنابراین در این ساختار توان میتواند بین دو فیدر مجاور مبادله شود.



شكل ۱: ساختار MC-UPQC با اينورتر B6

یدر مرسوم جهت بهبود کیفیت توان برای دو فیدر در سیستم توزیع ارائه ر را شده است، به گونهای که مبدل منبع ولتاژ سری به یک فیدر و مبدل این منبع ولتاژ موازی به فیدر دیگر مشترکاً به باس dc متصل هستند.

در بخش دوم ساختار مبدلهای پیشنهادی و روش مدولاسیون آنها بهطور مفصل توضیح داده می شود. در بخش سوم روش کنترل پیشنهادی برای مبدلهای سری و موازی ارائه می گردد. بعد از معرفی ساختار مبدل و روش کنترلی پیشنهادی در بخش چهارم سایز مبدلهای پیشنهادی و در بخش پنجم تلفات کلیدزنی محاسبه خواهد در [۱۶] از اینورتر نه کلیدی برای بهبود کیفیت توان بین دو فیدر مجاور استفاده شده است. این نوع اتصال UPQC بین دو فیدر را پایش گر یکپارچه کیفیت توان بین خطی (IUPQC) مینامند. در این ساختار مبدل دارای نه کلید است. یک فیدر با بار حساس در نظر گرفته شده و یکی از خروجیهای مبدل به صورت سری به آن متصل و به عنوان جبران ساز سری UPQC عمل می کند. فیدر دوم دارای یک بار غیر خطی بوده و خروجی دیگر مبدل به صورت موازی به آن متصل و به عنوان جبران ساز موازی UPQC عمل می کند. در [۱۷] از UPQC

شد. در ادامه نتایج شبیهسازی جهت نشان دادن صحت سیستم پیشنهادی ارائه میشوند و نهایتاً در بخش آخر نتیجه گیری مقاله آورده شده است.



۲- توصیف ساختار مبدلهای پیشنهادی و طرح مدولاسیون یک راه حل برای بهبود کیفیت توان در سیستمهای چندباسه که در شکل ۱ نشان داده شده است استفاده از UPQC پشتبهپشت برای هر فیدر بوده که در این حالت تعداد کلیدها و بهدنبال آن مدار درایو افزایش مییابد و با افزایش المانهای مدار قابلیت اطمینان سیستم کاهش مییابد. در این مقاله سه ساختار مبدل ۱۵ کلیدی با سه ساق، مبدل ۱۵ کلیدی با پنج ساق و مبدل ۱۲ کلیدی با چهار ساق پیشنهاد شده است که به تفصیل هر یک بررسی می شوند.

## ۲-۱- توصیف ساختار مبدل های پیشنهادی

اولین ساختار در شکل ۲-الف نشان داده شده است که دارای سه ستون و در هر ستون دارای پنچ کلید می باشد. این ساختار جهت بهبود کیفیت توان در دو فیدر مجاور میتواند مورداستفاده قرار بگیرد. این ساختار درواقع ترکیب دو UPQC است که در حالت پشت به پشت نیاز به چهار اینورتر، شامل دو اینورتر موازی و دو اینورتر سری است و مجموع کلیدها در حالت پشت به پست و چهار عدد است، در حالی که در مبدل پیشنهادی نیاز به پانزده کلید است. بنابراین در ساختار پیشنهادی تعداد نه کلید صرفه جویی شده است.

دومین ساختار نیز در شکل ۲-ب نشان داده شده است دارای پنج ساق و در هر ساق دارای سه کلید است. در این ساختار در مقایسه با حالتی که از چهار مبدل شش کلیدی معمولی استفاده میشود، به تعداد نه کلید صرفهجویی شده است. همچنان که در این شکل مشاهده میشود، این ساختار همانند دو مبدل نه کلیدی بوده که فاز سوم تمام خروجیها مشترکاً از یک ساق گرفته میشوند. بنابراین این عملکرد موجب کاهش بهره ولتاژ هر پایانه میگردد. سایز کلیدها در این مبدل نسبت به مبدل پیشنهادی شکل ۲-الف کوچکتر است. چراکه در مبدل پیشنهادی شکل ۲-الف به دلیل سری بودن تمام کلیدها منجر به

سومین ساختار نیز در شکل ۲-ج دیده می شود دارای چهار ساق و در هر ساق دارای سه کلید است و در ساق پنجم از یک مقسم خازنی استفاده شده و فاز سوم خروجی های مبدل از مقسم خازنی گرفته می شوند. همان طور که گفته شد در مبدل پیشنهادی نیاز به دوازده کلید است که به میزان دوازده کلید نسبت به حالت پشت به پشت مرسوم و سه کلید نسبت به دو ساختار معرفی شده پیشین صرفه جویی شده است.

### ۲-۲- طرح کلیدزنی مبدل های پیشنهادی

ساختار پیشنهادی اول، یک مبدل با چهار خروجی AC مستقل (از نظر فرکانس، دامنه و فاز) است که تنها از پانزده کلید نیمههادی استفاده میکند. مبدل ۱۵کلیده سهساق در حقیقت شامل چهار اینورتر ۶کلیده است. شکل ۳-الف روش کلیدزنی PWM بر اساس موج حامل برای اینورتر ۱۵کلیده با سه ساق را نشان میدهد. برای هر فاز اینورتر چهار





سیگنال مرجع متناسب با چهار خروجی اینورتر (سری۱، شنت۱، سری۲ و شنت۲) وجود دارد [۱۸]:

$$V_{ref_{iU}} = m_i \sin(2\pi f_i t + \phi_i) + Offset_i$$

$$V_{ref_{iV}} = m_i \sin(2\pi f_i t - 2\pi / 3 + \phi_i) + Offset_i$$

$$V_{ref_{iW}} = m_i \sin(2\pi f_i t + 2\pi / 3 + \phi_i) + Offset_i$$

$$i = 1, 2, 3, 4 (Series 1, Shunt 1, Series 2, Shunt 2)$$
(1)

در این روابط  $\phi_i$  ،  $m_i$  به ترتیب دامنه شکل موجهای مرجع و اختلاف فازبین آن ها، و *f<sub>i</sub>، Offset<sub>i</sub>* به ترتیب فرکانس زاویه ای خروجیهای اینورتر و مقدار آفست موجهای مرجع، و زیرنویس i به ترتیب متناظر با خروجی های سری ۱، شنت ۱، سری ۲ و شنت ۲ می باشند. برای جلوگیری از تداخل سیگنال های مرجع پایینی و بالایی مقدار آفست اضافه می شود. سیگنال های کلیدزنی برای کلیدهای بالایی و پائینی هر بازو از مقایسه موج حامل و سیگنال مرجع مربوط به آن فاز تولید می شود. بنابراین در هر بازو حداکثر چهار کلید می توانند روشن شوند. سیگنالهای کلیدهای میانی هر ساق از عملگر منطقی XOR به دست می آیند. نحوه تولید سیگنالهای کلیدزنی کلیدها برای حالتے کے سیگنال ہای مرجع دارای فرکانس ہای متفاوت (DF= Different Frequency) هستند در شکل ۳-ب نشان داده شده است. برای درستی عملکرد مبدل، دامنه این سیگنال ها باید به گونهای باشند که سیگنالها باهم تداخل نداشته باشند. بنابراین مجموع دامنه سیگنال های مرجع باید کمتر از یک باشند. زمانی که فرکانس هر دو سیگنال مرجع یکسان (CF= Constant Frequency) باشد، مجموع دامنه سیگنالهای مرجع با توجه به اختلاف فاز آنها می تواند افزایش یابد. شکل ۳-ج کلیدزنی برای حالت CF را نشان می دهد.

رابطه مقادیر *Offset*i با ضرایب مدولاسیون m<sub>i</sub> بهصورت زیر بیان میشود:

offset<sub>i</sub> = 
$$(1 - m_i - 2\sum_{n=1}^{i-1} m_n) \cdot V_c$$
 (7)

که Vc دامنه موج حامل میباشد.

$$\sum_{i=1}^{n} m_i = 1 \tag{(7)}$$

مبدل پیشنهادی دوم نیز دارای چهار سیگنال مرجع متناسب با چهار خروجی اینورتر است. موجهای مرجع دو فاز مستقل با تفاضل فاز سوم به دست میآیند و دارای ۶۰ درجه اختلاف فاز میباشند. تفاضل فاز مشترک با خودش صفر میگردد، بنابراین دارای ضریب مدولاسیون صفر میباشد و مقادیر *Offset* برای جلوگیری از تداخل سیگنالهای مرجع پایینی و بالایی به آنها اضافه می شوند [۱۴].

$$V_{ref_{iU}} = m_i \sin(2\pi f_i t + \phi_i) + Offset_i$$

$$V_{ref_{iV}} = m_i \sin(2\pi f_i t - \pi / 3 + \phi_i) + Offset_i$$

$$V_{ref_{iW}} = Offset_i$$

$$i = 1, 2, 3, 4 \text{ (Series 1 & Shunt 1 & Series 2 & Shunt 2)}$$
(\*)



نحوه کلیدزنی PWM برای مبدل پیشنهادی ۱۵ کلیده با پنج ساق در شکل ۴ نشان داده شده است.

مبدل پیشنهادی سوم نیز دارای چهار سیگنال مرجع متناسب با چهار خروجی اینورتر میباشد. روش کلیدزنی این ساختار پیشنهادی همانند مبدل پیشنهادی دوم میباشد با این تفاوت که سیگنال مرجع فاز سوم بهدلیل این که در ساق سوم از لینک dc استفاده شده است، وجود ندارد و از طریق دو فاز دیگر ولتاژ خازنها کنترل می گردند [19].

$$V_{ref_{iU}} = m_i \sin(2\pi f_i + \phi_i) + O_{ffset_i}$$

$$V_{ref_{iV}} = m_i \sin(2\pi f_i + \pi / 3 + \phi_i) + O_{ffset_i}$$

$$i = 1, 2, 3, 4 \text{ (Series 1 \& Shunt 1 \& Series 2 \& Shunt 2)}$$
( $\Delta$ )

### ۳- روش کنترل مبدل های پیشنهادی

در این مقاله از تئوری قاب مرجع سنکرون (تبدیل پارک) در مدار کنترل پایش گر یکپارچه کیفیت توان بین خطی استفاده شده است. روش مدولاسیون استفاده شده برای کنترل مبدل سری و موازی از نوع مدولاسیون پهنای پالس (PWM) استفاده گردیده است. انواع روش های مختلف مدولاسیون پهنای پالس مبتنی بر سیگنال های حامل در [۲۰] معرفی شدهاند.

سیستم کنترلی پایش گر یکپارچه کیفیت توان بینخطی را میتوان به دو بخش تقسیم کرد [۲۱]:

- سیستم کنترلی اینورتر موازی ۱ و ۲
- سیستم کنترلی اینورتر سری ۱ و ۲

سیستم کنترلی اینورتر موازی برای مبدل پیشنهادی اول و مبدلهای پیشنهادی دوم و سوم که به ترتیب در شکل ۵-الف و شکل ۵-ب نشان داده شده از تئوری قاب مرجع سنکرون استفاده میشود.  $i_{lc}, i_{lb}, i_{la}$  جریانهای بار و  $v_{sc}, v_{sb}, v_{sa}$  ولتاژهای منبع هستند. با استفاده از تبدیل قاب مرجع سنکرون جریانهای

طراحی و کنترل ساختارهای جدید . . .

اندازه گیری شده بار به قاب dq0 تبدیل می شوند. مؤلفه های d و q جریان بار را می توان به دو مؤلفه ac و bc تقسیم نمود. قسمت های ac و dc توسط یک فیلتر پایین گذر از یکدیگر جدا می شوند:

$$i_{ld} = \overline{i_{ld}} + \widetilde{i_{ld}}, \quad i_{lq} = \overline{i_{lq}} + \widetilde{i_{lq}}$$
(\$)

بهمنظور تصحیح ضریب قدرت سیستم و جبران مؤلفههای هارمونیک جریان، جریانهای مرجع مبدل موازی از رابطه زیر به دست می آیند:

$$i_{fd}^{*} = \tilde{i}_{ld}, \quad i_{fq}^{*} = i_{lq}$$
 (Y)

با تزریق جریانهای مرجع توسط مبدل موازی جریانهای سمت شبکه بهصورت زیر خواهند بود:

$$i_{sd} = \overline{i}_{lq}, \quad i_{sq} = 0$$
 (A)

تلفات کلیدزنی و دریافت توان از لینک dc از طریق اینورتر سری میتواند باعث کاهش مقدار متوسط ولتاژ باس dc شود. اعوجاجهای دیگر مانند شرایط نامتعادلی و تغییرات ناگهانی در جریان بار میتواند باعث نوسانات در ولتاژ باس dc شود. بهمنظور تثبیت ولتاژ لینک dc از یک کنترل کننده PI استفاده میشود. سیگنال کنترلی به دست آمده از کنترل کننده PI به مؤلفه d جریان مرجع مبدل سری همچنان که در شکل ۵ دیده میشود و بدین ترتیب مبدل موازی با جذب یا تزریق توان اکتیو از شبکه ولتاژ لینک dc را تثبیت میکند. میکر خروجی کنترل کننده PI به مؤلفه d جریان مرجع اضافه می شود و نهایتاً جریان





در ساختار اول، جریان های مرجع در قاب dq از طریق معکوس تبدیل قاب مرجع سنکرون به دست آمده و به مؤلفههای abc تبدیل می شوند. اختلاف جریان های مرجع ( $i_{fa}^{*}, i_{fb}^{*}, i_{fc}^{*}$ ) با جریان های خروجی اینورتر موازی ( $i_{fa}, i_{fb}, i_{fc}$ ) وارد بلوک کنترل کننده PWM شده و سیگنال های گیت کلیدهای اینورتر موازی تولید می شوند (شکل ۵-الف). در ساختارهای دوم و سوم، جریان های مرجع سه فاز و جریان های خروجی اینورتر موازی به دو فاز تبدیل شده و سپس اختلاف آن ها وارد بلوک کنترل کننده PWM

کنترل ولتاژ سمت بار توسط قسمت مبدل سری ۱ و ۲ پایش گر یکپارچه کیفیت توان بین خطی انجام می گیرد. کنترل کننده قسمت سری IUPQC، بهمنظور جبرانسازی اعوجاج ولتاژ و حفظ تعادل ولتاژ بار طراحی می شود. در این مقاله برای رسیدن به اهداف فوق الذکر از تئوری قاب مرجع سنکرون استفاده شده است. سیستم کنترلی اینورتر سری ساختار اول و ساختارهای دوم و سوم به ترتیب در شکل ۶-الف و شکل ۶-ب نشان داده شده است. از روش SPWM بهعنوان روش مدولاسیون مبدل سری استفاده گردیده است. به منظور جبران سازی ولتاژ بار، اختلاف بین ولتاژ مرجع بار و ولتاژ شبکه که همان ولتاژ مرجع مبدل سری است محاسبه و با مقادیر اندازه گیری شده ولتاژ تزریقی مقایسه می گردد. خروجی مقایسه کننده به یک کنترل کننده تناسبی اعمال و نهایتاً با استفاده از روش مدولاسیون پهنای پالس، سیگنال های



(ب) کنترل سیستم اینورتر سری برای ساختار پیشنهادی ۲ و ۳ شکل ۶: کنترل سیستم اینورتر سری برای ساختارهای پیشنهادی مقادیر پارامترهای سیستم کنترلی در جدول ۱ آورده شده است. با توجه به اینکه کنترل کننده PI فقط برای تثبیت لینک dc مورداستفاده قرار گرفته شده است جدول ۱ برای هر سه مبدل پیشنهادی صادق است.

Tabriz Journal of Electrical Eng., vol. 46, no. 2, summer 2016

Archive of SID

جدول۱: مقادیر پارامترهای کنترل کننده							
وازی ۲	اينورتر م	وازی ۱	اينورتر م	اینورتر سری ۲	اینورتر سری ۱		
ki	$k_p$	$k_i$	$k_p$	k	k		
•/• )	•/۵	•/• ١	•/۵	۵	۵		

۴- محاسبه مقادیر نامی کلید در ساختارهای پیشنهادی پیک جریانهای خروجی جبرانساز سری ۱ و موازی ۱ به صورت زیر به دست می آیند:

$$I_{PK-se1} = \frac{2P_{se1}}{\mathcal{W}_{ph-se1}PF_{se1}} \tag{(1)}$$

$$I_{PK-sh1} = \frac{2P_{sh1}}{\mathcal{W}_{ph-sh1}PF_{sh1}} \tag{11}$$

پیک جریانهای خروجی جبرانساز سری ۲ و موازی ۲ نیز بهصورت زیر به دست میآیند:

$$I_{PK-se2} = \frac{2P_{se2}}{3V_{ph-se2}PF_{se2}} \tag{17}$$

$$I_{PK-sh2} = \frac{2P_{sh2}}{\mathcal{W}_{ph-sh2}PF_{sh2}} \tag{19}$$

در معادلات فوق Po, Vph, PF بهترتیب توان، ولتاژ فازی و ضریب توان خروجیها میباشند.

ولتاژ فاز با ضریب مدولاسیون و لینک dc رابطه مستقیمی دارد و با توجه به ساختارهای پیشنهادی که ضریب مدولاسیون کل به ضریب مدولاسیون مبدلهای سری و موازی ۱ و ۲ تقسیم میشود. بنابراین ضریب مدولاسیون هر پایانه کاهش خواهد یافت. در مبدل پیشنهادی ۱ و ۲، برای جبران نمودن کاهش ضریب مدولاسیون میبایست ولتاژ لینک dc به مقدار  $\sqrt{v}$  و در مبدل پیشنهادی سوم، به مقدار ۶ برابر ولتاژ لینک dc مبدل پشتبهادی در جدول ۲ محاسبه شده است. معکوس برای مبدلهای پیشنهادی در جدول ۲ محاسبه شده است.

جدول ۲: مقادیر PIV و تعداد کلید ها برای ساختارهای مختلف UPQC

	0	,	, ,	0,
	MC-	ساختار	ساختار	ساختار
	UPQC	پیشنهادی ۱	پیشنهادی ۲	پیشنهادی ۳
PIV	۲۴V <sub>dc</sub>	$r \cdot \sqrt{r} \times V_{dc}$	$r \cdot \sqrt{r} \times V_{dc}$	۲۲ <i>V <sub>dc</sub></i>
تعداد کلیدھا	۲۴	۱۵	۱۵	١٢

بهمنظور ایجاد ولتاژهای یکسان توسط مبدلهای کاهش کلیدیافته در مقایسه با مبدلهای مرسوم بایستی ولتاژ لینک DC افزایش داده شود. لیکن در کاربرد UPQC چون یکی از مبدلها بهصورت سری و دیگری بهصورت موازی در مدار قرار میگیرند و با توجه به این نکته که در UPQC و کلا جبرانسازهای سری ولتاژ تزریقی سری در حدود حداکثر ۰/۲ الی ۰/۲ پریونیت است لذا در چنین کاربردهایی با کاهش

Serial no. 76

$$P_{CD} = \frac{1}{T_{sw}} \int_{0}^{T_{sw}} p_{CD}(t) dt =$$

$$= \frac{1}{T_{sw}} \int_{0}^{T_{sw}} (u_{D0} i_D(t) + r_D i_D^2(t)) dt = u_{D0} i_{Dav} + r_D i_{Dms}^2 E$$
(19)

۵-۲ - تلفات کلیدزنی

انرژی تلفشده در لحظه روشن شدن IGBT (Eont) برابر با مجموع انرژی بدون در نظر گرفتن بازیابی معکوس در لحظه روشن شدن (EonTi) و انرژی بازیابی معکوس توسط دیود هرزگرد در لحظه روشن شدن کلید (EonTrr) است:

$$E_{onT} = \int_{0}^{t_{ri}+t_{fu}} (u_{ce}.i_{c}(t)dt = E_{onTi} + E_{onTrr}$$
(Y·)

پیک جریان بازیابی معکوس بهصورت زیر بیان میشود:

$$I_{Drrpeak} = \frac{2.Q_{rr}}{t_{rr}}$$
(11)

برای تلفات انرژی روشن شدن دیود (  $E_{onD}$  ) نیز میتوان نوشت:

$$E_{onD} = \int_{0}^{t_{r}+t_{fu}} (u_{D}(t).i_{F}(t) dt \approx E_{onDrr})$$
  
=  $\frac{1}{4}.Q_{rr}.U_{Drr}$  (YY)

UDrr : ولتاژ دو سر دیود در زمان بازیابی معکوس که در بدترین حالت . برابر منبع تغذیه می باشد (UDrr=VDD).

انرژی تلفشده در لحظه خاموش شدن IGBT (*E*off) به روشی مشابه محاسبه میشود. معمولاً تلفات دیود در لحظه خاموش شدن در نظر گرفته نمیشود (*E*offD=0):

$$E_{offT} = \int_{0}^{t_{nu}+t_{fi}} u_{ce}(t) \cdot i_{c}(t) dt$$
(YY)

تلفات کلیدزنی IGBT و دیود با حاصل رب انرژی کلیدزنی و فرکانس کلیدزنی (*fsw*) به دست می آید:

$$\begin{split} P_{swM} &= (E_{onM} + E_{offM}) . f_{sw} \\ P_{swD} &= (E_{onD} + E_{offD}) . f_{sw} \\ &\approx P_{swM} = E_{onD} . f_{sw} \end{split} \tag{7f}$$

در این مقاله، سیستم قدرت تحت یک سیستم سهفاز سهسیمه می باشد که یک بار غیر خطی متشکل از یک یکسوساز پل دیودی سهفاز با بار RL را تغذیه می نماید شکل ۲. مشخصات سیستم تست و بار در جدول ۳ داده شده است. مشخصات سمت شبکه، از قبیل دامنه ولتاژ، فرکانس، نوع اغتشاش و مدت زمان اغتشاش برای هر سه ساختار در جدول ۴ آورده شده است. اغتشاشات مختلف ولتاژ از سمت شبکه به بار اعمال گردیده اند. نتایج شبیه سازی نشان می دهند که ولتاژ با عملکرد مناسب اینور ترهای سری IUPQC در حضور اغتشاشات مختلف در سمت ولتاژ اندیس مدولاسیون مبدل سری و افزایش اندیس مدولاسیون مربوط به مبدل موازی میتوان ولتاژ لینک dc را کاهش داد.

## ۵- محاسبه تلفات **IGBT** برای ساختارهای پیشنهادی

در این مقاله با کاهش تعداد کلیدها برای مبدلهای پیشنهادی، مقدار PIV کلیدها افزایش مییابد و افزایش PIV یک عیب برای مبدل محسوب می گردد. بنابراین مبدلهای پیشنهادی از لحاظ تلفات موردبررسی و مقایسه قرار گرفتهاند.

تلفات در مبدلهای قدرت (PL) معمولاً از دو بخش تلفات هدایتی (Pcond) و تلفات کلیدزنی (Psw) تشکیل می شود. تلفات هدایتی از ایده آل نبودن مشخصه ولتاژ- جریان نیمه هادی (دیود و IGBT) ناشی می شود و تلفات کلیدزنی به علت تغییرات شدید جریان و ولتاژ هر کلید در لحظات کلیدزنی به وجود می آید [۲۲ و ۲۳].

### ۵-۱ - محاسبه تلفات هدایتی

برای به دست آوردن تلفات هدایتی، توان لحظهای تلفشده در نیمههادی بر اساس ولتاژ و جریان لحظهای آن حساب شده و سرانجام مقدار متوسط توان لحظهای محاسبه می شود. ولتاژ کلکتور – امیتر IGBT بر حسب جریان کلکتور را می توان با استفاده از تقریب رابطه زیر محاسبه نمود:

$$u_{CE}(i_{C}) = u_{CE0} + r_{C}.i_{C}$$
(14)

*uceo* ولتاژ کلکتور - امیتر در حالت جریان صفر و r<sub>c</sub> مقاومت کلکتـور -امیتر است.

ولتاژ دو سر دیود نیز بهصورت زیر بیان میشود:

$$u_{CE}(i_C) = u_{CE0} + r_C \cdot i_C \tag{10}$$

تلفات هدایتی IGBT بهصورت زیر بیان میشوند:

$$p_{CT}(t) = u_{CE}(t).i_{C}(t) = u_{CE0}.i_{C}(t) + r_{C}.i_{C}^{2}(t)$$
(19)

اگر مقدار متوسط جریان IGBT و جریان موثر ICrms باشد متوسط تلفات هدایتی بهصورت زیر محاسبه می شود:

$$P_{CT} = \frac{1}{T_{sw}} \int_{0}^{T_{sw}} p_{T}(t) dt =$$

$$= \frac{1}{T_{sw}} \int_{0}^{T_{sw}} (u_{CE0} i_{C}(t) + r_{C} i_{C}^{2}(t)) dt = u_{CE0} i_{Cav} + r_{C} i_{Cms}^{2}$$
(1Y)

همچنین برای دیود داریم:

$$p_{CD}(t) = u_D(t)i_D(t) = u_{D0}i_F(t) + r_D i_D^2(t)$$
 (1A)

اگر مقدار متوسط جریان دیود، IDa و جریان مؤثر IDrms باشد، متوسط تلفات هدایتی در یک سیکل کلیدزنی (Tsw=1/fsw) به صورت زیر محاسبه می شود:

## منبع، این اغتشاشات در ولتاژ سمت بار مشاهده نمیشوند (شـکلهای

۸، ۹ و ۱۰).

جدول ۳: پارامترهای سیستم موردمطالعه					
مقدار	پارامتر				
۲۲ · V / ۵ · Hz	ولتاژ فازی منبع (ms)				
۱۱Ω	مقاومت بار ( <i>R</i> <sub>l</sub> ) مقاومت بار				
() mH	اندوکتانس بار ( $L_l$ )				
$r_1 \cdots V$	ولتاژ لینک DC برای ساختارهای اول و دوم				
$r \cdots V$	ولتاژ لینک DC برای ساختار سوم				
۳ mH	اندوکتانس اینورتر موازی ( $L_f$ )				
$\cdot \cdot \mu f$	( $C_f$ )کاپاسیتانس اینورتر موازی (				
۳ <i>mH</i>	$(L_s$ ) اندوکتانس اینورتر سری (				
۱۵ µf	$(C_s)$ کاپاسیتانس اینورتر سری				
1٢ Ω	$(R_s)$ مقاومت اينورتر سرى (				
۲ <i>kHz</i>	فركانس كليدزني				

#### جدول ۴: مشخصات اغتشاشهای سمت شبکه

نوع اغتشاش	مدت زمان برای منبع ۱	مدت زمان برای منبع ۲	دامنه ولتاژ اغتشاش	فركانس	
Sag	•/٣-•/۴ s	•/٣۵-•/۴۵ s	87 V	۵۰ Hz	
Swell	•/۵-•/۶ s	・/۵۵-・/۶۵ s	87 V	۵۰ Hz	ما بند الم المعالي
Flicker	•/Y-•/Å s	$\cdot/Y\Delta - \cdot/A\Delta$ s	٧· V	۲۰ Hz	ساختارهای پیستهادی ۲۰۱
harmonic	•/9-1 s	•/9۵-1/•۵ s	۰ ۳۰ ۷ و ۷۰	۲۵۰ ،۲۵۰ و ۵۵۰	191
Sag	1/1-1/7 s	1/10-1/70 s	87 V	۵۰ Hz	
Swell	1/4-1/0 s	1/40-1/00 s	87 V	۵۰ Hz	<b>_</b>
Flicker	1/V-1/A s	$1/V\Delta - 1/A\Delta s$	٧· V	۲۰ Hz	ساختار پیشنهادی ۳
harmonic	Y-Y/1 s	$\tau/\cdot\Delta-\tau/1\Delta$ s	۰۳۰ ۷ و ۷۰	۲۵۰ ،۲۵۰ و ۵۵۰	



شكل ٧: سيستم موردمطالعه



شکل ۸: ولتاژ سمت شبکه، ولتاژ تزریقی بهوسیله اینورترهای سری در ساختار پیشنهادی ۱ و ولتاژ سمت بار به ازای اغتشاشهای مختلف در سمت شبکه



شکل ۹: ولتاژ سمت شبکه، ولتاژ تزریقی بهوسیله اینورترهای سری در ساختار پیشنهادی ۲ و ولتاژ سمت بار به ازای اغتشاش های مختلف در سمت شبکه



شکل ۱۰: ولتاژ سمت شبکه، ولتاژ تزریقی به وسیله اینورترهای سری در ساختار پیشنهادی ۳ و ولتاژ سمت بار به ازای اغتشاش های مختلف در سمت شبکه

برای نشان دادن عملکرد اینورتر موازی ۱ و ۲, دو بار غیرخطی که هر یک شامل یک یکسوکننده با THD جریان بیش از ۱۷٪ به شبکه ۱ و ۲ متصل و نتایج آن را بررسی میکنیم. جریان سمت منبع، جریان سمت بار و جریان تزریقی توسط اینورتر شنت ۱ و ۲ برای برخی از اغتشاشات در سمت ولتاژ منبع ۱ و ۲ در شکلهای ۱۱، ۱۲و ۱۳ نشان داده شده است.

نتایج ارائه شده نشان می دهند که با عملکرد مناسب مبدل موازی ۱ و ۲ جریان سمت منبع ۱ و ۲ اصلاح شده اند و بدون هارمونیک و همفاز با ولتاژ سـمت منبع می اشنـد (شکلهای ۱۹،۱۰ و ۱۶). به عبارت دیگر، با جبران سازی توان راکتیو توسط IUPQC، از سمت منبع توان راکتیوی کشیده نمی شود و توان راکتیو موردنیاز بار از طریق IUPQC





b) نتایج مربوط به خط ۲

شکل ۱۱: جریان سمت بار، جریان تزریقی بهوسیله اینورترهای موازی در ساختار پیشنهادی ۱ و جریان سمت شبکه به ازای اغتشاش های مختلف در سمت شبکه



a) نتایج مربوط به خط ۱

شکل ۱۲: جریان سمت بار، جریان تزریقی بهوسیله اینورترهای موازی در ساختار پیشنهادی ۲ و جریان سمت شبکه به ازای اغتشاش های مختلف در سمت شبکه





شکل ۱۷: ولتاژ لینک DC برای ساختارهای اول، دوم و سوم



شکل ۱۸: ولتاژ سمت شبکه، ولتاژ تزریقی بهوسیله اینورترهای سری در ساختار پیشنهادی ۲ و ولتاژ سمت بار به ازای اغتشاشهای مختلف در سمت شبکه





در کاربرد UPQC چون یکی از مبدلها به صورت سری و دیگری بهصورت موازی در مدار قرار می گیرند و با توجه به این نکته که در UPQC و کلا جبرانسازهای سری ولتاژ تزریقی سری در حدود حداکثر ۰/۲ الی ۲/۳ پریونیت است لذا در چنین کاربردهایی با کاهش اندیس مدولاسیون مبدل سری میتوان ولتاژ لینک DC را کاهش داد که نتایج آن برای مبدل پیشنهادی ۲ در فرکانس ۵ kHz و ولتاژ لینک DC برابر ۱۲۰۰ ولت در شکلهای ۱۸-۱۷، ۱۸ و ۱۹ نشان داده شدهاند. با توجه به اینکه شاخص THD ولتاژ بار و جریان شبکه از نظر مسائل کیفیت توان دارای اهمیت هستند، لذا در جداول ۵، ۶ و ۷ این شاخصها به

شکل ۱۹: جریان سمت بار، جریان تزریقی به وسیله اینورترهای موازی در ساختار پیشنهادی ۲ و جریان سمت شبکه به ازای اغتشاش های مختلف در سمت شبکه ازای اغتشاشهای Swell ،Sag، فلیکر و هارمونیک برای هر ساختار ارائه شدهاند. نتایج تحلیل فوریه (FFT) نشان می دهند که THD جریان سمت منبع به مقداری در بازه ۵/۶۹-۵/۶۷، ۵/۵۵-۴/۱۹ و ۶/۳۱-۴/۱۸ درصد به ترتیب برای ساختار پیشنهادی ۱, ۲ و ۳ بسته به نوع اغتشاش می رسد و نسبت به THD جریان بار بهبود پیدا کرده اند. همچنین مقادیر مؤلفه اصلی جریان و ولتاژ در طی اغتشاشات که توسط مبدل جبرانسازی شدهاند آورده شدهاند. از اطلاعات دادهشده در این جدول مشاهده می شود مقدار THD و مؤلفه اصلی ولتاژ سمت بار و جریان سمت شبکه در محدوده استاندارد کیفیت توان قرار دارند [۱].

1	شاخص	Harmonic	Flicker	Swell	Sag
	THD	%٢/۶١	%४/१١	%٢/٩۶	%٢/٨٨
ولتاژ بار ۱	Fundamental	$r_{1}$	۳11/1 V	۳۰۹/۹ V	417/4 V
	THD	%٣/۵٧	%0/44	%4/57	%۴/١٣
جریان شبکه ۱	Fundamental	47/•7 A	47/1V A	379/78 A	$\Delta \cdot / \cdot \Delta A$
¥ I dat	THD	%٣/٠٨	%٣/٨٣	%४/११	%٢/٨٨
ولتاز بار ۱	Fundamental	$r_{\ell}/\lambda V$	<b>*1.</b> /4 V	3.4/0 V	317/1 V
	THD	%۴/۸۶	%۵/۶٩	%4/14	%۴/۸۷
جریان شبکه ۱	Fundamental	41/9V A	47/98 A	38/20 A	49/14

ا در اغتشاشهای مختلف برای ساختار ۱	و جریان شبکه ۲، ۱	مؤلفه اصلي ولتاژ بار ۲، ۱	جدول ۵: THD،
------------------------------------	-------------------	---------------------------	--------------

جدول ۲: ۱۳۵ مولفه اصلی ولناز بار ۱۰۱ و جریان سبخه ۱۰۱ در اعتساسهای مختلف برای ساختار ۱					
Sag	Swell	Flicker	Harmonic	شاخص	
% 2/08	%7/44	%٢/٩٠	% ٢/٣٠	THD	<b>)</b> [. al=1.
$\mathbf{v} \cdot \mathbf{\lambda} / \mathbf{v} \mathbf{V}$	311/8 V	۳۱۰/۹ V	$ au\cdot q/\lambda V$	Fundamental	ولتاژ بار ۱
%۴/۷۲	%۴/۵٩	%۵/۶۰	%۵/۴۳	THD	N S à L -
۴λ/۱۱ Α	<b>٣</b> ۶/λι Α	47/77 A	41/84 A	Fundamental	جریان شبکه ۱
%7/4٣	%7/47	%7/54	%٢/٣٣	THD	Y I shut
$\mathbf{v} \cdot \mathbf{\lambda} / \mathbf{v} \mathbf{V}$	311/4 V	<b>٣•</b> 9/9 V	۳۱ • /۳ V	Fundamental	ولنازبارا
%4/19	%۴/۳۱	%۵/۶۵	%۵/۵	THD	۲. <i></i> ۵. ا
۴λ/ΔΥΑ	<b>٣</b> ۶/٣٩ А	41/90 A	۴۱/۵۸ A	Fundamental	جریان سبکه ۱

جدول ۶: THD، مؤلفه اصلی ولتاژ بار ۲، ۱ و جریان شبکه ۲، ۱ در اغتشاش های مختلف برای ساختار ۲

جدول ۲: THD، مؤلفه اصلی ولتاژ بار ۲، ۱ و جریان شبکه ۲، ۱ در اغتشاش های مختلف برای ساختار ۳

Sag	Swell	Flicker	Harmonic	شاخص	
%٣/•٣	%٣/١٨	%٣/٢٠	%٣/١١	THD	<b>)</b>   4 -1
<b>%17/%</b> V	<b>%1</b> •/VV	217/7 V	<b>711/</b> A V	Fundamental	ولتاژ بار ۱
%۴/٩٠	%۴/۱۸	%۵/۹۵	%۶/۳۱	THD	م ار شکار
47/91A	<b>۳</b> ۳/ үү А	<b>۴۴/۸۵</b> A	۳۸/۲۹ А	Fundamental	جریان شبکه ۱
%٣/•٩	%٣/۵١	%٣/۶٩	%7/48	THD	ا ⊷ا
817/V V	<b>711/7</b> V	217/7 V	<b>711/</b> A V	Fundamental	ولتاژ بار ۲
%۴/۸۳	%4/21	%۶/۶۰	%۶/۲۹	THD	۲ ا <b>۲</b> ۴ ۱
۴۷/۷۵ A	<b>۳۳/۸۴</b> A	44/97 A	۳۸/۵۲ A	Fundamental	جریان سبکه ۱

برای محاسبه تلفات کلیدزنی ساختارهای پیشهنادی، بلوک دیاگرام معادله (۲۵) در نرمافزار مطلب/سیمیولینک طراحی شد. سپس با نمونهبرداری از جریان، ولتاژ و سیگنال گیت اعمال شده به هر کلید تلفات آن محاسبه گردید. پارامترهای مورداستفاده برای محاسبه این تلفات در [۲۴] ارائه شده اند. مقادیر تلفات کلیدزنی برای ساختارهای ۱، ۲ و ۳ در جدول ۸ آورده شدهاند. این مقادیر کل تلفات کلیدهای مبدل میباشند. همچنین برای محاسبه تلفات خازن مقدار مقاومت ESR برابر ۲۰m Ω در نظر گرفته شده است.

#### جدول ۸: محاسبه تلفات برای ساختارهای MC-UPQC و ساختارهای

		پیشنهادی		
MC-	ساختار	ساختار	ساختار	
UPQC	پیشنهادی ۱	پیشنهادی ۲	پیشنهادی ۳	
۹V• W	۲۸ W	VYA. W	۸ W	تلفات
		110 11		كليدزنى
W W	TT W	۱. W	VVV W	تلفات
	11	1		خازن

#### ۷- نتیجهگیری

در این مقاله ساختارهای جدیدی برای IUPQC بر اساس مبدلهای ۱۵ کلیدی ۳ ساق و ۱۵ کلیدی ۵ ساق و ۱۲ کلیدی ۴ ساق جهت بهبود کیفیت توان در دو فیدر مجاور هم پیشنهاد شدند که ساختارهای پیشنهادی نسبت به MC-UPQC مرسوم به ترتیب ۹ کلید، ۹ کلید و ۱۲ کلید کمتر نیاز دارند. همان گونه که اشاره شد در ساختارهای پیشـنهادی بـا کـاهش تعـداد کلیـدهـا، ضـریب مدولاسیون کاهش مییابد. بنابراین برای جبران کاهش ضریب مدولاسیون ولتاژ لینک DC افزایش می یابد که خود موجب افزایش قیمت کلید می گردد. از آنجایی که در شبکه بیش تر جبران سازی هارمونیکی جریان وجود دارد و همچنین ولتاژ لینک DC توسط مبدل موازى تثبيت مىشود بنابراين مىتوان ضريب مدولاسيون مبدل موازی را بیشتر از مبدل سری انتخاب کرد. استفاده از مبدلهای پیشنهادی میتواند به کاهش قیمت سیستم، کاهش تلفات توان، درنتيجه افزايش بازده و بهبود قابليت اطمينان آن به دلیل کاهش تعداد عناصر مداری منجر گردد. نتایج شبیهسازیهای انجامشده نشانگر درستی و صحت عملکرد مبدلها و روش

- [21] B.W. Franca, L.F. Dasilva, and M. Aredes, "Comparison between alpha-beta and dq-PI controller applied to IUPQC operation," *Power Electronics Conference (COBEP)*, 2011 Brazilian, pp. 306-311, Sept. 2011.
- [22] Fuji Electric Device Technology Co., Ltd, *Fuji IGBT Modules Application Manual*, Feb. 2004.
- [23] G. Dušan, and P. Marco, Infineon Technologies AG, IGBT Power Losses Calculation Using the Data-Sheet Parameters, Jan. 2009.
- [24] FGW40N120VD Datasheet, http://www.fujielectric.com/.

مدولاسیون و کنترل پیشنهادی در اصلاح اغتشاشهای ولتاژ، تـوان راکتیو و هارمونیک جریان بار میباشند.

مراجع

- [1] M.F. McGranaghan, R.C. Dugan, and H.W. Bety, *Electrical Power Systems Quality*, New York, McGraw-Hill, 1996.
- [2] T.A. Short, *Electric Power Distribution Handbook*. Boca Raton, CRC Press, 2004.
- [3] P. Heine, "Voltage sag distributions caused by power system faults," *IEEE Transactions, Power Systems*, vol. 18, no. 4, pp. 1367-1373, Nov. 2003.
- [4] IEEE Recommended Practices and Requirements for Harmonic Control in Electrical Power Systems, IEEE Std. 519-1992, Apr. 9, 1993.
- [5] A. Domijan, Jr., A. Montenegro, A.J.F. Keri, and K.E. Mattern, "Custom power devices: An interaction study," *IEEE Transactions, Power Systems*, vol. 20, no. 2, pp. 1111-1118, May 2005.
- [6] B. Singh, K. Al-Haddad, and A. Chandra, "A review of active filters for power quality improvement," *IEEE Transactions*, *Industrial Electronics*, vol. 46, no. 5, pp. 960-971, Oct. 1999.
- [7] H. Akagi, "New trends in active filters for power conditioning," *IEEE Transactions, Industrial Applications*, vol. 32, no. 6, pp. 1312-1320, Nov./Dec. 1996.
- [8] J. Dixon, L. Morán, J. Rodríguez, and R. Domke, "Reactive power compensation technologies: State-of-the-art review," *Proc. IEEE*, vol. 93, no. 12, pp. 2144-2164, Dec. 2005.
- Proc. IEEE, vol. 93, no. 12, pp. 2144-2164, Dec. 2005.
  [9] H. Fujita, and H. Akagi, "The unified power quality conditioner: The integration of series- and shunt-active filters," *IEEE Transactions, Industrial Electronics*, vol. 13, no. 1, pp. 315-322, Mar. 1998.
- [10] H. Fujita, Y. Watanabe, and H. Akagi, "Control and analysis of a unified power flow controller," *IEEE Transactions, Power Electronics*, vol. 14, no. 6, pp. 1021-1027, Nov. 1999.
- [11] C.A. Sepúlveda, J.R. Espinoza, L.A. Morán, and R. Ortega, "Analysis and design of a linear control strategy for three-phase UPQCs," *Industrial Electronics Society, IECON 30th Annual Conference of IEEE*, vol. 3, pp. 3060-3065, Nov. 2004.
  [12] Vinod Khadkikar, "Enhancing electric power quality using
- [12] Vinod Khadkikar, "Enhancing electric power quality using UPQC: a comprehensive overview," *IEEE Transactions, Power Electronics*, vol. 27, no. 5, pp. 2284-2297, May. 2012.
- [13] T. Kominami, and Y. Fujimoto, "A novel nine-switch inverter for independent control of two three-phase Loads," *Industry Applications Conference, 2007 42nd IAS Annual Meeting. Conference Record of the 2007 IEEE*, pp. 2346-2350, Sept. 2007.
- [14] B. Francois, and A. Bouscayrol, "Control of two induction motors fed by a five-phase voltage-source inverter," *ELECTRIMACS' 99*, Lisboan, Portugal, vol. 3, pp.313-318, 1999.
- [15] H.R. Mohammadi, A.Y. Varjani, and H. Mokhtari, "Multiconverter unified power quality conditioning system: MC-UPQC," *IEEE Transactions, Power Delivery*, vol. 24, no. 3, pp. 1679-1686, July 2009.
- [16] M. Shahparasti, A.H. Rajaei, A. Yazdian, and M. Mohamadian, "Interline unified power quality conditioner based on single stage nine switch inverter," *Power Electronics* and Drive Systems Technology (PEDSTC), 2012 3rd, pp. 319-323, Feb. 2012.
- [17] A.K. Jindal, A. Ghosh, and A. Joshi, "Interline unified power quality conditioner," *IEEE Transactions, Power Delivery*, vol. 22, no.1, pp. 364-372, Jan. 2007.
- [18] D.D. Divate, and Y.N. Bhosale, "An improvement of power quality using nine-switch power conditioner with minimization of voltage sag," *Electrical, Electronics and Computer Science* (SCEECS), 2014 IEEE Students' Conference on, pp. 1-6, March 2014.
- [19] M. Heydari, A.Y. Varjani, M. Mohamadian, and A. Fatemi, "Three-Phase dual-output six-switch inverter," *Power Electronics, IET*, vol. 5, no. 9, pp. 1634-1650, Nov. 2012.
- [20] N. Mohan, T.M. Undeland, and W.P. Robbins, Power Electronics: Converters, Applications, and Design, New York, Wiley, 1995.