

## روشی کارا برای پیاده‌سازی موازی الگوریتم دسته‌بندی بسته درخت سلسله‌مراتبی بر روی واحد پردازش گرافیکی

میلاذ رفیعی<sup>۱</sup>، دانشجوی کارشناسی ارشد، مهدی عباسی<sup>۲</sup>، استادیار، محمد نصیری<sup>۳</sup>، استادیار

۱- گروه مهندسی کامپیوتر- دانشکده مهندسی- دانشگاه یوعلی سینا- همدان- ایران- m.rafee92@basu.ac.ir

۲- گروه مهندسی کامپیوتر- دانشکده مهندسی- دانشگاه یوعلی سینا- همدان- ایران- abbasi@basu.ac.ir

۳- گروه مهندسی کامپیوتر- دانشکده مهندسی- دانشگاه یوعلی سینا- همدان- ایران- m.nassiri@basu.ac.ir

**چکیده:** دسته‌بندی بسته‌ها، پردازشی اساسی در پردازنده‌های شبکه‌ای است. در این فرآیند، بسته‌های ورودی از طریق تطبیق با مجموعه‌ای از فیلترها به جریان‌های مشخص طبقه‌بندی می‌شوند. پیاده‌سازی‌های نرم‌افزاری الگوریتم‌های دسته‌بندی با وجود هزینه کم‌تر و توسعه‌پذیری بیش‌تر نسبت به پیاده‌سازی‌های سخت‌افزاری، سرعت پایین‌تری دارند. در این مقاله، از قابلیت پردازش موازی پردازنده‌های گرافیکی برای تسریع الگوریتم درخت سلسله‌مراتبی دسته‌بندی بسته‌ها، استفاده نموده و سناریوهای متفاوتی را بر اساس معماری حافظه‌های سراسری و اشتراکی آن‌ها پیشنهاد می‌نماییم. نتایج پیاده‌سازی این سناریوها، ضمن تأیید پیچیدگی‌های زمانی و حافظه‌ای محاسبه‌شده، نشان می‌دهد کارایی سناریوهایی که مجموعه فیلتر را به صورت زیردرخت‌هایی کوچک‌تر یا مساوی حافظه اشتراکی تقسیم و به آن کپی می‌کنند کم‌تر از سناریویی است که کل ساختار داده را در حافظه سراسری نگه می‌دارد. کارایی این سناریوها، با کاهش تعداد زیردرخت‌ها و فیلترهای تکراری افزایش می‌یابد علاوه بر این، سناریویی که بتواند درخت سلسله‌مراتبی و مجموعه فیلترهای متناظر را، بدون افزایش در حافظه اشتراکی جای دهد برترین سناریو است. نتایج آزمایش نشان می‌دهد که نرخ گذر داده حاصله در این سناریو نسبت به روش‌های موجود بر روی یک GPU یکسان تا ۲/۱ برابر بهبود می‌یابد.

**واژه‌های کلیدی:** دسته‌بندی بسته، الگوریتم درخت سلسله‌مراتبی، واحد پردازش گرافیکی، کودا، سلسله‌مراتب حافظه، پیچیدگی، کارایی

## An Efficient Method for Parallel Implementation of H-Trie Packet Classification Algorithm on GPU

M. Rafiee, Master Student<sup>1</sup>, M. abbasi, Assistant Professor<sup>2</sup>, M. Nassiri, Assistant Professor<sup>3</sup>

1- Computer Engineering Department, Engineering Faculty, Bu-Ali Sina University, Hamedan, Iran, Email: m.rafee92@basu.ac.ir

2- Computer Engineering Department, Engineering Faculty, Bu-Ali Sina University, Hamedan, Iran, Email: abbasi@basu.ac.ir

3- Computer Engineering Department, Engineering Faculty, Bu-Ali Sina University, Hamedan, Iran, Email: m.nassiri@basu.ac.ir

**Abstract:** Packet classification is a fundamental process in network processors. In this process, input packets are classified into distinct set of flows via matching against a set of filters. Software implementation of packet classification algorithms, though having lower cost and more scalability as compared with hardware implementations, are slower. In this paper, we use parallel processing capabilities of the graphical processors to accelerate Hierarchical-Trie packet classification algorithm and propose different scenarios based on the architecture of their global and shared memories. Results of implementing these scenarios, conforming computed time and memory complexities, show that the performance of the scenarios that divide the filter set into sub-trees, equal to/ smaller than the shared memory and copy them to it, is lower than that of a scenario which keeps the total data structure in the global memory. The performance of these scenarios increases by decreasing the number of sub-trees and duplicated filters. Moreover, a scenario that can keep hierarchical tree and corresponding filters in shared memory, without any partitioning, is the best scenario. The experimental results show that, on a same GPU, this scenario attains a throughput of approximately 2.1 times compared to the existing methods.

**Keywords:** Packet classification, H-trie algorithm, graphical processing unit, CUDA, memory hierarchy, complexity, performance.

تاریخ ارسال مقاله: ۹۴/۰۶/۰۳

تاریخ اصلاح مقاله: ۹۴/۰۹/۱۰

تاریخ پذیرش مقاله: ۹۴/۱۰/۲۶

نام نویسنده مسئول: مهدی عباسی

نشانی نویسنده مسئول: ایران - همدان - خیابان چهار باغ شهید احمدی روشن - دانشگاه یوعلی سینا - دانشکده مهندسی - گروه مهندسی کامپیوتر

## ۱- مقدمه

موازات بالایی دارند. با این وجود، به دلیل حجیم بودن ساختارهای داده‌ای لازم، از لحاظ میزان حافظه مصرفی مطلوب نیستند. فضای چندتایی: در روش فضای چندتایی، فیلترهای موجود بر حسب تعداد بیت‌های معین شده در فیلدهای انتخابی جهت جستجو، تقسیم می‌شوند. بسته‌ها با استفاده از الگوریتم جستجوی ساده، با چندتایی‌های ایجاد شده به صورت دقیق تطبیق داده شده و واریسی می‌شوند [۱۱]. این الگوریتم‌ها قابلیت موازی‌سازی را داشته و از ساختار داده کم حجم‌تری استفاده می‌کنند.

درخت تصمیم: آخرین رده، الگوریتم‌های درخت تصمیم می‌باشند. در این الگوریتم‌ها، مجموعه فیلترها بر اساس الگوهای دودویی در فیلدهای فیلترها، در درخت‌های جستجوی ذخیره می‌شوند. در ساخت و جستجوی درخت تصمیم بر اساس چندین فیلد، یک درخت تصمیم‌گیری ایجاد می‌شود که در آن، برگ‌های درخت حاوی فیلتری مشخص یا زیرمجموعه‌ای از فیلترها هستند. جهت یافتن بهترین فیلتر منطبق با بسته ورودی پیمایشی بر اساس محتویات دودویی فیلدهای موردنظر بر روی درخت جستجوی فیلترها انجام می‌شود. مزیت بالای این الگوریتم‌ها قابلیت موازی عمل کردن آن‌ها است [۱۲].

به منظور اجرای موازی یک الگوریتم می‌توان از پردازنده‌های چند هسته‌ای [۱۳] یا پردازنده‌ی گرافیکی استفاده نمود. اخیراً با توسعه واحد پردازش گرافیکی و به کارگیری پردازنده‌های متعدد در آن‌ها، استفاده از واحد پردازش گرافیکی برای انجام محاسبات موازی محبوبیت فراوانی یافته است. پردازنده گرافیکی شامل هسته‌های محاسباتی متعدد است که باعث شده است به عنوان سخت‌افزاری ارزان قیمت در پردازش‌های موازی استفاده شود. اخیراً، تحقیقات متعددی در راستای پیاده‌سازی موازی الگوریتم‌های دسته‌بندی بسته روی پردازنده گرافیکی مطرح شده است. تحقیقات مذکور تنها روی الگوریتم‌های جستجوی کلی و تجزیه انجام شده‌اند. همان‌گونه که قبلاً توضیح داده شد الگوریتم‌های مذکور به ویژه الگوریتم‌های مبتنی بر تجزیه به دلیل مصرف حافظه زیاد چندان مطلوب نیستند. در مقابل، تاکنون برای موازی‌سازی الگوریتم‌های درخت تصمیم و فضای چندتایی که مصرف حافظه متعادل‌تری نیز دارند تحقیقات قابل توجهی انجام نشده است.

در همین راستا، در این مقاله برای نخستین بار نسخه موازی الگوریتم درخت سلسله‌مراتبی [۱۴] را برای دسته‌بندی بسته‌ها ارائه نموده‌ایم. الگوریتم درخت سلسله‌مراتبی یکی از روش‌های دسته‌بندی مبتنی بر درخت تصمیم می‌باشد. مهم‌ترین نوآوری‌های این مقاله به شرح زیر است:

- با در نظر گرفتن سلسله مراتب حافظه در معماری پردازنده گرافیکی، شش سناریوی متفاوت برای دسته‌بندی موازی بسته‌ها توسط الگوریتم درخت سلسله‌مراتبی ارائه شده است.

فرآیند طبقه‌بندی بسته‌های شبکه به جریان‌های مختلف در ابزارهای مختلف شبکه‌ای نظیر مسیریاب‌ها و سوئیچ‌ها را دسته‌بندی بسته‌ها می‌نامند. دسته‌بندی بسته‌ها در بسیاری از کاربردهای شبکه‌ای که در آن‌ها پردازش حجم بسیار زیادی از بسته‌ها در زمان محدود الزامی است، به عنوان یک راه‌حل کلیدی استفاده می‌شود. سرویس‌هایی چون اعمال سیاست‌های مدیریت ترافیک روی ارتباط‌های کاربران مختلف، اعمال سیاست‌های امنیتی در یک شبکه و از همه مهم‌تر مسیریابی در شاه‌راه‌های اینترنت تنها با استفاده از دسته‌بندی بسته‌ها امکان‌پذیر است؛ زیرا با دسته‌بندی بسته‌ها به جریان‌های مشخص، می‌توان یک فیلتر یکسان را به تمامی بسته‌های متعلق به یک جریان ترافیکی اعمال نمود [۱].

برای دسته‌بندی بسته‌ها روش‌های سخت‌افزاری و نرم‌افزاری ارائه شده است. در مهم‌ترین روش‌های سخت‌افزاری از آرایه گیت‌های منطقی برنامه‌پذیر و حافظه‌های تداعی گرسه وضعیتی استفاده می‌شود [۲]. دسته‌بندی مبتنی بر معماری‌های فوق‌علی‌رغم سرعت بالا و دستیابی به نرخ گذرادی در حد  $100 \text{ MPPS}$ ، به دلیل محدودیت منابع روی تراشه، قابلیت توسعه‌پذیری و سفارشی شدن را ندارند [۳، ۴]. علاوه بر این، هزینه طراحی سیستم‌های دسته‌بندی سخت‌افزاری بسیار زیاد بوده و نسبت کارایی به هزینه در آن‌ها پایین است. بدین دلیل، اخیراً دسته‌بندی نرم‌افزاری مورد توجه قرار گرفته‌اند [۵-۸]. دسته‌بندی نرم‌افزاری متداول نیز با وجود توسعه‌پذیری، به دلیل پایین بودن سرعت پردازش متوالی دستورات در پردازنده‌های مرکزی، در شبکه‌های با پهنای باند زیاد کارایی مناسبی ندارند. بنابراین چالش مهمی تحت عنوان تسریع دسته‌بندی نرم‌افزاری بسته‌های IP، انجام پژوهش‌های مرتبط روش‌های نرم‌افزاری و سخت‌افزاری جهت تسریع اجرای الگوریتم‌های دسته‌بندی بسته‌ها را ایجاد نموده است.


برخی از الگوریتم‌های دسته‌بندی بسته ساختار مناسبی برای موازی‌سازی در حد بسیار بالا دارند اما برخی دیگر به دلیل وابستگی‌های داده‌ای و کنترلی قابل موازی‌سازی نیستند. Taylor [۹] الگوریتم‌های دسته‌بندی مبتنی بر نرم‌افزار را در چهار کلاس زیر طبقه‌بندی کرده است:

جستجوی کلی: این الگوریتم‌ها کلیه عناصر درون یک لیست را بررسی می‌کنند تا آرگومان جستجو پیدا شود. جستجوی کلی برای کاهش افزونگی در مجموعه فیلترها تلاشی نمی‌کند. همین امر باعث محاسبات اضافی قابل توجهی در این الگوریتم می‌شود [۹].


تجزیه: الگوریتم‌های مبتنی بر تجزیه معمولاً شامل دو گام می‌باشند؛ در گام اول جستجویی به صورت مجزا بر اساس هر فیلد در مجموعه فیلترها انجام می‌شود. در گام دوم، نتایج تمام جستجوهای انجام شده روی فیلدهای متفاوت با هم تطبیق داده شده و ادغام می‌شود [۱۰]. طبق توضیح فوق واضح است که این الگوریتم‌ها قابلیت

و ATI [۱۶] استفاده از واحد پردازش گرافیکی به‌عنوان یک واحد محاسباتی موازی قدرتمند به جای واحد پردازش مرکزی به‌عنوان رویکردی کلیدی در تسریع پردازش‌های محاسباتی پذیرفته شده است. دلیل اصلی این تحول بزرگ محاسباتی آن است که معماری واحد پردازش گرافیکی، مخصوصاً برای انجام محاسبات فشرده و عملیات موازی (موردنیاز برای نمایش تصاویر گرافیکی) طراحی شده است. بر این اساس، شرکت Nvidia در سال ۲۰۰۶ میلادی جهت اجرای محاسبات غیرگرافیکی روی پردازنده گرافیکی، بستر نرم‌افزاری بنام کودا<sup>۱</sup> عرضه کرده است [۱۵]. کودا امکاناتی را فراهم می‌آورد تا به واسطه آن‌ها برنامه‌نویسان بتوانند از قابلیت‌های سخت‌افزاری کارت‌های گرافیکی در برنامه‌های غیرگرافیکی خود بهره‌برده و به کمک قابلیت‌های محاسباتی آن‌ها، سرعت اجرای الگوریتم‌های پیچیده خود را افزایش دهند.

تاکنون، چندین کار از جمله [۱۷، ۱۸] به استفاده از بستر کودا برای پیاده‌سازی موازی توابع شبکه از قبیل جستجوی IP در جداول مسیریابی با هدف دستیابی به گذر داد بالاتر، پرداخته‌اند. از این ابزار برای اجرای موازی الگوریتم‌های ژنتیک [۱۹]، شبکه‌های عصبی [۲۰] و برخی از الگوریتم‌های دیگر در حوزه هوش مصنوعی [۲۱] نیز استفاده شده است. همچنین در زمینه رمزنگاری، برای فشرده‌سازی پایگاه‌های داده و تسریع الگوریتم‌های رمزگذاری از قابلیت‌های برنامه‌نویسی موازی در بستر کودا استفاده شده است [۲۲، ۲۳].



شکل ۱: بلوک و نخ در واحد پردازش گرافیکی [۲۴]



شکل ۲: ساختار واحد پردازش گرافیکی GeForce 425M [۱۵]

- برای نخستین بار پیچیدگی زمانی، حافظه‌ای و پردازنده سناریوهای پیشنهادی به‌صورت تحلیلی جهت پیش‌بینی کارایی آن‌ها ارائه و با هم مقایسه شده است.
- زمانی که تعداد فیلترها زیاد باشد و درخت سلسله‌مراتبی در حافظه اشتراکی جای نگردد، لازم است مجموعه فیلتر شکسته شده و زیردرخت‌های حاصل بدون/با مجموعه فیلترهای نظیرشان از حافظه سراسری در حافظه اشتراکی بلوک‌های فعال کپی شوند. در این شرایط، کارایی سناریوهای مبتنی بر حافظه اشتراکی، به‌دلیل پردازش بسته‌های تکراری در زیردرخت‌های مذکور، از کارایی سناریویی که کل ساختار درخت سلسله‌مراتبی را در حافظه سراسری نگه می‌دارد کمتر بوده و با افزایش تعداد زیردرخت‌ها کاهش می‌یابد.
- کارایی سناریوهایی که از حافظه اشتراکی استفاده می‌کنند با تعداد SM<sup>2</sup>ها، تعداد پردازش‌های نخ‌ی ممکن روی هر هسته، تعداد بلوک‌های فعال، تعداد زیردرخت‌های حاصل از تقسیم درخت سلسله‌مراتبی اصلی و تعداد فیلترهای موجود در هر زیردرخت متناسب است.
- کاراترین سناریو، سناریویی است که درخت سلسله‌مراتبی و مجموعه فیلترهای متناظر را بدون شکستن به زیردرخت‌ها، با هم در حافظه اشتراکی جای می‌دهد. در این حالت نرخ گذر داد سناریو بهینه روی پردازنده گرافیکی GTX 750 برابر با MPPS ۳۶/۳۴ است که می‌تواند روی پردازنده گرافیکی K20 به MPPS ۱۷۷/۱۵۷ برسد.

ساختار مقاله به‌صورت زیر سازمان‌دهی شده است. ابتدا در بخش دو ساختار واحد پردازش گرافیکی و ادامه، نحوه کار الگوریتم درخت سلسله‌مراتبی بیان می‌شود. در بخش سوم، کارهای پیشین در زمینه موازی‌سازی الگوریتم‌های دسته‌بندی بسته روی واحد پردازش گرافیکی بررسی می‌شود. سناریوهای پیشنهادی جهت موازی‌سازی الگوریتم درخت سلسله‌مراتبی روی واحد پردازش گرافیکی در بخش چهارم ارائه شده و نحوه پیاده‌سازی، تحلیل پیچیدگی سناریوها در بخش ۵ و ارزیابی کارایی هر یک پس از معرفی شاخص‌های کارایی، در بخش ۶ توضیح داده می‌شود. بخش پایانی مقاله به نتیجه‌گیری و ارائه راهکارهایی جهت پیشرفت تحقیق موجود اختصاص می‌یابد.

## ۲- ابزارها و الگوریتم‌های مرتبط


در این بخش ابتدا ساختار واحد پردازش گرافیکی و حافظه موجود در آن بررسی می‌شود. سپس، روش ایجاد درخت الگوریتم سلسله‌مراتبی و نحوه دسته‌بندی بسته‌ها توسط این الگوریتم توضیح داده می‌شود.

### ۲-۱- واحد پردازش گرافیکی

واحد پردازش گرافیکی سیستمی اختصاصی برای نمایش تصاویر گرافیکی در کامپیوترهای شخصی است. با انتشار بسته‌های توسعه نرم‌افزار روی این واحد، از سوی سازندگان بزرگی همچون Nvidia [۱۵]

جدول ۱: مثال از مجموعه فیلتر

فیلتر	IP مبدأ	IP مقصد	درگاه مبدأ	درگاه مقصد	پروتکل
فیلتر ۱	*	۱۰۰۱*	۵۳	۶۵۵۳۵-۱۰۲۴	۶
فیلتر ۲	۱۱۱۱۰*	۰۱۰۱*	۵۳	۴۴۳	۱۷
فیلتر ۳	۱۰*	۰۱۱۱*	۵۳	۶۵۵۳۵-	۴
فیلتر ۴	۰۰۰۱*	۰*	۵۳	۶۵۵۳۵-	۱۷
فیلتر ۵	۱۰۱۰*	*	۵۳	۴۴۳	۶
فیلتر ۶	۱۰*	۱۰*	۵۳	۶۵۵۳۵-	۴
فیلتر ۷	۱۰*	۰۱*	۵۳	۲۷۸۸	۱۷



شکل ۳: ساختار درخت الگوریتم سلسله مراتبی

می شوند. در صورت وجود یک فیلتر در مسیر پیمایش در درخت مقصد، انطباق دقیق بقیه فیلدهای بسته با آن فیلتر بررسی می شود و در صورت انطباق همه فیلدها، آن فیلتر ذخیره می شود. زمانی که در مسیر پیمایش چندین فیلتر با اولویت های مختلف با اطلاعات سرآیند بسته ورودی تطبیق داشته باشد، فیلتری که دارای بالاترین اولویت است به عنوان خروجی انتخاب می شود. مثال مطرح شده، از میان فیلترهای منطبق با بسته ورودی، فیلتر ۳ دارای بالاترین اولویت است. پیچیدگی زمانی الگوریتم درخت سلسله مراتبی برابر با  $O(W^d)$  است که  $W$  حداکثر طول پیشوند هر فیلد و  $d$  تعداد فیلدهای مورد بررسی می باشند. همچنین پیچیدگی ذخیره سازی درخت  $O(NdW)$  است که  $N$  تعداد فیلترهای دسته بند است.

### ۳- مروری بر کارهای پیشین

مروری بر تحقیقات اخیر در زمینه موازی سازی الگوریتم های دسته بندی بسته ها نشان می دهد که نیاز به انجام تحقیقات بیش تر در ابعاد مختلف موازی سازی وجود دارد. معدود کارهای انجام شده در این زمینه به بررسی امکان موازات الگوریتم ها و موازی سازی چند الگوریتم محدود شده اند. در ادامه به بررسی دستاوردهای مهم تحقیقات اخیر می پردازیم.

در مقاله A. Nottingham و همکاران موازی سازی تعدادی از الگوریتم های دسته بندی بسته به صورت نظری مورد بررسی قرار گرفته

از دیدگاه برنامه نویسی، در بستر کودا دو پردازنده درگیر در محاسبات وجود دارد: پردازنده میزبان و پردازنده دستگاه. پردازنده میزبان، روی واحد پردازش مرکزی اجرا می شود و در واقع برنامه اصلی را اجرا می کند؛ در حالی که پردازنده دستگاه روی واحد پردازش گرافیکی اجرا می شود. هر برنامه ای که در کودا نوشته می شود ممکن است از چندین هسته تشکیل شده باشد. هر هسته توسط یک گرید که خود از چندین بلوک تشکیل شده، اجرا می گردد. هر بلوک نیز از چندین پردازش نخ تشکیل می شود. در واقع پردازش های نخ عهده دار اجرای برنامه هستند. شکل ۱ ساختار یک هسته را با شش بلوک که هر یک دارای ۱۵ نخ است، نشان می دهد.

یکی از پردازنده های گرافیکی استفاده شده در این مقاله از نوع GT 425M می باشد که از دو SM که هر یک دارای ۴۸ SP\* است، تشکیل شده است. شکل ۲ ساختار سخت افزاری واحد پردازش گرافیکی مدل GT 425M را نشان می دهد. هر واحد پردازش گرافیکی دارای انواع مختلفی حافظه از جمله، حافظه سراسری، حافظه ثابت، حافظه بافت، ثبات و حافظه مشترک است.

### ۲-۲- الگوریتم درخت سلسله مراتبی

یکی از الگوریتم های مبتنی بر درخت تصمیم، الگوریتم درخت سلسله مراتبی است. در الگوریتم درختی سلسله مراتبی برای دسته بندی بسته ها، از آدرس IP مبدأ و آدرس IP مقصد برای ساختن درخت تصمیم گیری استفاده می شود. به عنوان مثال، برای هفت فیلتر تصادفی موجود در جدول ۱، درخت سلسله مراتبی متناظر در شکل ۳ نشان داده شده است. در این جدول اولویت فیلترها از بالا به پایین کاهش می یابد. نحوه تشکیل درخت بدین صورت است که ابتدا آدرس IP مبدأ فیلترها به صورت بیت به بیت خوانده می شود؛ سپس، با مشاهده هر بیت "۰" یا "۱" به ترتیب سمت چپ یا راست درخت مورد پیمایش قرار می گیرد. وقتی که علامت "\*" دیده شد یعنی تکمیل درخت بر اساس آدرس IP مبدأ آن فیلتر به پایان رسیده است. حال، با استفاده از یک اشاره گر به درخت مقصد برای تکمیل درخت از آدرس IP مقصد استفاده می شود. نحوه ساختن درخت توسط آدرس IP مقصد دقیقاً شبیه به نحوه ساختن درخت توسط آدرس IP مبدأ است [۱۴].

با دریافت یک بسته ورودی ابتدا آدرس های IP مبدأ و مقصد، آدرس درگاه مبدأ و مقصد و پروتکل از سرآیند بسته استخراج می شود. مثلاً در چندتایی (۰۱۱۱۰، ۱۰۰۰۰، ۵۴۲، ۲۷۸۸، ۴)، آدرس های مذکور از سرآیند بسته استخراج شده و به ترتیب از سمت راست به چپ نوشته شده اند. برای دسته بندی بسته فوق، ابتدا پیمایش از ریشه درخت سلسله مراتبی بر اساس بیت های فیلد آدرس مبدأ شروع می شود. در مسیر پیمایش روی درخت مبدأ، اگر از گره ای اشاره گر به درخت آدرس IP مقصد وجود داشته باشد، درون یک صف قرار می گیرد؛ با اتمام پیمایش درخت آدرس IP مبدأ، درخت های متناظر با گره های موجود در صف، بر اساس بیت های فیلد آدرس IP مقصد بسته پیمایش

J. Zheng و همکاران نیز در سال ۲۰۱۵ میلادی الگوریتم دسته‌بندی برش هوشمندانه سلسله‌مراتبی<sup>۱۴</sup> را در واحد پردازش گرافیکی پیاده‌سازی کردند [۳۱]. نتایج ارزیابی الگوریتم مذکور نشان می‌دهد که میزان گذرداد الگوریتم دسته‌بندی برش هوشمندانه سلسله‌مراتبی در صورت موازی‌سازی روی واحد پردازش گرافیکی تا حد سه برابر افزایش می‌یابد.

با توجه به کارهای انجام‌گرفته، نحوه استفاده از موازات و انواع مختلف ماژول‌های حافظه برای دسته‌بندی موازی بسته‌ها در هیچ‌یک از تحقیقات اخیر به‌صورت دقیق بررسی نشده و پیچیدگی زمانی، حافظه‌ای و پردازنده سناریوهای پیشنهادی تحلیل نشده است. همچنین، تاکنون تعداد کمی از الگوریتم‌هایی که از لحاظ میزان حافظه مصرفی مطلوب هستند جهت موازی‌سازی روی واحد پردازش گرافیکی و ارتقاء سرعت مورد بررسی قرار گرفته‌اند. الگوریتم‌های دسته‌بندی مبتنی بر ساختار درخت تصمیم مهم‌ترین این الگوریتم‌ها هستند. الگوریتم درخت سلسله‌مراتبی به‌عنوان مهم‌ترین الگوریتم از این رده، در صورت به کار بستن روشی که بتواند تأخیر پردازش را در پیاده‌سازی نرم‌افزاری با در نظر داشتن حداکثر موازات ممکن در واحد پردازش گرافیکی کاهش دهد، می‌تواند کارایی زمانی لازم را جهت دسته‌بندی حجم ترافیک بسیار بالا از خود نشان دهد.

بدین دلیل، در این مقاله برای نخستین بار سناریوهای کارآمدی برای افزایش نرخ گذرداد و میزان تسریع در پیاده‌سازی نرم‌افزاری الگوریتم دسته‌بندی مبتنی بر درخت سلسله‌مراتبی روی واحد پردازش گرافیکی ارائه نموده‌ایم. همچنین، با هدف تحلیل دقیق کارایی سناریوهای پیشنهادی، پیچیدگی آن‌ها را از دیدگاه زمان محاسبات و تعداد تراکنش‌های حافظه‌ای به‌صورت تحلیلی بررسی نموده‌ایم. نتایج ارزیابی سناریوها به کمک آزمون، ضمن تطبیق با پیچیدگی‌های پیش‌بینی شده در روابط تحلیلی، کارایی آن‌ها را تأیید می‌نماید.

در ادامه به بررسی نحوه دسته‌بندی بسته‌ها توسط الگوریتم درخت سلسله‌مراتبی پرداخته می‌شود و ساختار آن از منظر موازات موردبررسی قرار می‌گیرد.

#### ۴- پیاده‌سازی موازی درخت سلسله‌مراتبی

در این بخش، نحوه موازی‌سازی درخت سلسله‌مراتبی با استفاده از واحد پردازش گرافیکی بررسی می‌شود. همان‌طور که در بخش دوم مقاله بیان شد، واحد پردازش گرافیکی دارای چندین نوع حافظه با تأخیرهای متفاوت دسترسی است. ذخیره‌سازی مجموعه فیلترها با سرآیند بسته‌ها در هر یک از این حافظه‌ها، به دلیل زمان دسترسی متفاوتی که پردازش‌های نخی در دسترسی به هر یک دارند، روی زمان دسته‌بندی بسته‌ها بسیار تأثیرگذار است. بنابراین، در ادامه به بررسی پیکربندی‌های متفاوت استفاده از حافظه‌های واحد پردازش گرافیکی می‌پردازیم.

است [۲۵]. آن‌ها در مقاله خود، به بررسی امکان پیاده‌سازی موازی این الگوریتم‌ها در واحد پردازش گرافیکی پرداخته‌اند.


C. Hung و همکاران دو الگوریتم دسته‌بندی BPF<sup>۴</sup> را با هشت سناریوی مختلف و RFC<sup>۴</sup> را با چهار سناریوی مختلف در استفاده از حافظه واحد پردازش گرافیکی پیاده‌سازی و ارزیابی کرده‌اند [۲۴]. آن‌ها تنها از سه فیلتر به‌عنوان مجموعه فیلتر برای دسته‌بندی ۶۵ میلیون بسته تصادفی جهت پیاده‌سازی و ارزیابی استفاده نمودند. نتایج این آزمایش‌های محدود، عملکرد بهتر الگوریتم BPF را نسبت به RFC نشان می‌دهد.

Y. Deng و همکاران یک مدل ترکیبی را با تجمیع هسته‌های واحد پردازش مرکزی و واحد پردازش گرافیکی روی یک تراشه، که هر دو به یک ساختار حافظه معمولی متشکل از حافظه SRAM و حافظه معمولی DRAM دسترسی داشتند، ارائه کرده‌اند [۲۶]. الگوریتم مورد استفاده در پژوهش آن‌ها، الگوریتم جستجوی خطی است. مقایسه دو روش پردازش ترکیبی و پردازش متوالی روی پردازنده مرکزی نشان می‌دهد که مدل ترکیبی دارای قدرت پردازشی بیش‌تر و تأخیر کم‌تر است.


در مقاله K. Kang، پیاده‌سازی الگوریتم‌های جستجوی خطی و DBS<sup>۱۱</sup> که مبتنی بر جدول درهم‌سازی است، در واحد پردازش گرافیکی و واحد پردازش مرکزی موردبررسی قرار گرفته است [۲۷]. ارزیابی صورت گرفته در مورد کارایی الگوریتم‌های فوق در مجموعه فیلتر ساختگی FW4 که توسط ابزار ClassBench [۲۸] تولید شده است، با تعداد مختلفی از ۱۰۰ تا ۱۰۰k فیلتر، نشان می‌دهد که مدت‌زمان دسته‌بندی بسته‌های آزمون در جستجوی خطی موازی‌شده به میزان قابل‌توجهی کم‌تر از الگوریتم DBS است.

S. Zhou و همکاران در سال ۲۰۱۴ میلادی، از یک الگوریتم مبتنی بر تجزیه، بنام بردار بیت<sup>۱۱</sup> استفاده کردند [۲۹]. الگوریتم ارائه‌شده از  $k$  پردازش نخی برای دسته‌بندی بسته‌ها استفاده می‌کند. در این الگوریتم موازی‌شده، با فرض داشتن  $n$  فیلتر، در صورت ورود یک بسته هر نخ مسئول بررسی تطبیق آن بسته با تعداد  $\frac{n}{k}$  فیلتر می‌باشد. نتیجه این مرحله، یافتن بهترین فیلتر منطبق با بسته در زیرمجموعه فیلترهای مذکور است. این نتیجه به‌صورت یک بردار بیتی که در آن بیت متناظر با فیلتر مذکور مقدار یک دارد در گام بعدی مورد استفاده قرار می‌گیرد. با عطف  $k$  بردار بیتی حاصل، نتیجه نهایی که بهترین فیلتر منطبق با بسته است مشخص می‌شود. نتایج تحقیق مذکور، بیانگر بالا بودن کارایی الگوریتم پیشنهادی نسبت به نسخه متوالی آن روی واحد پردازش مرکزی است.


M. Varvello و همکاران در سال ۲۰۱۴ از واحد پردازش گرافیکی برای افزایش سرعت الگوریتم‌های جستجوی خطی و جستجوی فضای چندتایی استفاده کردند [۳۰]. در موازی‌سازی پیشنهادی توسط آن‌ها، سرعت اجرای الگوریتم جستجوی خطی و الگوریتم جستجوی فضای چندتایی به ترتیب ۷ و ۱۱ برابر افزایش داشته است.




(ب) سناریو دوم: تقسیم مجموعه فیلتر به بخش های مساوی - گروه بندی نخها در دو بلوک - انتقال درخت فیلترها به حافظه اشتراکی.




(الف) سناریو اول: درخت به صورت یکپارچه - گروه بندی نخها در یک بلوک - درخت و مجموعه فیلتر در حافظه سراسری



(د) سناریو چهارم: تقسیم مجموعه فیلتر با هدف استفاده کامل از حافظه اشتراکی - گروه بندی نخها در دو بلوک - انتقال درخت فیلترها به حافظه اشتراکی



(ج) سناریو سوم: تقسیم مجموعه فیلتر به بخش های مساوی - گروه بندی نخها در دو بلوک - انتقال درخت و مجموعه فیلتر به حافظه اشتراکی.



(ه) سناریو پنجم، تقسیم مجموعه فیلتر با هدف استفاده کامل از حافظه اشتراکی - گروه بندی نخها در دو بلوک - انتقال درخت و مجموعه فیلتر به حافظه اشتراکی

شکل ۴: سناریوهای پیشنهادی جهت استفاده از حافظه های پردازنده گرافیکی در پردازنده گرافیکی GT 425M

پردازنده گرافیکی را نشان می‌دهد. با توجه به اینکه تعداد SMها در پردازنده GTX 750 دو برابر تعداد SMها در پردازنده GT 425M است، در اجرای سناریوهای دوم تا پنجم بر روی این پردازنده، از چهار بلوک همزمان می‌توان استفاده نمود. نحوه استفاده از حافظه اشتراکی در ادامه به تشریح سناریوهای پیشنهادی می‌پردازیم.

- سناریو اول: در این سناریو ساختار درخت، فیلترها و سرآیند بسته‌ها به همراه یک آرایه به طول تعداد بسته‌ها جهت ذخیره نتایج دسته‌بندی در حافظه سراسری پردازنده گرافیکی نگهداری می‌شوند. دلیل نگهداری این مقادیر در حافظه سراسری، قابل دسترس بودن آن برای تمام نخ‌ها است. این سناریو در شکل ۴-الف نشان داده شده است. با توجه به شیوه الگوریتم ۱ ورودی این الگوریتم مجموعه فیلترها  $R$ ، ساختار درخت  $T$  و بسته‌ها  $H$  است. هسته، اندیس بهترین فیلتر منطبق شده با هر بسته را در آرایه خروجی  $ruleIndexArray$  ذخیره می‌کند. پس از کپی ساختار درخت سلسله‌مراتبی، مجموعه فیلترها و بسته‌ها از حافظه میزبان به حافظه سراسری پردازنده گرافیکی (خط ۱)، عملیات دسته‌بندی شروع می‌شود (خط‌های ۲-۱۲). عملیات اصلی دسته‌بندی در حلقه  $for$  انجام می‌شود. هر نخ از اندیس خود و آدرس شروع بسته‌ها برای انتخاب یک بسته و دسته‌بندی آن استفاده می‌کند (خط ۳). در صورتی که اندیس به دست آمده، از تعداد کل بسته‌ها کم‌تر باشد، نخ مذکور یک بسته را از حافظه

الگوریتم ۲: پیاده‌سازی درخت سلسله‌مراتبی با استفاده از حافظه سراسری و اشتراکی

```

Input: rules  $R$ ,  $H$ - trie  $T$ , headers  $H$ 
Output:  $ruleIndexArray$ 
Data: rules  $R'$ , tree  $T'$  in shared memory
Pre-processing: // performed within host (CPU)
1: break  $R$  into several  $R_i$  according to the scenario
2: construct all  $T_i$ s from corresponding  $R_i$ s
Transfer: // from host to global memory of GPU
3:  $global\ memory \leftarrow host\ memory(R_i, T_i, H)$  // for all  $i$ 
4:  $treeOffset \leftarrow 0$ 
5:  $nTrees \leftarrow number\ of\ T_i\ s, i \leftarrow 0$ 
6: while  $treeOffset < nTrees$  do
7:    $T' \leftarrow global\ memory(T_i, blockIdx, treeOffset)$ 
8:    $R' \leftarrow global\ memory(R_i, blockIdx, treeOffset)$ 
9:    $SyncThreads()$ 
10: for all  $j \in [0, \frac{|H|}{1024}]$  do
11:    $tid \leftarrow threadIdx + j * 1024, rIdx \leftarrow Null$ 
12:   if  $tid < |H|$  then
13:      $P \leftarrow ReadPacket(tid)$ 
14:      $rIdx \leftarrow Classify(P, T', R')$ 
15:     if  $rIdx \neq Null$  then
16:        $AtomicMax(ruleIndexArray(tid), rIdx)$ 
17:     end if
18:   end if
19:    $j \leftarrow j + 1$ 
20: end for
21:  $SyncThreads()$ 
22:  $treeOffset \leftarrow treeOffset + |Blocks|$ 
23: end while

```

جدول ۲: مشخصات سناریوها

سناریو	درخت		فیلترها		پر بودن حافظه اشتراکی
	حافظه سراسری	حافظه اشتراکی	حافظه سراسری	حافظه اشتراکی	
سناریو اول	X		X		
سناریو دوم		X	X		
سناریو سوم		X		X	
سناریو چهارم		X	X		X
سناریو پنجم		X		X	X

برای موازی‌سازی عمل دسته‌بندی بسته‌ها لازم است که ابتدا درخت متناظر با فیلترهای موجود توسط واحد پردازش مرکزی ساخته شود. سپس ساختار درخت، فیلترها، سرآیند بسته‌ها و آرایه‌ای جهت ذخیره‌سازی نتایج دسته‌بندی از حافظه میزبان به حافظه سراسری پردازنده گرافیکی کپی می‌شوند. در صورت انتخاب حافظه اشتراکی واحد پردازش گرافیکی برای ذخیره‌سازی مجموعه فیلترها و ساختار درخت تصمیم سلسله‌مراتبی، اگر اندازه حافظه مورد نیاز درخت فیلترها بزرگ‌تر از اندازه حافظه اشتراکی باشد و درخت به صورت یکپارچه در حافظه اشتراکی جای نگیرد، لازم است درخت به بخش‌های کوچک‌تر تقسیم شده و هر بخش جداگانه به حافظه اشتراکی منتقل شود. در این راستا سناریوهای متفاوتی می‌توان ارائه نمود. این سناریوها در جدول ۲ معرفی شده است.

در حالت اول که به عنوان سناریو اول پیشنهاد می‌شود، ساختار درخت به صورت یکپارچه به همراه مجموعه فیلتر متناظر، در حافظه سراسری پردازنده گرافیکی قرار می‌گیرد اما در حالت دوم برای استفاده از حافظه اشتراکی، درخت فیلترها به زیردرخت‌هایی با اندازه کوچک‌تر یا مساوی با اندازه حافظه اشتراکی شکسته می‌شود. در شکل ۴ نحوه استفاده از حافظه‌های سراسری و اشتراکی پردازنده گرافیکی GT 425M توسط سناریوهای مذکور نمایش داده شده است. لازم به ذکر است در این مقاله، از پردازنده گرافیکی GTX 750 نیز برای اجرای سناریوهای مذکور استفاده شده است. جدول ۳ مشخصات هر دو

الگوریتم ۱: پیاده‌سازی درخت سلسله‌مراتبی با استفاده از حافظه سراسری

```

Input: rules  $R$ ,  $H$ - trie  $T$ , headers  $H$ 
Output:  $ruleIndexArray$ 
1:  $global\ memory \leftarrow host\ memory(R, T, H)$ 
2: for all  $i \in [0, \frac{|H|}{1024}]$  do
3:    $tid \leftarrow threadIdx + i * 1024, rIdx \leftarrow Null$ 
4:   if  $tid < |H|$  then
5:      $P \leftarrow ReadPacket(tid)$ 
6:      $rIdx \leftarrow Classify(P, T, R)$ 
7:     if  $rIdx \neq Null$  then
8:        $ruleIndexArray(tid, rIdx)$ 
9:     end if
10:  end if
11:   $i \leftarrow i + 1$ 
12: end for

```

جدول ۳: مشخصات سیستم‌ها

مشخصات سیستم‌ها		مشخصات سیستم‌ها		
CPU	Intel(R) Core™ i7Q 740 @ 1.73GHz			
RAM	4 GB			
Operation System	Windows 7 Ultimate, 64-bit (Service Pack 1)			
GPU	Model	Nvidia GT 425M	Nvidia GTX 750	Nvidia K20
	Architecture	Fermi	Maxwell	Kepler
	Cuda Cores	96(48 CUDA Cores/SM)	512(128 CUDA Cores/SM)	2496(192 CUDA Cores/SM)
	Graphics clock	560 MHz	1020MHz	705MHz
	Memory Clock (effective)	1.6 GHz	5GHz	5.2 GHz
	Processing Power (GFLOPS)	215.04	1044	4106
	Memory bandwidth	25.6 GB/s	80 GB/s	208 GB/s
	SMs	2	4	13
	Bus width (bit)	128	128	320

آدرس شروع آن‌ها به ترتیب در متغیرهای  $n$  و  $treeOffset$  قرار می‌گیرد.

در این الگوریتم هر بلوک مسئول بررسی در مقابل یک ساختار واحد از درخت سلسله‌مراتبی است. خط‌های ۱۰-۲۰ عملیات دسته‌بندی را انجام می‌دهند. در این الگوریتم، هر نخ با توجه به تعداد کل بسته‌ها، تعداد مشخصی بسته را دسته‌بندی می‌کند. در این الگوریتم هر نخ یک بسته را انتخاب کرده و آن را با استفاده از درخت  $T'$  و زیرمجموعه فیلترهای  $R'$  موجود در بلوک خود دسته‌بندی می‌کند. بعد از منطبق شدن بسته با یک فیلتر، خط‌های ۱۵-۱۷ اندیس فیلتر منطبق شده دارای بالاترین اولویت را در آرایه خروجی می‌نویسد. تابع  $AtomicMax(a, b)$  اگر مقدار  $b$  بزرگ‌تر از  $a$  باشد، مقدار  $b$  را در  $a$  ذخیره می‌کند. این تابع از شرایط رقابت بین بلوک‌ها جلوگیری می‌کند. در خط ۲۱ فراخوانی تابع  $Synchthreads()$  تضمین می‌کند که تمام نخ‌های بلوک، عملیات دسته‌بندی خود را با درخت و فیلترهای موجود در حافظه اشتراکی قبل از کپی ساختار درخت و فیلترهای جدید تمام کرده باشند. در انتها، آدرس درخت‌ها به تعداد بلوک‌ها افزایش می‌یابد تا عملیات بررسی تطبیق بسته ورودی روی بقیه درخت‌های کوچک نیز انجام شود. در ادامه به بررسی جزئیات سناریوها پرداخته و ویژگی‌های هریک را به‌دقت بررسی می‌کنیم.

- سناریو دوم: در این سناریو همان‌طور که در شکل ۴-ب نشان داده شده است، مجموعه فیلترهایی که در حافظه سراسری قرار دارند به چندین قسمت مساوی تقسیم می‌شود. هدف این تقسیم‌بندی آن است که با هر یک از زیرمجموعه فیلترهای ایجاد شده، درختی با حداکثر ۲۴۵۷ گره ایجاد شود. زیرا دو بلوک با ۴۸ کیلوبایت حافظه اشتراکی در هرکدام در نظر گرفته شده است. از طرفی هر گره درخت نیاز به ۲۰ بایت فضا جهت ذخیره‌سازی دارد. بنابراین در هر بلوک حداکثر درختی با ۲۴۵۷ گره می‌توان ذخیره کرد. در هر مرحله از اجرای الگوریتم، به تعداد بلوک‌ها، درخت از زیرمجموعه فیلترهای متناظر ساخته شده به حافظه اشتراکی بلوک‌ها کپی می‌شوند. در این روش چون فیلترها به‌صورت مساوی تقسیم شده‌اند حافظه اشتراکی به‌صورت بهینه استفاده نمی‌شود.

سراسری برداشته و عمل دسته‌بندی را بر اساس درخت  $T$  و مجموعه فیلترهای  $R$  که هر دو در حافظه سراسری هستند انجام می‌دهد. از آنجا که ممکن است بسته ورودی با چند فیلتر تطبیق داشته باشد، اندیس متناظر با بهترین فیلتر تطبیقی به‌عنوان خروجی در خانه متناظر با بسته، در آرایه  $ruleIndexArray$  ذخیره می‌شود. در هر تکرار حلقه  $for$ ، ۱۰۲۴ نخ به‌صورت مجزا ۱۰۲۴ بسته را دسته‌بندی می‌کنند و این عملیات تا زمانی که تمام بسته‌ها دسته‌بندی شوند تکرار می‌گردد. در این سناریو جهت ایجاد شرایط پیاده‌سازی یکسان با سناریوهای دیگر و فراهم نمودن امکان مقایسه کارایی، تنها یک بلوک با ۱۰۲۴ نخ، استفاده می‌شود.

در حالت دوم برای استفاده از حافظه اشتراکی، پس از شکستن مجموعه فیلتر و ایجاد زیردرخت‌هایی با اندازه کوچک‌تر یا مساوی با اندازه حافظه اشتراکی، آن‌ها را با/بدون مجموعه فیلتر متناظر به‌صورت متوالی به حافظه اشتراکی انتقال داده و بسته‌ها را بر اساس آن‌ها دسته‌بندی می‌کنیم. در این حالت، می‌توان سناریوهای دوم تا پنجم را بر اساس جای‌گشت‌های جدول ۲ برای انتقال زیردرخت‌ها و مجموعه فیلترهای متناظر به حافظه اشتراکی تعریف نمود. مکانیسم کلی استفاده از حافظه اشتراکی به‌صورت زیر است. با توجه به محدودیت فضای حافظه اشتراکی و تعداد بلوک‌ها، ابتدا فیلترها به چندین قسمت تقسیم می‌شوند و سپس با هر تعداد فیلتر یک درخت سلسله‌مراتبی ایجاد می‌شود. شبه‌کد این مکانیسم در الگوریتم ۲ نشان داده شده است. ورودی این الگوریتم مجموعه فیلترهای  $R$ ، ساختار درختی  $T$  و بسته‌های  $H$  است. پردازش بسته، اندیس بهترین فیلتر منطبق شده با هر بسته را در آرایه خروجی  $ruleIndexArray$  ذخیره می‌کند. با توجه به محدودیت حافظه اشتراکی، در خط‌های ۱ و ۲، مجموعه فیلتر به زیرمجموعه‌های مجزایی تقسیم شده و درخت‌های سلسله‌مراتبی کوچک‌تر متناظر با هر زیرمجموعه از فیلترها ایجاد می‌شود. سپس، درخت‌های سلسله‌مراتبی کوچک‌تر  $T'$ ، زیرمجموعه فیلترهای متناظر با آن‌ها  $R'$ ، بسته‌ها و آرایه خروجی به حافظه سراسری دستگاه ارسال می‌شوند (خط ۳). در خط‌های ۴ و ۵ از الگوریتم، تعداد کل درخت‌ها و



روی مجموعه فیلتر از دیدگاه کارایی تحلیل و ارزیابی می‌شود.

#### ۵-۱- ابزار ClassBench

ابزار ClassBench، یک شبیه‌ساز جهت تولید مجموعه فیلترهایی با توزیع‌های دلخواه در فضای هندسی فیلترها است. این ابزار متناظر با فیلترهای تولیدشده، سرآیندهایی ساختگی را نیز تولید می‌کند. در واقع، این ابزار با پارامترهای توزیعی که به‌عنوان ورودی به آن داده می‌شود فیلترها را ایجاد می‌کند. وجود این شبیه‌ساز نیاز توسعه‌دهندگان الگوریتم‌های دسته‌بندی بسته‌ها را به فیلترهای واقعی و ناهمگون موجود در دیواره‌های آتش، زنجیره‌های IP و لیست‌های کنترل دسترسی برطرف می‌نماید. مرور تحقیقات انجام‌شده در زمینه دسته‌بندی بسته‌ها نشان می‌دهد تحقیقات معدودی همچون [۲۴] مجموعه فیلترها و بسته‌های موردنیاز خود را به روش تصادفی تولید نموده‌اند. در اکثر تحقیقات [۲۶، ۲۷، ۳۱-۲۹]، به دلیل نیاز به فیلترها و بسته‌هایی که از لحاظ ویژگی‌های ساختاری و توزیع آماری به واقعیت نزدیک باشند از ابزار ClassBench جهت تولید ساختار داده‌های موردنیاز استفاده شده است. در این مقاله نیز از ابزار مذکور استفاده نموده و مجموعه فیلتر متناظر با پارامتر IPC2 حاوی تعداد 1k فیلتر به همراه تعداد 8k تا 64k بسته را جهت ارزیابی سناریوهای تولید نموده ایم.

سناریوهای پیشنهادی روی سیستمی با مشخصات مندرج در جدول ۳ پیاده‌سازی شده است. در این پیاده‌سازی بستر برنامه‌نویسی کودا نسخه ۶/۵ مبتنی بر زبان C به کار گرفته شده است.

#### ۵-۲- تقسیم و بررسی مجموعه فیلتر IPC در سناریوهای مختلف

مجموعه فیلتر IPC2 بعد از حذف فیلترهای تکراری دارای ۶۳۴ فیلتر متفاوت است. درخت سلسله‌مراتبی ایجادشده متناظر با مجموعه فیلترهای مذکور دارای ۷۲۱۵ گره است. از آنجا که هر گره در ساختار درخت نیاز به ۲۰ بایت فضای حافظه جهت ذخیره‌سازی دارد، کل درخت تقریباً به ۱۴۱ کیلوبایت فضای حافظه جهت ذخیره‌سازی نیاز دارد. بنابراین، جهت استفاده از حافظه اشتراکی و با توجه به محدودیت فضای آن، باید مجموعه فیلتر را به چندین قسمت تقسیم کرده و درختان سلسله‌مراتبی کوچک‌تری ایجاد کرد. همان‌طور که در جدول ۴ نشان داده شده است، تعداد درختان سلسله‌مراتبی و اندازه آن‌ها

سناریو سوم: در زمان دسته‌بندی، وقتی که در مسیر جستجوی درخت فیلتری منطبق با آدرس‌های IP بسته وجود داشته باشد، پردازش نخی که مسئول دسته‌بندی بسته است، فیلدهای دیگر فیلتر را جهت تطبیق با بسته مقایسه می‌کند. اثر این مراجعات زیاد به فیلترها افزایش زمان دسته‌بندی بسته‌ها است. با در نظر گرفتن این موضوع و با توجه به این که تأخیر دسترسی به حافظه سراسری بسیار بالاتر از حافظه اشتراکی است، بهتر است که فیلترها در حافظه اشتراکی ذخیره شوند. بنابراین، در سناریوی سوم با ذخیره فیلترها در حافظه اشتراکی تأخیر دسترسی نخبه به فیلترها کاهش می‌یابد و در نتیجه باعث افزایش سرعت دسته‌بندی می‌شود. در این سناریو، مجموعه فیلترها به زیرمجموعه‌هایی هم-اندازه، تقسیم می‌شوند: این تقسیم‌بندی به‌گونه‌ای انجام می‌شود که هر زیرمجموعه فیلترها و درخت متناظر با آن با هم در حافظه اشتراکی جای گیرند. این سناریو در شکل ۴-ج نشان داده شده است.

سناریو چهارم: در چهارمین سناریو فیلترها به‌صورتی تقسیم می‌شوند که کل فضای حافظه اشتراکی استفاده نشود. در این صورت، تعداد درخت‌ها و گره‌های تکراری و در نتیجه تعداد دفعات پر و خالی شدن حافظه اشتراکی به حداقل می‌رسد. در این سناریو، همانند سناریوی دوم، فیلترها در حافظه سراسری هستند. شکل ۴-د این سناریو را نشان می‌دهد.

سناریو پنجم: در آخرین سناریو، مجموعه فیلترها به‌گونه‌ای تقسیم‌بندی می‌شوند که گره‌های آن درخت به‌همراه هر زیرمجموعه حاصل تقسیم‌بندی به‌همراه درخت سلسله‌مراتبی نظیرش در حافظ اشتراکی جای گیرند و از کل این حافظه بیش‌ترین استفاده شود. شکل ۴-ه این سناریو را نشان می‌دهد.

#### ۵- پیاده‌سازی و ارزیابی

در این بخش ابتدا ابزار ClassBench [۲۸] به اختصار معرفی می‌شود. از این ابزار برای تولید مجموعه فیلترهای ساختگی و سرآیندهای ساختگی استفاده می‌شود. سپس، شرایط لازم برای دسته‌بندی درخت سلسله‌مراتبی در واحد پردازش مرکزی و واحد پردازش گرافیکی بررسی می‌شود. در ادامه پیچیدگی زمانی، حافظه‌ای و پردازنده سناریوهای پیشنهادی بررسی شده و با توجه به آن‌ها، نتایج پیاده‌سازی الگوریتم

جدول ۴: مشخصات مجموعه فیلتر IPC در سناریوهای مختلف - تعداد گره‌های هر زیردرخت (۶۳۴ فیلتر - ۷۲۱۵ گره)

زیردرخت سناریو	۱	۲	۳	۴	۵	۶	۷	۸	۹	۱۰	مجموع گره‌های زیردرختن	
											درصد گره‌های تکراری	تعداد گره‌های تکراری
سناریو دوم	۱۹۳۰	۲۱۱۴	۲۱۲۹	۱۸۹۵	۱۵۲۵	۶۹۴	۷۸۹	۷۰۱	۵۸۶	۶۲۳	۱۲۹۸۶	۷۹/۹۹%
سناریو سوم	۱۹۳۰	۲۱۱۴	۲۱۲۹	۱۸۹۵	۱۵۲۵	۶۹۴	۷۸۹	۷۰۱	۵۸۶	۶۲۳	۱۲۹۸۶	۷۹/۹۹%
سناریو چهارم	۲۴۵۳	۲۴۴۳	۲۴۵۲	۲۴۵۲	۱۱۸۱						۱۰۹۷۸	۵۲/۱۵%
سناریو پنجم	۲۳۵۲	۲۳۶۹	۲۳۴۶	۲۳۳۹	۱۴۸۶						۱۰۸۹۲	۵۰/۹۶%

جدول ۵: پارامترهای مدل ترکیبی [۴۱]

پارامتر	تعریف
Q	تعداد پردازنده‌های روی هر SM
Z	اندازه حافظه اشتراکی در هر SM
L	زمان دسترسی به حافظه سراسری
C	حداکثر تعداد دسترسی‌های هم‌زمان به حافظه
P	مجموع هسته‌های پردازشی
X	بیشینه پردازش‌های نخه مجاز بر روی هر هسته پردازشی
T <sub>i</sub>	تعداد کل عملیات در برنامه سری
M	تعداد انتقال خواندن و نوشتن / به حافظه (پیچیدگی حافظه)
τ	تعداد پردازش‌های نخه به ازای هر هسته
n	تعداد فیلترهای دسته‌بند
a	تعداد بسته‌های ورودی
B <sub>a</sub>	تعداد بلوک‌های فعال بر روی هر SM
B <sub>i</sub>	تعداد کل بلوک‌های مورد نیاز برای یک بار اجرای موازی الگوریتم

بستر پردازنده‌های گرافیکی ارائه شده است. برخی از مدل‌ها همچون TMM<sup>۱۳</sup> [۳۳]، PGM<sup>۱۴</sup> [۳۴]، BSP<sup>۱۵</sup> [۳۵]، HMM<sup>۱۶</sup> [۳۶]، DMM<sup>۱۷</sup> [۳۷]، UMM<sup>۱۸</sup> [۳۷] و MMM<sup>۱۹</sup> [۳۸] به صورت مجانبی عمل می‌نمایند؛ به عبارت دیگر، این مدل‌ها علاوه بر ویژگی‌های الگوریتم موازی برخی ویژگی‌های اصلی مربوط به معماری پردازنده گرافیکی را در محاسبه پیچیدگی محاسباتی و پیچیدگی حافظه‌ای در نظر می‌گیرند. به عنوان مثال، در مدل TMM با فرض کامل بودن زمان بندی، بیشینه پیچیدگی محاسباتی و پیچیدگی حافظه تقریب زده می‌شود.

در مقابل، برخی دیگر از مدل‌های تحلیلی بنام مدل‌های کالیبره، جزئیات بیش تری را که در مدل‌های مجانبی اهمیت ندارند در تحلیل کارایی خود وارد نموده و با دقت بیش تری به تحلیل پیچیدگی و تقریب کارایی الگوریتم موازی روی پردازنده گرافیکی می‌پردازند. به عنوان

متناظر با هر سناریو از سناریوهای پنج گانه متفاوت است. به عنوان مثال، در سناریو دوم، ۱۰ درخت سلسله‌مراتبی از کل مجموعه فیلتر ایجاد شده است. در صورت استفاده از دو بلوک در این سناریو، عمل دسته‌بندی در پنج مرحله با کپی کردن درخت‌ها در حافظه اشتراکی بلوک‌ها انجام می‌گیرد. مجموع گره‌های این زیردرختان نسبت به درخت یکپارچه این مجموعه فیلتر دارای ۷۹/۹۹ درصد گره اضافی است. بنابراین زمان دسته‌بندی این سناریو نسبت به سناریو اول افزایش خواهد یافت. تعداد درختان در سناریوی سوم برابر با سناریوی دوم است با این تفاوت که در سناریوی سوم قسمتی از حافظه اشتراکی، برای ذخیره سازی فیلترهای متناظر با درخت استفاده شده است. در چهارمین سناریو با توجه به اینکه تقسیم بندی فیلترها به گونه ای است که از کل حافظه اشتراکی استفاده می‌شود، تعداد زیر درختان به پنج کاهش یافته است. از این رو سناریو چهارم در صورت تعریف دو بلوک، با سه مرحله کپی کردن ساختار درخت از حافظه سراسری به حافظه اشتراکی عمل دسته بندی را انجام می‌دهند. در آخر سناریو پنجم همانند سناریو چهارم است، با این تفاوت که مجموعه فیلترها نیز در حافظه اشتراکی قرار گرفته‌اند. در نتیجه، سناریو پنجم نسبت به سناریو چهارم سریع تر است.

در ادامه ضمن بررسی مدل‌های پیچیدگی الگوریتم‌های موازی روی پردازنده‌های گرافیکی، پیچیدگی زمانی و حافظه‌ای سناریوهای پیشنهادی را بررسی می‌کنیم.

### ۳-۵- تحلیل پیچیدگی

یکی از ابزارهای مهم برای پیش بینی و تحلیل کارایی الگوریتم‌ها، محاسبه پیچیدگی زمانی و حافظه‌ای آن‌ها است [۳۲]. مدل‌های تحلیلی متفاوتی برای بررسی کارایی الگوریتم‌های موازی سازی شده در

جدول ۶: مقادیر پارامترهای مورد نیاز جهت محاسبه پیچیدگی سناریوهای پیشنهادی و مدل Zhou

سناریو	پردازنده گرافیکی	سناریو	P	Q	B <sub>a</sub>	B <sub>i</sub>	T <sub>i</sub>	τ
سناریوهای پیشنهادی	GT 425 M	اول	۹۶	۴۸	۱/۲	۱	O((log n) <sup>2</sup> )	10/7 = 1.428
		دوم						
		سوم						
		چهارم						
		پنجم						
ششم								
سناریوهای پیشنهادی	GTX 750	اول	۵۱۲	۱۲۸	۱/۴	۱	O((log n) <sup>2</sup> )	2 = 2
		دوم						
		سوم						
		چهارم						
		پنجم						
ششم								
Zhou	K20		۲۴۹۶	۱۹۲	۱	۱۳	O(5 log n + n)	5/3 = 1.666

جدول ۷: پیچیدگی زمانی، پیچیدگی حافظه و پیچیدگی پردازنده سناریوهای پیشنهادی

پیچیدگی پردازنده	پیچیدگی حافظه	پیچیدگی زمانی	سناریو	پردازنده گرافیکی
$O(a)$	$O((\log n)^2 + n) \times 100$	$\max\left(O((\log n)^2 + n), \frac{O((\log n)^2 + n) \times 100}{10.7}\right) \times \frac{1}{96}$	اول	GT 425 M
$O(a \times t)$	$O(n^2 + n) \times 100 + O((\log n)^2)$	$\max\left(O((\log n)^2 + n), \frac{O(n^2 + n) \times 100 + O((\log n)^2)}{21.3}\right) \times \frac{5}{96}$	دوم	
	$O(n^2) \times 100 + O((\log n)^2 + n)$	$\max\left(O((\log n)^2 + n), \frac{O(n^2) \times 100 + O((\log n)^2 + n)}{21.3}\right) \times \frac{5}{96}$	سوم	
	$O(n^2 + n) \times 100 + O((\log n)^2)$	$\max\left(O((\log n)^2 + n), \frac{O(n^2 + n) \times 100 + O((\log n)^2)}{21.3}\right) \times \frac{3}{96}$	چهارم	
	$O(n^2) \times 100 + O((\log n)^2 + n)$	$\max\left(O((\log n)^2 + n), \frac{O(n^2) \times 100 + O((\log n)^2 + n)}{21.3}\right) \times \frac{3}{96}$	پنجم	
$O(a)$	$O((\log n)^2 + n) \times 100$	$\max\left(O((\log n)^2 + n), \frac{O((\log n)^2 + n) \times 100}{2}\right) \times \frac{1}{512}$	اول	GTX 750
$O(a \times t)$	$O(n^2 + n) \times 100 + O((\log n)^2)$	$\max\left(O((\log n)^2 + n), \frac{O(n^2 + n) \times 100 + O((\log n)^2)}{8}\right) \times \frac{3}{512}$	دوم	
	$O(n^2) \times 100 + O((\log n)^2 + n)$	$\max\left(O((\log n)^2 + n), \frac{O(n^2) \times 100 + O((\log n)^2 + n)}{8}\right) \times \frac{3}{512}$	سوم	
	$O(n^2 + n) \times 100 + O((\log n)^2)$	$\max\left(O((\log n)^2 + n), \frac{O(n^2 + n) \times 100 + O((\log n)^2)}{8}\right) \times \frac{2}{512}$	چهارم	
	$O(n^2) \times 100 + O((\log n)^2 + n)$	$\max\left(O((\log n)^2 + n), \frac{O(n^2) \times 100 + O((\log n)^2 + n)}{8}\right) \times \frac{2}{512}$	پنجم	

از همه تعداد بلوک‌های موردنیاز، بلوک‌های موجود به تعداد  $\left[\frac{QB_r}{PB_a}\right]$  پر و خالی شوند. این عامل که بیانگر تعداد دفعات جایگزینی بلوک‌های فعال است، در دومین عبارت رابطه (۱) لحاظ شده است. مجموع تعداد تراکنش‌های حافظه، پیچیدگی حافظه نامیده می‌شود که با (ML) در رابطه (۱) نمایش داده می‌شود [۴۱].

در جدول ۶ مقادیر پارامترهای موردنیاز برای محاسبه پیچیدگی سناریوهای پیشنهادی به تفکیک پردازنده‌های گرافیکی مختلف ارائه شده است. بر همین اساس، جدول ۷ پیچیدگی محاسباتی، حافظه‌ای و پردازنده‌ای سناریوهای مذکور را نشان می‌دهد.

پیچیدگی عملیات انتقال درخت و مجموعه فیلترها از حافظه سراسری به حافظه اشتراکی، جستجو در درخت سلسله‌مراتبی و بررسی تطبیق فیلدهای دیگر به ترتیب  $O(n^2 + n)$ ،  $O((\log n)^2)$  و  $O(n)$  است. همچنین، ضرایب نرمال ۱۰۰ و ۱ متناظر با تأخیر دسترسی به حافظه سراسری و اشتراکی در محاسبه پیچیدگی حافظه استفاده شده است.

در جدول ۸ پیچیدگی پردازنده متناظر با هر سناریو نیز درج شده است. پیچیدگی پردازنده نشان‌دهنده حداکثر تعداد هسته‌های پردازشی است که برای اجرای سناریوی موازی می‌توان استفاده نمود [۴۲]. در سناریو اول این پارامتر متناسب با تعداد بسته‌ها  $O(a)$  و در سناریوهای دیگر به دلیل وابستگی به تعداد بسته‌ها و تعداد زیردرخت‌ها  $O(a \times t)$  است.

نمونه، مدل ارائه‌شده توسط Hong و همکاران [۳۹] یا مدل [۴۰] و همکاران، از روش کالیبره استفاده نموده‌اند. از مشکلات این مدل آن است که دستیابی به برخی پارامترهای موردنیاز در روابط تحلیلی نیاز به دانش عمیق در مورد جزئیات سخت‌افزاری پردازنده گرافیکی دارد. مشکل دیگر این مدل آن است که تأثیر برخی پارامترها، نظیر نرخ برخورد در حافظه نهان پردازنده گرافیکی را در نظر نمی‌گیرد.

اخیراً، مدل جدیدی توسط Lin Ma و همکاران [۴۱] برای تحلیل پیچیدگی الگوریتم‌های موازی روی پردازنده‌های گرافیکی پیشنهاد شده است. این مدل از ترکیب مدل مجانبی با مدل کالیبره به دست می‌آید. در این مدل، علاوه بر تحلیل مجانبی، پارامترهایی نظیر زمان پردازش سری، تعداد هسته‌های پردازنده، تعداد انتقال‌های به/از حافظه و تعداد پردازش‌های نخی در هر هسته در کنار تأثیر حافظه نهان و زمان‌بند سیستم چندپردازنده در نظر گرفته می‌شود. در این مقاله مدل ترکیبی فوق به همراه پارامترهای جدول ۵ استفاده شده است. در مدل ترکیبی، زمان کلی اجرای الگوریتم روی پردازنده گرافیکی با رابطه زیر بیان می‌شود:

$$Time \propto \max\left(T_1, \frac{ML}{\tau}\right) \times \left[\frac{QB_r}{PB_a}\right] \times \frac{1}{P} \quad (1)$$

در رابطه (۱)، وابستگی مجانبی به پارامترهای پیچیدگی محاسباتی و تعداد دسترسی‌ها به حافظه به ترتیب با عبارت‌های  $T_1$  و  $\frac{ML}{\tau}$  بیان می‌شوند. دقت کنید که  $T_1$  و  $M$  به نوع الگوریتم و سناریو انتخابی بستگی دارد. همچنین، با توجه به اینکه  $P/Q$  برابر تعداد SMها است، در صورتی  $B_r > B_a \times P/Q$ ، لازم است برای تکمیل پردازش و استفاده

جدول ۸: نتایج پیاده سازی الگوریتم درخت سلسله مراتبی روی سناریوهای متفاوت

GeForce GTX 750					GeForce GT 425M					سناریو	تعداد بسته
سناریو پنجم	سناریو چهارم	سناریو سوم	سناریو دوم	سناریو اول	سناریو پنجم	سناریو چهارم	سناریو سوم	سناریو دوم	سناریو اول		
۳/۷۹	۶/۰۴	۶/۷	۶/۸۴	۳/۳۵	۴/۱۹	۷/۳۷	۱۰/۵۳	۱۰/۵۸	۳/۸۶	زمان محاسبه هسته (میلی ثانیه)	۸ k
۰/۹۴	۰/۴۹	۰/۸۸	۰/۹۲	۰/۴۹	۱/۸	۱/۳۹	۲/۱۴	۲/۵۵	۰/۸۶	زمان انتقال (میلی ثانیه)	
۴/۷۳	۶/۵۳	۷/۵۹	۷/۷۵	۳/۸۳	۵/۹۹	۸/۷۷	۱۲/۶۷	۱۳/۱۳	۴/۷۲	مجموع زمان (میلی ثانیه)	
۰/۴۶	۰/۷۴	۰/۸۲	۰/۸۳	۰/۴۱	۰/۵۱	۰/۹	۱/۲۸	۱/۲۹	۰/۴۷	تأخیر پردازش بسته (ms)	
۲/۰۶	۱/۲۹	۱/۱۷	۱/۱۴	۲/۳۳	۱/۸۶	۱/۰۶	۰/۷۴	۰/۷۴	۲/۰۲	گذرداد (MPPS)	
۵/۳۸	۳/۳۸	۳/۰۴	۲/۹۸	۶/۰۹	۴/۸۷	۲/۷۷	۱/۹۴	۱/۹۴	۵/۲۸	تسریع	۱۶ k
۶/۳۴	۱۱/۴۳	۱۲/۹۸	۱۳/۱۵	۵/۱۹	۷/۸۱	۱۴/۰۳	۱۷/۸۷	۱۸/۰۵	۷/۲۵	زمان محاسبه هسته (میلی ثانیه)	
۰/۹۵	۰/۵۷	۰/۹۱	۱/۰۳	۰/۵۱	۲/۰۹	۱/۸۵	۲/۱۷	۲/۰۲	۱/۱۹	زمان انتقال (میلی ثانیه)	
۷/۳۳	۱۲	۱۳/۸۹	۱۴/۱۹	۵/۱۹	۹/۹	۱۵/۸۸	۲۰/۰۴	۲۰/۰۷	۸/۴۳	مجموع زمان (میلی ثانیه)	
۰/۳۹	۰/۷	۰/۷۹	۰/۸	۰/۳۲	۰/۴۸	۰/۸۶	۱/۰۹	۱/۱	۰/۴۴	تأخیر پردازش بسته (ms)	
۲/۴۶	۱/۳۷	۱/۲	۱/۱۹	۳/۰۱	۲	۱/۱۱	۰/۸۷	۰/۸۶	۲/۱۵	گذرداد (MPPS)	
۵/۸۳	۳/۲۴	۲/۸۵	۲/۸۱	۷/۱۳	۴/۷۴	۲/۶۴	۲/۰۷	۲/۰۵	۵/۱	تسریع	۳۲ k
۱۰/۴۵	۱۷/۵۷	۲۰/۳۷	۲۰/۶۶	۱۰/۰۵	۱۳/۱۲	۲۲/۷۹	۳۲/۱۲	۳۳/۳۴	۱۲/۲۳	زمان محاسبه هسته (میلی ثانیه)	
۱/۰۲	۰/۷۹	۰/۹۷	۰/۹۸	۰/۵۹	۲/۷۲	۱/۵۲	۲/۷۷	۲/۴۱	۱/۷۳	زمان انتقال (میلی ثانیه)	
۱۱/۴۶	۸/۳۶	۲۱/۳۵	۲۱/۶۴	۱۱/۰۹	۱۵/۸۴	۲۴/۳۱	۳۵/۸۹	۳۵/۷۵	۱۳/۹۶	مجموع زمان (میلی ثانیه)	
۰/۳۲	۰/۵۴	۰/۶۲	۰/۶۳	۰/۳۱	۰/۴	۰/۶۹	۱/۰۱	۱/۰۲	۰/۳۷	تأخیر پردازش بسته (ms)	
۲/۹۹	۱/۷۸	۱/۵۳	۱/۵۱	۳/۱۱	۲/۳۸	۱/۳۷	۰/۹۴	۰/۹۴	۲/۵۵	گذرداد (MPPS)	
۶/۵۱	۳/۸۷	۳/۳۴	۳/۲۹	۶/۷۷	۵/۱۸	۲/۹۸	۲/۰۵	۲/۰۴	۵/۵۶	تسریع	۶۴ k
۱۲/۸۹	۱۵/۵	۲۴	۲۵/۹۱	۱۱/۲۴	۱۷/۷۸	۲۹/۸۹	۳۹/۸۲	۴۰/۸۴	۱۳/۳۹	زمان محاسبه هسته (میلی ثانیه)	
۱/۳۶	۰/۷۲	۱/۱۲	۱/۱۳	۰/۷۴	۳/۹۹	۲/۷۴	۲/۹۵	۲/۸۳	۱/۷۸	زمان انتقال (میلی ثانیه)	
۱۴/۲۵	۱۶/۲۲	۲۵/۱۳	۲۷/۰۴	۱۱/۹۸	۲۱/۷۷	۳۲/۶۳	۴۲/۷۸	۴۳/۶۶	۱۵/۱۷	مجموع زمان (میلی ثانیه)	
۰/۲	۰/۲۴	۰/۳۷	۰/۳۹	۰/۱۷	۰/۲۷	۰/۴۶	۰/۶۱	۰/۶۲	۰/۲	تأخیر پردازش بسته (ms)	
۴/۸۵	۴/۰۳	۲/۶	۲/۴۱	۵/۵۶	۳/۵۱	۲/۰۹	۱/۵۷	۱/۵۳	۴/۶۷	گذرداد (MPPS)	
۹/۷	۸/۰۶	۵/۲۱	۴/۸۲	۱۱/۱۲	۷/۰۳	۴/۱۸	۳/۱۴	۳/۰۶	۹/۳۳	تسریع	

## ۶- ارزیابی نتایج

و ارائه شده است. واحد زمان برای محاسبات در این جدول بر اساس میلی ثانیه و واحد گذرداد میلیون بسته در ثانیه است.

مقایسه نتایج مربوط به اجرای سناریوهای روی دو پردازنده گرافیکی GTX 750 و GT 425M در جدول ۸ نشان می دهد که پردازنده اول به دلیل بالاتر بودن تعداد SM و تعداد هسته های پردازشی از نظر زمان محاسبه، گذرداد و تسریع برتر از پردازنده دوم است.

همچنین، طبق جدول ۴، در سناریوهای دوم تا پنجم، با زیاد شدن تعداد فیلترها، درخت اصلی به تعداد  $B_r$  زیردرخت قابل ذخیره در حافظه اشتراکی تجزیه می شود. برای جستجو در این زیردرختها، لازم است بلوک های موجود به تعداد  $\left[\frac{QB_r}{PB_r}\right]$  پر و خالی شوند. هر بار پرکردن بلوک های موجود مستلزم انتقال زیردرخت سلسله مراتبی فیلترها و مجموعه فیلترهای مرتبط با آن از حافظه سراسری به حافظه اشتراکی است. در نتیجه، طبق جدول ۷ می توان پیش بینی کرد که با افزایش تعداد فیلترهای دسته بند، به دلیل افزایش چشمگیر در پیچیدگی حافظه ای و پیچیدگی زمانی سناریوهای مذکور، میزان تسریع و نرخ گذردادشان کمتر از سناریوی اول شود. بررسی نتایج ارائه شده در جدول ۸ نشان می دهد که بیشترین میزان تسریع و نرخ گذرداد در دسته بندی

در این بخش، کارایی مکانیسم پیشنهادی جهت موازی سازی روی واحد پردازش گرافیکی از جنبه های مختلف کارایی نظیر زمان دسته بندی، گذرداد و تسریع بررسی می شود. زمان دسته بندی، مدت زمانی است که بسته ها توسط واحد پردازش گرافیکی دسته بندی می شوند. گذرداد میزان دسته بندی بسته های ورودی در واحد ثانیه است. همچنین، نسبت زمان دسته بندی بسته ها در پردازشگر گرافیکی به زمان دسته بندی بسته ها در پردازنده مرکزی، تسریع نامیده می شود.

از آنجا که طبق جدول ۷ پیچیدگی محاسباتی و حافظه ای سناریوهای پیشنهادی به تعداد فیلترها وابسته است، از دو مجموعه فیلتر IPC2 حاوی تعداد ۶۳۴ و ۳۳۴ به عنوان مجموعه فیلترهای بزرگ و کوچک در ارزیابی سناریوها استفاده شد.

جدول ۸ شامل نتایج اجرای سناریوها برای دسته بندی بسته های آزمون بر مبنای مجموعه فیلتر بزرگ IPC2، روی دو پردازنده گرافیکی معرفی شده در جدول ۳ است. در این جدول، به ازای هر سناریو، زمان دسته بندی، گذرداد، تسریع و همچنین زمان انتقال ساختار داده مورد نیاز دسته بند بین پردازنده مرکزی و پردازنده گرافیکی اندازه گیری

جدول ۹: پیچیدگی زمانی و حافظه‌ای سناریوهای اول، ششم و Zhou

سناریو	پیچیدگی زمانی	پیچیدگی حافظه
سناریو اول GTX 750	$\max\left(O((\log n)^2 + n), \frac{O((\log n)^2 + n) \times 100}{2}\right) \times \frac{1}{512}$	$O((\log n)^2 + n) \times 100$
سناریو ششم GTX 750	$\max\left(O((\log n)^2 + n), \frac{O(n + (\log n)^2)}{8}\right) \times \frac{1}{512}$	$O(n + (\log n)^2)$
مدل Zhou K20	$\max\left(O(5 \log n + n), \frac{O\left(\log \frac{n}{32}\right) + 2 O\left(\frac{n}{32}\right)}{5.3}\right) \times \frac{1}{192}$	$O\left(\log \frac{n}{k}\right) + 2 O\left(\frac{n}{k}\right)$

جدول ۱۰: مجموعه فیلتر IPC - ۳۴۴ فیلتر - ۱ درخت با ۲۰۸۵ گره

سناریو	تعداد بسته‌ها	GeForce GT 425M				GeForce GTX 750			
		۶۴ k	۳۲ k	۱۶ k	۸ k	۶۴ k	۳۲ k	۱۶ k	۸ k
سناریو اول	زمان محاسبه هسته (میلی ثانیه)	۱۰/۸۸	۹/۳۸	۵/۹۶	۳/۳	۹/۰۸	۷/۸۶	۴/۷۱	۲/۳
	زمان انتقال (میلی ثانیه)	۱/۶۶	۱/۲۹	۱/۳۶	۰/۹۲	۰/۷۲	۰/۵۴	۰/۴۷	۰/۴۵
	مجموع زمان (میلی ثانیه)	۱۲/۵۴	۱۰/۶۷	۷/۳۱	۴/۲۲	۹/۸	۸/۴	۵/۱۸	۲/۸۵
	تأخیر پردازش بسته (us)	۰/۱۷	۰/۲۹	۰/۳۶	۰/۴	۰/۱۴	۰/۲۴	۰/۲۹	۰/۲۸
	گذرداد (MPPS)	۵/۷۴	۳/۳۳	۲/۶۲	۲/۳۷	۶/۸۸	۳/۹۷	۳/۳۲	۳/۴
سناریو ششم	تسریع	۸/۴۳	۸/۳۲	۶/۲۶	۵/۶۶	۱۰/۱	۹/۹۲	۷/۹۲	۸/۱۳
	زمان محاسبه هسته (میلی ثانیه)	۲/۷۸	۲/۴۶	۱/۲۴	۰/۶۴	۱/۷۲	۱/۵	۰/۸۱	۰/۳۹
	زمان انتقال (میلی ثانیه)	۰/۳۱	۰/۲۳	۰/۳۴	۰/۳	۰/۱۸	۰/۰۹	۰/۱۵	۰/۱۴
	مجموع زمان (میلی ثانیه)	۳/۰۹	۲/۶۹	۱/۵۸	۰/۹۴	۱/۹	۱/۶	۰/۹۷	۰/۵۳
	تأخیر پردازش بسته (us)	۰/۰۴	۰/۰۷	۰/۰۷	۰/۰۸	۰/۰۳	۰/۰۴	۰/۰۵	۰/۰۵
	گذرداد (MPPS)	۲۲/۴۸	۱۲/۷	۱۲/۶	۱۲/۲۱	۳۶/۳۴	۲۰/۸۳	۱۹/۲۹	۲۰/۰۳
	تسریع	۲۳/۰۲	۳۱/۷۱	۳۰/۱	۲۹/۲۱	۵۳/۳۴	۵۲	۴۶/۰۷	۴۷/۹۵

گیرد، می‌توان انتظار داشت کارایی سناریوی پنجم از سناریوی اول بهتر شود. بدین دلیل، در آزمایش بعدی تعداد فیلترهای دسته‌بند به‌گونه‌ای تعیین شد که درخت سلسله‌مراتبی متناظر با آن‌ها به همراه مجموعه فیلترها در یک حافظه اشتراکی ۴۸ کیلوبایتی جای بگیرند. در این حالت خاص از سناریو پنجم که سناریوی ششم نام دارد، برای مجموعه فیلتر IPC با ۳۴۴ فیلتر یک درخت سلسله‌مراتبی با ۲۰۸۵ گره ایجاد می‌شود. فضای موردنیاز برای ذخیره درخت برابر با ۴۰/۷۲ کیلوبایت است که با در نظر گرفتن فضای موردنیاز برای ذخیره ۳۴۴ فیلتر به ۴۷/۴۴ کیلوبایت می‌رسد. کل این ساختار داده در یک حافظه اشتراکی جای می‌گیرند.

جدول ۹ پیچیدگی محاسباتی سناریوهای اول و ششم را روی پردازنده گرافیکی GTX 750 نشان می‌دهد. در جدول ۱۰ نیز، زمان محاسبه هسته، زمان انتقال، مجموع زمان، تأخیر پردازش هر بسته، گذرداد و تسریع سناریوهای اول و ششم در دسته‌بندی بسته‌های آزمون با هم مقایسه شده است. طبق این جدول بیش‌ترین میزان تسریع و گذرداد و کم‌ترین تأخیر پردازش هر بسته در هر دو سناریو بر روی پردازنده GTX 750 حاصل می‌شود. در اجرای سناریوهای مذکور بر روی این پردازنده گرافیکی، بیشینه تسریع و گذرداد و همچنین کمینه تأخیر پردازش هر بسته در دسته‌بندی ۶۵۵۳۶ بسته به دست آمده

بسته‌ها توسط سناریوی اول به دست آمده و به ترتیب برابر با ۱۱/۱۲ و ۵/۵۶ است.

طبق رابطه (۱)، در سناریوهایی که از حافظه اشتراکی استفاده می‌کنند می‌توان با دو ایده کلیدی زیر پیچیدگی زمانی را کاهش داده و در نتیجه کارایی را افزایش داد. ایده نخست استفاده کامل از کل فضای حافظه اشتراکی روی بلوک‌ها برای ذخیره‌سازی زیردرخت‌ها و فیلترها است که باعث کاهش تعداد بلوک‌های موردنیاز  $B_p$  و در نتیجه، تعداد دفعات پر و خالی شدن بلوک‌های موجود،  $\left[\frac{QB_p}{PB_p}\right]$  می‌شود. ایده دوم انتقال مجموعه فیلترها علاوه بر زیردرخت‌ها به حافظه اشتراکی بلوک‌های موجود است که باعث می‌شود پیچیدگی حافظه‌ای در دسترسی‌ها به مجموعه فیلترها حدود ۱۰۰ برابر کاهش یابد. بنابراین، می‌توان انتظار داشت سناریوهای پنجم و دوم به ترتیب کم‌ترین و بیش‌ترین پیچیدگی زمانی و در نتیجه به ترتیب بیش‌ترین و کم‌ترین کارایی را در میان سناریوهای مذکور داشته باشند. مقایسه مقادیر تأخیر پردازش هر بسته، تسریع و گذرداد سناریوهای دوم تا پنجم در جدول ۸ این موضوع را تأیید می‌کند.

بررسی و مقایسه پیچیدگی زمانی و حافظه‌ای سناریو پنجم با سناریوی اول نشان می‌دهد در صورتی که درخت ایجاد شده از مجموعه فیلترها به قدری کوچک باشد که در یک بلوک حافظه اشتراکی جای

کنش‌های متناظر را به جریان‌های تفکیک‌شده اعمال می‌نماید. عملیات کلیدی در این پردازش، جستجو جهت بررسی تطبیق سرآیند بسته ورودی با فیلترهای تعریف‌شده در مجموعه فیلترها و در نهایت یافتن بهترین فیلتر منطبق است. الگوریتم‌های متفاوتی برای دسته‌بندی بسته‌ها معرفی شده‌اند. الگوریتم درخت سلسله‌مراتبی از مهم‌ترین الگوریتم‌های دسته‌بندی بسته‌ها است که مبتنی بر نگاشت فیلترهای دسته‌بند به یک درخت تصمیم است. این الگوریتم با وجود قابلیت توسعه‌پذیری به دلیل محدودیت‌های پردازشی روی واحد پردازش مرکزی کارایی مناسبی ندارد. در این مقاله برای نخستین بار، ایده موازی‌سازی این الگوریتم روی واحد پردازش گرافیکی مطرح و پیاده‌سازی و ارزیابی شد. در این راستا، سناریوهای متفاوتی، جهت پیاده‌سازی موازی الگوریتم درخت سلسله‌مراتبی با در نظر گرفتن حالت‌های ممکن جهت ذخیره‌سازی مجموعه فیلترها و درخت تصمیم متناظر، در مازول‌های مختلف حافظه واحد پردازش گرافیکی ارائه شد. در این سناریوها از حافظه اشتراکی جهت بهره‌بردن از سرعت بالای دسترسی آن، استفاده شده است. مهم‌ترین چالش در استفاده از حافظه اشتراکی، توجه به میزان فضای موردنیاز جهت نگهداری ساختار درخت است. زیرا اندازه ساختار درخت بسیار بزرگ‌تر از حافظه اشتراکی است. برای حل این مشکل نشان داده شد که می‌توان با تقسیم مجموعه فیلتر در حافظه سراسری واحد پردازش گرافیکی، درخت‌هایی با اندازه کوچک‌تر یا مساوی حافظه اشتراکی ایجاد نمود و درخت‌های کوچک‌تر را حتی به انضمام زیرمجموعه فیلترهای متناظر به حافظه اشتراکی انتقال داد. بر این اساس، جای‌گشت‌های ممکن برای انتقال زیردرخت‌ها و مجموعه فیلترهای متناظر به حافظه اشتراکی را در قالب پنج سناریو بیان نموده و برای هر یک از آن‌ها، پیچیدگی زمانی، حافظه‌ای و پردازنده‌ای را به صورت تحلیلی محاسبه و با هم مقایسه کردیم.

در ادامه، برای ارزیابی سناریوهای مذکور، آن‌ها را در بستر کودا پیاده‌سازی و با مجموعه فیلتر IPC برای دسته‌بندی تعداد متفاوتی از بسته‌های آزمون، به تعداد ده بار اجرا کردیم. نتایج به‌دست‌آمده، با پیچیدگی‌های محاسبه‌شده منطبق بوده، کارایی سناریوهای پیشنهادی را جهت موازی‌سازی الگوریتم درخت سلسله‌مراتبی روی پردازنده گرافیکی نسبت به نسخه متوالی الگوریتم روی واحد پردازش مرکزی تأیید می‌نماید. همچنین، تحلیل پیچیدگی سناریوها و تطبیق آن‌ها با نتایج ارزیابی نشان می‌دهد در صورت افزایش تعداد زیردرخت‌ها، کارایی سناریوهای مبتنی بر حافظه اشتراکی، به دلیل پردازش بسته‌های تکراری، از کارایی سناریویی که کل ساختار درخت سلسله‌مراتبی را در حافظه سراسری نگه می‌دارد کم‌تر بوده و با افزایش تعداد زیردرخت‌ها کاهش می‌یابد. علاوه بر این، بهترین سناریو، سناریویی است که درخت سلسله‌مراتبی و مجموعه فیلترهای متناظر را بدون شکستن به زیردرخت‌ها، با هم در حافظه اشتراکی جای می‌دهد. در این حالت نرخ گذرداد سناریوی بهینه روی پردازنده گرافیکی GTX

است. در حالی که سناریو اول در هر ۰/۱۴ میکروثانیه یک بسته را پردازش نموده و بیشینه گذردادش MPPS ۶/۸۸ است، سناریوی ششم با صرف زمان بسیار کم‌تری در حد ۰/۰۳ جهت پردازش هر بسته، به نرخ گذرداد MPPS ۳۶/۳۴ دست می‌یابد. مقایسه میزان تسریع دو سناریوی مذکور نیز نشان می‌دهد که سناریوی ششم کارا تر از سناریو اول است. این نتیجه با بررسی پیچیدگی زمانی سناریوهای مذکور به ازای  $n=344$  در جدول ۹ منطبق است.

می‌توان سناریو ششم را با سناریو پیاده‌سازی‌شده توسط Zhou و همکاران مقایسه نمود [۲۹]. برای انجام مقایسه حالتی از سناریو Zhou را در نظر می‌گیریم که در آن تعداد فیلترها کم‌تر از ۵۱۲ بوده و کل ساختار داده دسته‌بند با یک مرتبه انتقال در حافظه اشتراکی جای می‌گیرد. در پیچیدگی حافظه‌ای و زمانی هر دو سناریو با پیروی از سناریو Zhou پیچیدگی انتقال ساختار داده از حافظه سراسری به حافظه اشتراکی در نظر گرفته نمی‌شود. پیچیدگی حافظه‌ای و زمانی این دو سناریو در جدول ۹ ارائه شده است.

با در نظر گرفتن  $n=344$  در رابطه پیچیدگی‌های زمانی سناریوی مذکور و سناریو ششم می‌توان پیش‌بینی کرد که سناریوی ششم در مدت زمان کم‌تری نسبت به سناریوی Zhou می‌تواند تعداد یکسانی از بسته‌ها را پردازش کند. مقایسه نتایج جدول ۱۰ با نتایج Zhou در دسته‌بندی ۶۵۵۳۶ بسته با مجموع ۵۱۲ فیلتر تحلیل فوق را تأیید نموده و نشان می‌دهد در حالی که سناریوی ششم قادر است بر روی پردازنده گرافیکی GTX 750 با ۵۱۲ هسته پردازشی، هر بسته را در ۰/۰۳ میکروثانیه پردازش کند سناریو Zhou با وجود در اختیار داشتن ۲۴۹۶ هسته روی پردازنده گرافیکی K20، قادر نیست پردازش هر بسته را در زمانی کم‌تر از ۴/۹ میکروثانیه به اتمام رساند. در این شرایط نرخ گذرداد سناریوی ششم و سناریو Zhou به ترتیب برابر با MPPS ۳۶/۳۴ و ۸۵ MPPS است. از آنجا که طبق جدول ۳ تعداد هسته‌های پردازنده مورد استفاده در سناریو ششم حدود ۴/۸۷۵ برابر کم‌تر از تعداد هسته‌های پردازنده مورد استفاده در سناریو Zhou است و با توجه به این که نرخ گذرداد سناریوی ششم متناسب با تعداد هسته‌های پردازشی است، می‌توان انتظار داشت گذرداد سناریوی ششم روی پردازنده گرافیکی K20، حدود ۱۷۷/۱۵۷ MPPS شود. چنین دسته‌بندی می‌تواند در شبکه‌های مبتنی بر استاندارد OC-768، که بیشینه نرخ گذرداد بسته در آن‌ها ۱۲۵ MPPS است، جایگزین دسته‌بندهای سخت‌افزاری گران‌قیمتی شود که با استفاده از حافظه‌های تداعی‌گر سه‌وضعیتی طراحی می‌شوند [۳، ۴].

#### ۷- نتیجه‌گیری

دسته‌بندی بسته‌ها پردازشی پایه‌ای در اکثر سیستم‌های شبکه‌ای پردازنده بسته است که در آن بر اساس مجموعه فیلترهای تعریف‌شده روی فیلدهای سرآیند بسته‌ها، بسته‌ها به جریان‌های مختلف، تقسیم‌بندی می‌شود؛ در این صورت، سیستم با سرعت بسیار بالاتری

- [12] H. Lim, Y. Choe, M. Shim and J. Lee, "A Quad-Trie Conditionally Merged with a Decision Tree for Packet Classification," *Communications Letters, IEEE*, vol. 18, pp. 676 - 679, 2014.
- [۱۳] سعید پارسا و محمد حمزه‌ئی، «کاشی‌بندی حلقه‌های تودرتو با در نظر گرفتن محلّیت داده‌ها به‌منظور اجرای موازی بر روی پردازنده‌های چند هسته‌ای»، مجله مهندسی برق دانشگاه تبریز، جلد ۴۵، شماره ۳، صفحه ۱۷-۲۶، ۱۳۹۴.
- [14] H. Lim, S. Lee and E. E. Swartzlander Jr, "A new hierarchical packet classification algorithm," *Computer Networks*, vol. 56, pp. 3010-3022, 2012.
- [15] NVIDIA NVIDIA CUDA Compute Unified Device Architecture Programming Guide, version 6.5, August 2015 [http://docs.nvidia.com/cuda/pdf/CUDA\\_C\\_Programming\\_Guide.pdf](http://docs.nvidia.com/cuda/pdf/CUDA_C_Programming_Guide.pdf)
- [16] AMD: Global Provider of Innovative Graphics Processors, August 2015 Available: <http://www.amd.com>
- [17] Y. Li, D. Zhang, A. X. Liu and J. Zheng, "GAMT: a fast and scalable IP lookup engine for GPU-based software routers," in *Proceedings of the ninth ACM/IEEE symposium on Architectures for networking and communications systems*, pp. 1-12, 2013.
- [18] T.-H. Li, H.-M. Chu and P.-C. Wang, "IP address lookup using GPU," in *14th International Conference on High Performance Switching and Routing (HPSR)*, IEEE, pp. 177-184, 2013.
- [19] R. S. Sinha, S. Singh, S. Singh and V. K. Banga, "Speedup Genetic Algorithm Using C-CUDA," in *Fifth International Conference on Communication Systems and Network Technologies (CSNT)*, pp. 1355-1359, 2015.
- [20] M. Beyeler, N. Oros, N. Dutt and J. L. Krichmar, "A GPU-accelerated cortical neural network model for visually guided robot navigation," *Neural Networks*, In Press, 2015.
- [21] Y. Lu, Y. Zhu, M. Han, J. S. He and Y. Zhang, "A survey of GPU accelerated SVM," in *Proceedings of the 2014 ACM Southeast Regional Conference*, pp. 15-23, 2014.
- [22] P. Przymus and K. Kaczmarek, "Dynamic compression strategy for time series database using GPU," in *New Trends in Databases and Information Systems*, ed: Springer, pp. 235-244, 2014.
- [23] G. Vasiliadis, E. Athanasopoulos, M. Polychronakis and S. Ioannidis, "PixelVault: Using GPUs for securing cryptographic operations," in *Proceedings of the 2014 ACM SIGSAC Conference on Computer and Communications Security*, pp. 1131-1142, 2014.
- [24] C.-L. Hung, Y.-L. Lin, K.-C. Li, H.-H. Wang and S.-W. Guo, "Efficient GPGPU-based parallel packet classification," in *Trust, Security and Privacy in Computing and Communications (TrustCom)*, pp. 1367-1374, 2011.
- [25] A. Nottingham and B. Irwin, "GPU packet classification using OpenCL: a consideration of viable classification methods," in *Proceedings of the 2009 Annual Research Conference of the South African Institute of Computer Scientists and Information Technologists*, pp. 160-169, 2009.
- 750 برابر با ۳۶/۳۴ MPPS است که می‌تواند روی پردازنده گرافیکی K20 به ۱۷۷/۱۵۷ MPPS برسد.
- اخیراً خوشه پردازنده‌های گرافیکی، به بستری نوین برای محاسبات توزیع‌شده با موازات چشمگیر تبدیل شده است [۴۳، ۴۴]. در ادامه تحقیق، برای افزایش موازات در اجرای الگوریتم دسته‌بندی درخت سلسله‌مراتبی از خوشه پردازنده‌های گرافیکی استفاده خواهد شد. در چنین بستری می‌توان میزان تسریع و نرخ گذرداد دسته‌بندی بسته‌ها را تا حد چشمگیری افزایش داد.
- مراجع
- [1] D. Pao and Z. Lu, "A multi-pipeline architecture for high-speed packet classification," *Computer Communications*, vol. 54, pp. 84-96, 2014.
- [2] B. S. Tumari and W. LakshmiPriya, "FPGA Implementation of Binary-tree-based High Speed Packet Classification System," *International Journal of Combined Research & Development (IJCRD)*, vol. 2, pp. 17-22, 2014.
- [3] K. Zheng, H. Che, Z. Wang and B. Liu, "TCAM-based distributed parallel packet classification algorithm with range-matching solution," in *INFOCOM 2005. 24th Annual Joint Conference of the IEEE Computer and Communications Societies. Proceedings IEEE*, pp. 293-303, 2005.
- [4] K. Zheng, H. Che, Z. Wang, B. Liu and X. Zhang, "DPPC-RE: TCAM-based distributed parallel packet classification with range encoding," *Computers, IEEE Transactions on*, vol. 55, pp. 947-961, 2006.
- [5] Z. Cao, M. Kodialam and T. Lakshman, "Traffic steering in software defined networks: planning and online routing," *ACM SIGCOMM Computer Communication Review - SIGCOMM'14*, vol. 44, pp. 65-70, 2014.
- [6] K. Guerra Perez, X. Yang, S. Scott-Hayward and S. Sezer, "A configurable packet classification architecture for Software-Defined Networking," in *27th IEEE International System-on-Chip Conference (SOCC)*, pp. 353-358, 2014.
- [7] S. Han, K. Jang and S. Moon, "PacketShader: a GPU-accelerated software router," *ACM SIGCOMM Computer Communication Review*, vol. 41, pp. 195-206, 2011.
- [8] K. G. Perez, X. Yang, S. Scott-Hayward and S. Sezer, "Optimized packet classification for Software-Defined Networking," in *International Conference on Communications (ICC)*, IEEE, pp. 859-864, 2014.
- [9] D. E. Taylor, "Survey and taxonomy of packet classification techniques," *ACM Computing Surveys (CSUR)*, vol. 37, pp. 238-275, 2005.
- [10] S. Zhou, Y. R. Qu and V. K. Prasanna, "Multi-core implementation of decomposition-based packet classification algorithms," in *Parallel Computing Technologies*, vol. 7979, ed: Springer, pp. 105-119, 2013.
- [11] V. Srinivasan, S. Suri and G. Varghese, "Packet classification using tuple space search," *ACM SIGCOMM Computer Communication Review*, vol. 29, pp. 135-146, 1999.

- [40] W. Liu, W. Müller-Wittig and B. Schmidt, "Performance predictions for general-purpose computation on GPUs," in *International Conference on Parallel Processing (ICPP)*, pp. 50-50, 2007.
- [41] L. Ma, R. D. Chamberlain and K. Agrawal, "Performance modeling for highly-threaded many-core GPUs," in *25th International Conference on Application-specific Systems, Architectures and Processors (ASAP)*, pp. 84-91, 2014.
- [42] S. H. Roosta, *Parallel processing and parallel algorithms: theory and computation*, Springer Science & Business Media, 2012.
- [43] D. A. Jacobsen, J. C. Thibault and I. Senocak, "An MPI-CUDA implementation for massively parallel incompressible flow computations on multi-GPU clusters," in *48th AIAA aerospace sciences meeting and exhibit*, pp. 1-16, 2010.
- [44] M. Bernaschi, M. Bisson and M. Fatica, "Colloquium: Large scale simulations on GPU clusters," *The European Physical Journal B*, vol. 88, pp. 1-10, 2015.
- [26] Y. Deng, X. Jiao, S. Mu, K. Kang and Y. Zhu, "NPGPU: Network Processing on Graphics Processing Units," in *Theoretical and Mathematical Foundations of Computer Science*, ed: Springer, pp. 313-321, 2011.
- [27] K. Kang and Y. S. Deng, "Scalable packet classification via GPU metaprogramming," in *Design Automation & Test in Europe Conference & Exhibition (DATE)*, pp. 1-4, 2011.
- [28] D. E. Taylor and J. S. Turner, "Classbench: A packet classification benchmark," in *INFOCOM 2005. 24th Annual Joint Conference of the IEEE Computer and Communications Societies*, pp. 2068-2079, 2005.
- [29] S. Zhou, S. G. Singapura and V. K. Prasanna, "High-Performance Packet Classification on GPU", in *High Performance Extreme Computing Conference (HPEC)*, pp. 1-6, 2014.
- [30] M. Varvello, R. Laufer, F. Zhang and T. Lakshman, "Multi-Layer Packet Classification with Graphics Processing Units," in *Proceedings of the 10th ACM International on Conference on emerging Networking Experiments and Technologies*, pp. 109-120, 2014.
- [31] J. Zheng, D. Zhang, Y. Li and G. Li, "Accelerate Packet Classification Using GPU: A Case Study on HiCuts," in *Computer Science and its Applications*, ed: Springer, pp. 231-238, 2015.

## زیرنویس‌ها

<sup>۱</sup> Field-Programmable Gate Array (FPGA)

<sup>۲</sup> Millions Packets Per Second

<sup>۳</sup> Hierarchical trie (H-trie)

<sup>۴</sup> Streaming Multiprocessor (SM)

<sup>۵</sup> Compute Unified Device Architecture (CUDA)

<sup>۶</sup> Streaming Processor (SP)

<sup>۷</sup> Wildcard

<sup>۸</sup> BSD Packet Filter

<sup>۹</sup> Recursive Flow Classification (RFC)

<sup>۱۰</sup> Discrete Bit Selection (DBS)

<sup>۱۱</sup> Bit Vector

<sup>۱۲</sup> Hierarchical Intelligent Cuttings

<sup>۱۳</sup> Threaded Multi-core Memory

<sup>۱۴</sup> Parallel GPU Model

<sup>۱۵</sup> Bulk Synchronous Parallel

<sup>۱۶</sup> Hierarchical Memory Module

<sup>۱۷</sup> Discrete Memory Machines

<sup>۱۸</sup> Unified Memory Module

<sup>۱۹</sup> Many-core Machine Model

<sup>۲۰</sup> Occupancy

[۲۲] احسان اولیائی ترشیزی و حسین شریفی، «ارائه دو الگوریتم دیکدینگ هیبرید جدید با عملکرد بسیار خوب و پیچیدگی بسیار کم برای دیکدینگ کدهای LDPC»، *مجله مهندسی برق دانشگاه تبریز*، جلد ۴۵، شماره ۴، صفحه ۲۷-۳۷، ۱۳۹۴.

- [23] L. Ma, K. Agrawal and R. D. Chamberlain, "A memory access model for highly-threaded many-core architectures," *Future Generation Computer Systems*, vol. 30, pp. 202-215, 2014.
- [34] J. S. Kirtzic, O. Daescu, "A parallel algorithm development model for the GPU architecture," in *Proc. of International Conf. on Parallel and Distributed Processing Techniques and Applications*, pp. 1-9, 2012.
- [35] M. Amaris, D. Cordeiro, A. Goldman and R. Y. de Camargo, "A Simple BSP-based Model to Predict Execution Time in GPU Applications," in *22nd annual IEEE International Conference on High Performance Computing (HiPC 2015)*, pp. 285-294, 2015.
- [36] K. Nakano, "The hierarchical memory machine model for GPUs," in *IEEE 27th International Parallel and Distributed Processing Symposium Workshops & PhD Forum (IPDPSW)*, pp. 591-600, 2013.
- [37] K. Nakano, "Simple memory machine models for GPUs," *International Journal of Parallel, Emergent and Distributed Systems*, vol. 29, pp. 17-37, 2014.
- [38] S. A. Haque and N. Xie, "A many-core machine model for designing algorithms with minimum parallelism overheads," in *arXiv preprint arXiv:1402.0264*, 2014.
- [39] S. Hong and H. Kim, "An analytical model for a GPU architecture with memory-level and thread-level parallelism awareness," in *ACM SIGARCH Computer Architecture News*, pp. 152-163, 2009.