

پیاده‌سازی سخت‌افزاری حل عددی معادلات Differential Equations on FPGA

فؤاد فرخانی بغلانی*

پژوهشکده مکاتب، سازمان پژوهش‌های علمی و صنعتی ایران

عباس ابراهیمی چهگردانی (استادار)

دانشکده هندسی هواضما، دانشگاه صنعتی شریف

ابوب نیکروان شمامانی (دانشجوی دکتری)

پژوهشکده مکاتب، سازمان پژوهش‌های علمی و صنعتی ایران

حل عددی معادلات دیفرانسیل با استفاده از بسترهای CPU و GPU مبتنی بر پیاده‌سازی نرم افزاری است. در سال‌های اخیر، راهکار جدیدی مبتنی بر پیاده‌سازی سخت‌افزاری معادلات با استفاده از بستر FPGA، به دلیل افزایش سرعت حل و کاهش توان مصرفی، مورد توجه جدی قرار گرفته است. در این پژوهش با حل چند مسئله‌ای نوعی، شامل سیستم جرم و فنر و معادله‌ی موج، روش پیاده‌سازی سخت‌افزاری برای حل معادلات دیفرانسیل بر روی FPGA، مزایا و چالش‌های این پیاده‌سازی و روش‌های حل آن ارائه شده است. نتایج سرعت پردازش برای حل سیستم تک جرم و فنر شناسان می‌دهد که سرعت CPU تقریباً برابر FPGA است ولی برای سیستم ۶ جرم و فنر سرعت ۸ FPGA برابر CPU است. همچنین نتایج سرعت پردازش حل معادله‌ی موج نشان‌دهنده‌ی افزایش $3/6$ برابری سرعت FPGA نسبت به CPU است. این نتایج نشان‌گر افزایش کارایی FPGA با افزایش تعداد المان‌های محاسباتی است.

f.farhani@irost.ir
ebrahimi_a@ae.sharif.edu
nikravan@irost.ir

وازگان کلیدی: محاسبات قابل بازپیکربندی، افزایش سرعت حل، معادلات دیفرانسیل عادی و پاره‌بی.

۱. مقدمه


توان مصرفی، به عنوان راهکاری جدید مورد توجه جدی پژوهش‌گران قرار گرفته است.

از جمله پژوهش‌های انجام شده در این زمینه می‌توان به تحقیقات به عمل آمده در آزمون تحقیقات فضایی ژاپن اشاره کرد که با هدف پیاده‌سازی سخت‌افزاری حل عددی مسائل دینامیک سیالات بر روی FPGA صورت گرفت و در آن بخش‌هایی از کد FASTAR پیاده‌سازی سخت‌افزاری شد، و درنتیجه سرعت محاسبات مربوط به عبارت جایه‌ای این کد، که در حدود ۳۰٪ کل زمان محاسبات است، به شش برابر افزایش یافت.^[۱] در پژوهشی دیگر، محققین با پیاده‌سازی بخش‌های انتگرال زمانی و مکانی رمزینه موجود CFD برای این پردازنده‌ها می‌توان به تراشه‌های GPU اشاره کرد، که در کنار پردازنده‌های چند‌هسته‌ی به خوبی کارایی خود را در حل مسائل عددی نشان داده‌اند.^[۲]

FPGA^۱ یکی دیگر از تراشه‌هایی است که می‌تواند با فراهم آوردن بستر سخت‌افزاری قابل تغییر، راهکار جدیدی با عنوان «محاسبات قابل بازپیکربندی»^[۳] بر پایه‌ی پیاده‌سازی سخت‌افزاری معادلات ارائه کند.^[۴] پیاده‌سازی سخت‌افزاری معادلات با استفاده از بستر FPGA، به دلیل افزایش سرعت حل و کاهش

* نویسنده مسئول

تاریخ: دریافت ۱۵/۱۲/۱۳۹۴، اصلاحیه ۱۲/۴/۱۳۹۵، پذیرش ۲۹/۴/۱۳۹۵.




ایتل اخیراً (اواخر سال ۱۵۰۰) یکی از شرکت‌های بزرگ تولیدکننده‌ی FPGA به نام ALTERA را خریداری کرده که به نظر می‌رسد کم شاهد تولید سیستم‌های جدید CPU-FPGA خواهیم بود که در آن یک هسته‌ی FPGA در کنار CPU بر روی یک تراشه ارائه خواهد شد. همه‌ی این روندها نشان می‌دهد که در آینده سیستم‌های محاسباتی FPGA به عنوان یک کمک پردازنده نقش بسیار مهمی در فرایند محاسبات خواهد داشت.

۱.۲. قابلیت بسترهای فناوری FPGA برای حل عددی معادلات دیفرانسیل

حل ساخت‌افزاری معادلات دیفرانسیل روی بستر ساخت‌افزاری FPGA معمولاً در مسائلی خود را بیشتر نمایان می‌سازد که از دو ویژگی برخوردار باشند:

۱. مقدار بسیار زیادی از زمان محاسبه روی بخش کوچکی از کد انجام شود و این کار چندین بار روی داده‌های بسیار زیاد تکرار شود؛
 ۲. زمان انتقال اطلاعات نسبت به کل زمان محاسبات کوچک باشد.
- معمولًا حل عددی مسائل مهندسی بر پایه‌ی انجام عملیات یکسان و تکراری روی داده انجام می‌شود. به عنوان مثال حل مسئله‌ی عددی معادلات جریان سیال، بر انتقال شارین حجم‌های مختلف که بیان‌گر مرزهای فیزیکی اند، پایه‌ی زیست شود. محاسبه‌ی عددی شار برای هر حجم مجرأاً نیازمند صدها عملیات اعشاری است که چندین میلیون بار تکرار می‌شوند (مطابقت با ویژگی اول). همچنین در این گونه مسائل انتقال اطلاعات بین داده‌های محلی خلاصه شده و این یعنی محاسبات اجرا شده در محل‌های مختلف فقط وابسته به انتقال اطلاعات از همسایه‌های آن محل است. این خاصیت برای پیاده‌سازی سیستم‌های موازی بسیار جذب است زیرا کل دامنه‌ی تحلیل را می‌توان به بخش‌ها و زیرمجموعه‌های کوچک‌تر تقسیم کرد و در نهایت برای هر زیرمجموعه یک پردازنش‌گر در نظر گرفت. ضرورت ارتباط بین این پردازنش‌گرها، وابستگی حل این زیرمجموعه‌ها به داده‌های بقیه‌ی المان‌ها و گره‌هاست. اما خوشبختانه این ارتباط فقط در سطح محلی آن زیرمجموعه‌ها بوده و این دلیلی است برای هزینه کم زمان ارتباط با حافظه نسبت به کل زمان حل مسئله (مطابقت با ویژگی دوم).

در ادامه به تعدادی از خاصیت‌های بستر FPGA، که این ساخت‌افزار را برای حل عددی مناسب می‌گرداند، اشاره می‌شود:



شکل ۱. بورد FPGA مورد استفاده.

همچون حل دستگاه دو معادله و دو مجھول بر بستر FPGA پیاده‌سازی شده است. در این پژوهش با حل چند مسئله‌ی نوعی، شامل سیستم جرم و فنر و معادله‌ی موجود، روش پیاده‌سازی ساخت‌افزاری برای حل معادلات دیفرانسیل روی FPGA، مزایا و چالش‌های این پیاده‌سازی ارائه شده است. برای آزمایش و پیاده‌سازی FPGA از نوع Spartan با حدود ۹۰۰۰ بلوک قابل برنامه‌ریزی روی بورد ساخت داخل استفاده شده است (شکل ۱).

۲. بستر ساخت‌افزاری FPGA

بستر ساخت‌افزاری FPGA نسل جدید مدارهای مجتمع دیجیتال قابل برنامه‌ریزی اند که سرعت اجرای توابع منطقی در آن‌ها بسیار بالا و در حد ناوتاییه است. یک بستر ساخت‌افزاری FPGA (شکل ۲) تراشه‌ی است متشکل از تعداد زیادی بلوک‌های منطقی، خطوط ارتباطی (برای ارتباط بین بلوک‌های منطقی) و پایه‌های ورودی/خروجی که به صورت آرایه‌ی در کنار یکدیگر قرار گرفته‌اند. تراشه‌ی FPGA، برخلاف تراشه‌های CPU و GPU، که در آنها ساخت‌افزار از قبل طراحی و ساخته شده، همانند یک بوم نفاسی سفید است که به طراح دیجیتال امکان طراحی معماری ساخت‌افزاری با هر حجم و پیچیدگی را می‌دهد. در این بستر ساخت‌افزاری، طراح می‌تواند با استفاده از زبان‌های توسعه ساخت‌افزاری، نظری VHDL و VERILOG، معماری مورد نظر را روی این بستر خام پیاده‌سازی کند. این معماری ویژه امکان پردازش حل مسائل مختلف از جمله معادلات دیفرانسیل را به صورت ساخت‌افزاری فراهم می‌کند؛ این کار به نوبه‌ی خود باعث کاهش توان مصرفی و افزایش سرعت محاسبات می‌شود. به عنوان نمونه، در شیوه‌سازی سیستم‌های زیست‌شناسی با استفاده از ابرایانه‌ی Novo-G شامل ۱۹۲ تراشه‌ی FPGA، افزایش سرعت محاسبه شده در حدود ۵۵۰ هزار برابر یک CPU ۲/۴ گیگاهرتز و توان مصرفی ۸ کیلووات در مقایسه با توان مصرفی حدود ۷ مگاوات برای پردازنده‌های موازی به دست آمده است.^[۱۰] مصرف توان کم و سرعت محاسبات بالا باعث شده تا FPGA در ساخت ابرایانه‌های قابل حمل مورد استفاده قرار گیرد.^[۱۱] همچنین شرکت

در الگوریتم‌های عددی به دلیل ارتباط گره‌ها با هم، داده‌ها در کل سیستم انتقال می‌یابند و در نتیجه در صورت بروز هرگونه تأخیر زمانی، حتی در حدود چند ناوانثایه‌ی فوق الذکر، خروجی گره‌ها نادرست شده که منجر به عدم پایداری کل حل خواهد شد.

برای حل این مشکل می‌توان از رجیسترها یا المان‌های تأخیری بین هر یک از گره‌ها استفاده کرد. رجیسترها، المان‌های حافظه‌ی هستند که با کلاک سیستم هماهنگ است و تا زمانی که کلاک را درجهت مناسب دریافت نکنند همان مقدار قبلی را در خروجی خود نشان خواهند داد و به محض دریافت آن، مقدار جدید را در خروجی نمایش می‌دهند. کاربراید کلاک را طوری تنظیم کنند که مقدار نادرست بر روی خروجی قوار نگیرد. به شکستن کل فرایند محاسبات به نقاط کوچک‌تر و قرار دادن ریجسترین آنها پایلین می‌گویند.

با این روش، محاسبات به اجزاء کوچک‌تری تجزیه شده که حل هم‌زمان آنها را امکان‌پذیر می‌کند. با وجود پایداری روش حل، عدم استفاده از این رجیسترها می‌تواند منجر به ناپایداری حل شود. به عبارت دیگر، حتی در صورت پایداری معادله‌ی اصلی و معادله‌ی جبری از نظر ریاضی، در صورت عدم تنظیم صحیح معماری پیاده‌سازی افتخاری، ممکن است نتایج حل ناپایدار شود. در بخش‌های بعدی اثر بروز این پدیده در حل معادله‌ی موج و نقش آن در ناپایداری جواب بررسی شده است.

۳. حل معادلات دیفرانسیل معمولی و پاره‌یی بر FPGA

در این بخش، حل سخت‌افزاری معادلات دیفرانسیل حاکم بر سیستم جرم و فنر و معادله‌ی مرتبه‌ی اول موج ارائه شده است. در ادامه، نتایج پیاده‌سازی سخت‌افزاری با نتایج پیاده‌سازی نرم‌افزاری با استفاده از CPU مقایسه شده است. برای این منظور از CPU اینتل با بسامد $2/4$ گیگاهرتز که به لحاظ تکنولوژی ساخت هم‌رده‌ی FPGA به کار گرفته شده در این کار تحقیقاتی است. همچنین، در این پژوهش به جای استفاده از زبان‌های توصیف سخت‌افزاری نظریer VHDL و LOGIC، VERILOG، به دلیل سادگی کاربری ابزار مولد سیستم^۶ در نرم‌افزار MATLAB به کار گرفته شده است. روند کار چنان است که ابتدا سیستم در مولد سیستم مدل‌سازی شده و به‌کمک آن به VHDL تبدیل می‌شود و سپس به نرم‌افزار Xilinx ISE Chiposcope به اضافه شده و پس از کدگذاری مناسب، درون سخت‌افزار اجرا می‌شود. نتایج نیز با استفاده از Pro Chiposcoope از درون سخت‌افزار استخراج می‌شود.

۱.۳. حل معادله‌ی دیفرانسیل معمولی: معادله‌ی جرم و فنر
ابتدا به‌منظور بررسی روش پیاده‌سازی سخت‌افزاری حل معادلات دیفرانسیل معمولی بر FPGA، یک مسئله‌ی جرم و فنر و دمپر مطالعه قرار گرفته است. معادله‌ی دیفرانسیل جرم و فنر از رابطه‌ی 1 به دست می‌آید که در آن m جرم، c ضریب میرایی و k ضریب کشسان فنر است.

$$m\ddot{x} + c\dot{x} + kx = f(t) \quad (1)$$

در این مسئله، شرط اولیه برای مکان جرم، در فاصله‌ی 5 متری نقطه‌ی تعادل تعریف شده است. همچنین ارتعاش جرم بدون سرعت اولیه و به صورت آزاد فرض شده

۱. دستورات مربوط به جریان انتقال داده و کنترل آن را، که به صورت دستورات مجزا روی CPU انجام می‌شود، می‌توان به صورت پایلین^۷ روی بسترهای سخت‌افزاری FPGA پیاده‌سازی کرد و درنهایت با تلفیق FPGA با یک رابط پهنای باند بالا با حافظه‌ی خارجی، امکان دست‌یابی به کاری‌ها در حد چندین گیگاپاس و حتی ترازاپس فراهم می‌شود.

۲. روش‌های عددی که برای حل معادلات دیفرانسیل مورد استفاده قرار می‌گیرند فقط ضرب‌کننده‌ها، جمع‌کننده‌ها، تفریق‌کننده‌ها و تقسیم‌کننده‌ها و چند عملگر ساده‌ی دیگر را شامل می‌شود (حتی در حالت سیستم‌های پیچیده).


۳. برخلاف بسترهای CPU که حافظه‌ی Cash آنها ثابت است، در بسترهای سخت‌افزاری FPGA می‌توان با توجه به الگوریتم موجود، حافظه‌ی مورد نیاز را تولید کرد که این موضوع به کاربران اجازه می‌دهد تا با توجه به پایلین طراحی شده در داخل FPGA، بهترین اندازه‌ی این حافظه‌های واسطه را برای انجام مداوم عملیات محاسباتی انتخاب کند.

۴. پهنای باند حافظه و مقدار آن را می‌توان با توجه به نیاز مسئله تعیین و پیاده‌سازی کرد. مثلاً اگر پیاده‌سازی بهینه لازم باشد می‌توان مداری با آن میزان از حافظه تولید کرد.


۵. معمولاً کدهایی که در حلقه‌های داخلی یک روش عددی وجود دارد شبیه به هم هستند و اگر یک FPGA با آن سیستم پیکربندی شد، می‌توان از آن برای حل مسائل دیگر فراتر از مسئله اولیه استفاده کرد.

۶. معمولاً گسیستم‌سازی مکانی میان حل در مسائل سازه‌ی و سیالاتی با شبکه‌ی محاسباتی بی‌سازمان^۸ انجام می‌شود. بتایین برای دسترسی به داده‌های موجود در حافظه‌ی اصلی دستگاه باید یک ساختار مناسب اطلاعاتی تولید کرد که داده‌ها در کمترین زمان در دسترس قرار گیرد. اما در FPGA می‌توان گره‌ها و المان‌های همسایه را کنار یکدیگر قرار داد تا انتقال اطلاعات به صورت محلی انجام گیرد.

۲.۲. ناپایداری یک روش عددی پایدار به‌دلیل خطای اعوجاج
«گلیچ»^۹ یکی از چالش‌های محاسبات با قابلیت بازپیکربندی به شمار می‌رود. گاهی به دلیل بروز گلیچ، خروجی یک عملگر محاسباتی موقتاً با خروجی مورد انتظار متفاوت می‌شود. گلیچ زمانی رخ می‌دهد که داده‌های ورودی به یک عملگر از مسیرهای متفاوت عبور کند، به‌طوری که بخشی از داده‌ها در زمان طولانی تری به ورودی آن عملگر برسد. مثلاً در شکل ۳ خروجی مورد انتظار $a \times b + c$ است، حال آن که در چند ناوانثایه‌ی اول به‌دلیل عدم وجود خروجی در عملگر ضرب، خروجی سیستم برابر c است و پس از رسیدن نتیجه‌ی $b \times a$ ، خروجی برابر $c \times b + a$ خواهد شد.



شکل ۳. معادل سخت‌افزاری $c = a \times b + b \times a$.



شکل ۶. نتایج خروجی برای مسئله سیستم یک جرم و فنر بر روی FPGA و CPU.

جدول ۱. محاسبات لازم برای حل سیستم تک جرم و فنر.

نوع تراشه (μs)	تعداد کلak (MHz)	بسامد (MHz)	زمان (μs)
۲۷/۳	۶۵۵۳۶	۲۴۰۰	CPU
۲۰/۵	۱۰۲۴	۵۰	FPGA


تعداد گام‌های حل ۱۰۲۴ است که در هر گام ۸ عدد عملیات اعشاری انجام می‌شود.

نتایج حاصل از پیاده‌سازی سیستم جرم و فنر بر روی FPGA و CPU در شکل ۶ نشان داده شده است. مطابق انتظار نوسان جرم از فاصله‌ی ۵ متری نقطه‌ی تعادل شروع و پس از ۵۰۰۰ ثانیه (۱۰۰۰ گام زمانی)، این نوسان میرا می‌شود. چنان‌که مشاهده می‌شود این نوع معادله‌سازی بسیار شبیه ریاضیهای آنالوگ دهه ۵۰ و ۶۰ است که در آنها یک دستگاه بزرگ به همراه سیم‌های زیاد برای معادله‌سازی الکتریکی معادلات استفاده می‌شد، اما در اینجا دفرق اساسی وجود دارد، اول این که این سیستم‌ها دیجیتال‌اند و بنابراین محدودیت‌های آنالوگ را ندارند، و دوم این که کل آن سیستم حجیم، داخل یک تراشه‌ی چند سانتی‌متری با میلیون‌ها المان محاسباتی قابل پیاده‌سازی است.


مقایسه‌ی نتایج پیاده‌سازی سخت‌افزاری روی FPGA با نتایج پیاده‌سازی نرم‌افزاری روی CPU با استفاده از مفهوم کلاک^۸ (دوره زمانی کاری) قابل ارائه است. در مورد اول، FPGA قادر است کل عملیات یک گام زمانی حل معادله‌ی جرم و فنر شامل ۸ عملیات اعشاری را در یک کلاک انجام دهد در حالی که CPU باید هر عملیات اعشاری شامل فراخوانی از حافظه و ذخیره‌سازی در آن را در هشت کلاک و مجموعاً کل عملیات را در ۶۴ کلاک انجام دهد.

بررسی جدول ۱ نشان می‌دهد که مدت زمان مورد نیاز برای حل مسئله‌ی جرم و فنر بر بستر FPGA حدود ۲۰/۵ میکروثانیه و برای CPU در بهترین حالت (بدون در نظر گرفتن تأخیرهای حافظه) این زمان برابر ۲۷/۳ میکروثانیه است. در این حالت تقریباً سرعت هر دو سیستم تقریباً یکسان است و در نهایت این امر نشان‌دهنده‌ی سرعت ۱/۳ برابری FPGA نسبت به CPU است.

با توجه به قابلیت FPGA مورد استفاده در این پژوهش، امکان پیاده‌سازی کمینه یک سیستم مشکل از ۶ جرم و فنر وجود دارد. بنابراین، فریند فوق برای پیاده‌سازی این سیستم شامل ۶ جرم و فنر تکرار شد که نتایج آن در جدول ۲ ارائه شده است. نکته‌ی شاخص در این پیاده‌سازی سخت‌افزاری آن



شکل ۴. بلوك نمودار مسئله سیستم یک جرم و فنر.



شکل ۵. بلوك نمودار انتگرال‌گیر.

است. مشخصات جرمی این مسئله به صورت رابطه‌ی ۲ ارائه شده است.

$$\begin{cases} m = 1 \text{ kg} \\ k = 10 \text{ N/m} \\ c = 1 \text{ Ns/m} \end{cases} \quad (2)$$


برای حل این مسئله از روش تکراری رونگ - کوتا استفاده شده است. در شکل ۴ بلوك نمودار معادل پیاده‌سازی سخت‌افزاری این مسئله نشان داده شده است. این بلوك نمودار شامل دو انتگرال‌گیر است. ورودی انتگرال‌گیر اول، شتاب و خروجی آن سرعت بوده و به ورودی انتگرال‌گیر دوم متصل می‌شود، به طوری که خروجی این انتگرال‌گیر مکان جرم را نشان می‌دهد. چنان‌که در شکل ۵ مشاهده می‌شود برای پیاده‌سازی سخت‌افزاری هر دو انتگرال‌گیرها از یک رجیستر و یک ضرب‌کننده و یک جمع‌کننده استفاده شده است که در آن گام زمانی انتگرال‌گیری برابر ۱/۰ ثانیه انتخاب شده است. این مقدار با توجه به تجربه‌ی عددی و استقلال حل از گام زمانی انتخاب شده است. در این مسئله

آنها حاکم است، می توان با یک ضرب کننده و دو جمع کننده و یک رجیستر مطابق شکل ۸ پیاده سازی کرد. با تکرار فرایند شکل ۸ برای هر گره، مدل ساخت افزاری رابطه‌ی گسسته شده‌ی ۴ روی FPGA مطابق شکل ۹ خواهد بود، که در آن مستطیل‌های بزرگ نمایان گرگره‌ها هستند.

در بستر FPGA، با تبادل متقابل و هم‌زمان داده‌ها بین گره‌های همسایه، معادله‌ی ۴ حل و دامنه‌ی موج برای هر گره در زمان‌های مختلف به دست می‌آید. با حل این پیکربندی، منحنی حرکت گره‌ها مطابق شکل ۱۰ به دست می‌آید. در این شکل، منحنی‌های داخل نمودارها بیان گر تغییرات جابه‌جای هر گره نسبت به زمان است. وجود رجیسترها بین هر گره در شکل ۹ به دلیل پایداری جواب‌های در حالی که این رجیسترها عملأ همچو گونه عملگر ریاضی نیستند اما عدم وجودشان باعث ناپایداری معادله‌ی گسسته شده می‌شود. برای مثال اگر از رجیسترها استفاده نشود منحنی حرکت گره شماره ۵ مطابق شکل ۱۱ کاملاً ناپایدار خواهد شد. لازم به ذکر است این مشکل حتی برای مسائل پایا، همچو معادله‌ی لابلاس، نیز اتفاق می‌افتد.

مطابق رفتار موج، کاهش دامنه‌ی گره شماره ۲ از $u = 1$ شروع و پس از مدتی دامنه به صفر می‌رسد. در این مدت، دامنه‌ی گره‌های دیگر با فاصله‌ی زمانی مشخص که متناسب با سرعت a است، ابتدا افزایش و سپس کاهش می‌پابد. با توجه به گام‌های زمانی تعیین شده در این مسئله (۱۰ گام)، دفعات انتقال اطلاعات بین گره‌ها برابر 6×10^{-4} است. لازم به ذکر است که کل زمان فرایند حل، شامل زمان مورد نیاز برای انتقال داده‌ها و زمان انجام محاسبات داخلی گره‌های ساخت افزاری می‌باشد.

مقایسه‌ی کارایی FPGA و CPU از نظر محاسبات لازم برای حل معادله موج از نظر تعداد کلک یا زمان مورد نیاز در جدول ۳ ارائه شده است. نتایج نشان می‌دهد که در این مسئله FPGA سرعت $3/6$ برابری نسبت به CPU دارد. این افزایش سرعت FPGA در حالی است که بسامد کاری آن بسیار پایین تر از CPU و در حدود یک چهلم آن است که به همین میزان می‌تواند باعث کاهش توان مصرفی در محاسبات شود.



شکل ۸. معادله‌ی نموداری یک گره ساخت افزاری برای رابطه‌ی گسسته‌ی موج.

جدول ۳. محاسبات لازم برای حل معادله موج با ۶ عدد گره.

نوع تراشه	تعداد کلک	بسامد (MHz)	زمان (μs)
CPU	۱۴۷۴۵۶	۲۴۰۰	۶۱,۴
FPGA	۱۰۲۴	۶۰	۱۷

است که به دلیل امکان پذیر بودن پیاده سازی موازی عبارت‌های معادلات بر روی FPGA، می‌توان همه‌ی این ۶ جرم و فنر را هم‌زمان تحلیل کرد در حالی که زمان مورد نیاز برای این ۶ عدد کماکان همان ۲۰ میکروثانیه باقی می‌ماند. در این حالت به علت استفاده از رجیسترها میانی تأخیر زمانی اتفاق می‌افتد که نسبت به کل زمان حل قابل اغماض است. به دلیل اجرای هم‌زمان (جدول ۲) سرعت FPGA برای حل کامل ۶ عدد جرم و فنر حدود ۸ برابر CPU شده است.

۲.۳. معادله‌ی دیفرانسیل پاره‌یی

معادله‌ی مرتبه‌ی اول موج از نوع هذلولی است و رابطه‌ی یک بعدی آن چنین است:

$$\frac{\partial u(x, t)}{\partial t} + a \frac{\partial u(x, t)}{\partial x} = 0 \quad (3)$$

که در آن u دامنه‌ی موج و a سرعت موج و عدد مشتبی است که نشان می‌دهد اطلاعات با سرعت a و به سمت راست حرکت می‌کنند. بنابراین اگر شرایط اولیه موج را داشته باشیم، این شکل موج در زمان‌های مختلف به سمت راست حرکت خواهد کرد.


برای تضمین پایداری رابطه‌ی ۴ لازم است عدد کورانت، $c = \frac{a\Delta t}{\Delta x}$ ، مساوی یا کمتر از ۱ باشد. در حل معادله موج انجام شده، عدد کورانت برابر $2^{10}/2$ و سرعت موج برابر ۱ متر بر ثانیه در نظر گرفته شده است. همچنین در این بررسی، از ۶ گره استفاده شده و شرط اولیه دامنه موج u برای این گره‌ها به صورتی است که همه‌ی گره‌ها به جزء گره ۲ در نقطه‌ی صفر بوده و گره ۲ به اندازه‌ی ۱ واحد در جهت مشتبی قرار دارد (شکل ۷). شرط مرزی در این گره‌ها چنان است که گره شماره ۱ در مکان صفر نگه داشته شده و بقیه‌ی گره‌ها آزادند. با استفاده از روش تقاضل محدود بالا دست مرتبه اول زمانی و پس روی مکانی، معادله‌ی جبری گسسته‌ی رابطه‌ی ۳ چنین به دست می‌آید:

$$\frac{u_i^{n+1} - u_i^n}{\Delta t} = -a \frac{u_i^n - u_{i-1}^n}{\Delta x} \quad (4)$$


برای پیاده سازی این سیستم، هر یک از ۶ گره را، که رابطه‌ی گسسته شده‌ی ۴ در

جدول ۲. محاسبات لازم برای حل سیستم ۶ جرم و فنر.


نوع تراشه	تعداد کلک	بسامد (MHz)	زمان (μs)
CPU	۳۹۳۲۱۶	۲۴۰۰	۱۶۳,۸
FPGA	۱۰۲۴	۵۰	۲۰,۵




شکل ۷. موقعیت گره‌ها در زمان صفر.



شکل ۹. بلوک نمودار کل مسئله‌ی موج.



شکل ۱۱. منحنی حرکت گره ۵ در حالت پیاده‌سازی سخت‌افزاری بدون استفاده از رجیستر.



شکل ۱۰. منحنی حرکت گره‌ها.

کرد، که منجر به ناپایداری حل معادلات پایدار ریاضی می‌شود.
عملکرد روش پیشنهادی در تسریع محاسبات عددی با حل مسائل جرم و فنزو معادله موج نشان داده شده است. نتایجی که مستقیماً از حل معادلات بر FPGA به دست آمد نشان داد که پیاده‌سازی سخت‌افزاری با کاهش تعداد چرخه‌ی کاری برای انجام محاسبات باعث افزایش سرعت حل معادلات خواهد شد، به طوری که برای دو مسئله‌ی حل شده در این نوشتار، نتایج سرعت پردازش نشان می‌دهد که:
— سرعت CPU برای حل سیستم تک جرم و فنر تقریباً برابر FPGA بوده ولی برای سیستم ۶ جرم و فنر سرعت FPGA حدوداً ۸ برابر CPU شد که نشان‌دهنده‌ی افزایش کارایی FPGA با افزایش تعداد المان‌های محاسباتی است.

— سرعت پردازش حل معادله‌ی موج نشان‌دهنده‌ی افزایش ۳/۶ برابری سرعت FPGA نسبت به CPU است، در حالی که بسامد کاری FPGA بسیار کمتر از CPU است.

۴. نتیجه‌گیری

در این نوشتار روشی جدید و در حال توسعه در زمینه‌ی تسریع محاسبات عددی با عنوان محاسبات قابل بازیکوبندی بر پایه‌ی ابزاری جدید به نام FPGA معرفی شده است. برای این کار از سخت‌افزارهای موجود در داخل کشوار و نرم‌افزارهای در دسترس ISE استفاده شده که به صورت پیش‌فرض برای کاربرد محاسبات دیفرانسیل دیفرانسیل طراحی نشده است. استفاده از این ابزارها برای حل محاسبات دیفرانسیل برای نخستین بار صورت گرفته که در آن با پیاده‌سازی دستیابی از معادلات دیفرانسیل بر بستر تراشه‌ی Spartan⁶ FPGA از نوع پیاده‌سازی سخت‌افزاری معملاً حل موازی عبارات و انتقال داده‌ها بین گره‌ها و المان‌های همسایه به صورت مستقیم نشان داده شده است.

در این نوشتار روند پیاده‌سازی سخت‌افزاری معادلات و پدیده‌ها و مشکلات جدیدی که با آن روبرو می‌شویم (و در فرایندهای کلاسیک محاسبات دیده نمی‌شوند) و حل آنها ارائه شده که از آن جمله می‌توان به پدیده‌ی خطای ناشی از اعوجاج اشاره

پانوشت‌ها

1. field programmable gate array
2. reconfigurable computing
3. Pipeline
4. unstructured grid
5. Glitch
6. system generator
7. integrator
8. Clock

منابع (References)

1. Owens, J., Houston, M., Luebke, D., Green, S., Stone, J. and Phillips, J. "GPU computing", *Proceedings of the IEEE*, **96**(5), pp. 879-899 (May 2008).
2. Sundararajan, P., *High Performance Computing Using FPGAs*, Tech. Rep., Available Online: www.xilinx.com/support/documentation/white papers/ wp 375 HPC Using FPGAs.pdf (2010).
3. AbuTalip, M.S., Akamine, T., Hatto, M. and Amano, H. "Adaptive flux calculation scheme in advection term computation using partial reconfiguration", *International Journal of Networking and Computing*, **3**(2), pp. 289-306 (2013).
4. Sanchez-Roman, D. Sutter, G. Lopez-Buedo, S. and Gonzalez, I. "High-level languages and floating-point arithmetic for FPGA based CFD simulations", *IEEE Design & Test of Computers*, **28**(4), pp. 28-36 (2011).
5. HE, C. "Numerical solutions of differential equations on FPGA-enhanced computers", PhD Thesis, A&M Texas-USA (2007).
6. Hu, J. "Solution of partial differential equations using reconfigurable computing", PhD Thesis, University of Birmingham-England (2010).
7. Nagay, Z. "Implementation of emulated digital CNN-UM on programmable logic device and it's application", PhD Thesis (2010).
8. Murtaza, S. "High performance reconfigurable computing with cellular automata", PhD Thesis, Von Amesterdam-Holand (2010).
9. Singleterry, R.C. and Fithian, W.S. "Field programmable gate array computer in structural analysis: An initial exploration", AIAA/ASME/ASCE/AHS/ ASC Structures, Structural Dynamics, and Materials (2002).
10. George, A., Lam, H. and Stitt, G. "At the forefront of scalable reconfigurable supercomputing", *Computing in Science and Engg*, **13**(1), pp. 82-86 (January 2011).
11. <https://www.parallel.org/>, Accessed on 20 November (2015).
12. <http://zedboard.org/>, Accessed on 20 November (2015).