

پیاده‌سازی سخت‌افزاری حل عددی معادلات دیفرانسیل روی FPGA

فؤاد فرحانی بگلانی* (دانشیار)

پژوهشکده مکانیک، سازمان پژوهش‌های علمی و صنعتی ایران

عباس ابراهیمی چهگردانی (استادیار)

دانشکده مهندسی هوافضا، دانشگاه صنعتی شریف

ابوب نیکروان شلمانی (دانشجوی دکتری)

پژوهشکده مکانیک، سازمان پژوهش‌های علمی و صنعتی ایران

مهندسی مکانیک شریف، (پیاور ۱۳۹۶)
دوری ۳ - ۳۳، شماره ۱، ص. ۹۹-۹۳

حل عددی معادلات دیفرانسیل با استفاده از بسترهای CPU و GPU مبتنی بر پیاده‌سازی نرم‌افزاری است. در سال‌های اخیر، راهکار جدیدی مبتنی بر پیاده‌سازی سخت‌افزاری معادلات با استفاده از بستر FPGA، به دلیل افزایش سرعت حل و کاهش توان مصرفی، مورد توجه جدی قرار گرفته است. در این پژوهش با حل چند مسئله‌ی نوعی، شامل سیستم جرم و فنر و معادله‌ی موج، روش پیاده‌سازی سخت‌افزاری برای حل معادلات دیفرانسیل بر روی FPGA، مزایا و چالش‌های این پیاده‌سازی و روش‌های حل آن ارائه شده است. نتایج سرعت پردازش برای حل سیستم تک جرم و فنر نشان می‌دهد که سرعت CPU تقریباً برابر FPGA است ولی برای سیستم ۶ جرم و فنر سرعت FPGA ۸ برابر CPU است. همچنین نتایج سرعت پردازش حل معادله‌ی موج نشان‌دهنده‌ی افزایش ۳/۶ برابری سرعت FPGA نسبت به CPU است. این نتایج نشان‌گر افزایش کارایی FPGA با افزایش تعداد المان‌های محاسباتی است.

واژگان کلیدی: محاسبات قابل بازپیکربندی، افزایش سرعت حل، معادلات دیفرانسیل عادی و پاره‌یی.

f.farhani@irost.ir
ebrahimi_a@ae.sharif.edu
nikravan@irost.ir

۱. مقدمه

توان مصرفی، به‌عنوان راهکاری جدید مورد توجه جدی پژوهش‌گران قرار گرفته است.

ازجمله پژوهش‌های انجام شده در این زمینه می‌توان به تحقیقات به عمل آمده در آژانس تحقیقات فضایی ژاپن اشاره کرد که با هدف پیاده‌سازی سخت‌افزاری حل عددی مسائل دینامیک سیالات بر روی FPGA صورت گرفت و در آن بخش‌هایی از کد FASTAR پیاده‌سازی سخت‌افزاری شد، و در نتیجه سرعت محاسبات مربوط به عبارت جابه‌جایی این کد، که در حدود ۳۰٪ کل زمان محاسبات است، به شش برابر افزایش یافت.^[۲] در پژوهشی دیگر، محققین با پیاده‌سازی بخش‌های انتگرال زمانی و مکانی رمزبندی موجود CFD برای بررسی جریان دائم حول یک ایرفویل به زبان ++C بر روی FPGA، سرعت محاسبات را در مقایسه با حل روی CPU به میزان ۱۶ برابر افزایش دادند.^[۳] در تحقیقات مختلف صورت‌گرفته برای یافتن جنس لایه‌های زمین، بستر FPGA برای حل معادله‌ی موج مورد استفاده قرار گرفته است.^[۴] همچنین بسترهای سخت‌افزاری FPGA برای پیاده‌سازی روش‌های غیرکلاسیک از قبیل شبکه‌های عصبی^[۵] یا اتوماتای سلولی^[۶] کاربرد داشته است. در قابلیت‌های ارائه شده برای بستر سخت‌افزاری FPGA در حل معادلات ساده،^[۷] معادلات جبری

امروزه محاسبات رایانه‌یی -- شامل مدل‌سازی، شبیه‌سازی و بهینه‌سازی -- به‌عنوان ابزاری مفید و توانمند در مهندسی و علوم کاربرد گسترده‌یی دارد. در مهندسی عمدتاً از روش‌های محاسبات ریاضی برای شبیه‌سازی سیستم‌های پیچیده استفاده می‌شود. افزایش سرعت حل عددی معادلات با مصرف حافظه‌ی مناسب، همواره یکی از چالش‌های اصلی پژوهش‌گران علوم مهندسی بوده است. بدین منظور، تحقیقات زیادی در زمینه‌ی پیاده‌سازی محاسبات با کارایی بالا روی تراشه‌های چند هسته‌یی، سخت‌افزارهای ویژه و سیستم‌های تلفیقی غیرهمگن -- شامل یک یا چند پردازنده‌ی معمولی و پردازنده‌های ویژه -- انجام شده است. ازجمله‌ی این پردازنده‌ها می‌توان به تراشه‌های GPU اشاره کرد، که در کنار پردازنده‌های چند هسته‌یی به‌خوبی کارایی خود را در حل مسائل عددی نشان داده‌اند.^[۱] FPGA یکی دیگر از تراشه‌هایی است که می‌تواند با فراهم آوردن بستر سخت‌افزاری قابل تغییر، راهکار جدیدی با عنوان «محاسبات قابل بازپیکربندی»^[۲] بر پایه‌ی پیاده‌سازی سخت‌افزاری معادلات ارائه کند.^[۳] پیاده‌سازی سخت‌افزاری معادلات با استفاده از بستر FPGA، به دلیل افزایش سرعت حل و کاهش

* نویسنده مسئول

تاریخ دریافت: ۱۳۹۴/۱۲/۱۵، اصلاحیه ۱۳۹۵/۴/۱۲، پذیرش: ۱۳۹۵/۴/۲۹.

در الگوریتم‌های عددی به دلیل ارتباط گره‌ها با هم، داده‌ها در کل سیستم انتقال می‌یابند و در نتیجه در صورت بروز هرگونه تأخیر زمانی، حتی در حدود چند نانوثانیه‌ی فوق‌الذکر، خروجی گره‌ها نادرست شده که منجر به عدم پایداری کل حل خواهد شد.

برای حل این مشکل می‌توان از رجیسترها یا المان‌های تأخیری بین هر یک از گره‌ها استفاده کرد. رجیسترها، المان‌های حافظه‌ی هستند که با کلاک سیستم هماهنگ است و تا زمانی که کلاک را در جهت مناسب دریافت نکنند همان مقدار قبلی را در خروجی خود نشان خواهند داد و به محض دریافت آن، مقدار جدید را در خروجی نمایش می‌دهند. کاربر باید کلاک را طوری تنظیم کند که مقدار نادرست بر روی خروجی قرار نگیرد. به شکستن کل فرایند محاسبات به نقاط کوچک‌تر و قرار دادن رجیستر بین آنها پایلین می‌گویند.

با این روش، محاسبات به اجزای کوچک‌تری تجزیه شده که حل هم‌زمان آنها را امکان‌پذیر می‌کند. با وجود پایداری روش حل، عدم استفاده از این رجیسترها می‌تواند منجر به ناپایداری حل شود. به عبارت دیگر، حتی در صورت پایداری معادله‌ی اصلی و معادله‌ی جبری از نظر ریاضی، در صورت عدم تنظیم صحیح معماری سخت‌افزاری، ممکن است نتایج حل ناپایدار شود. در بخش‌های بعدی اثر بروز این پدیده در حل معادله‌ی موج و نقش آن در ناپایداری جواب بررسی شده است.

۳. حل معادلات دیفرانسیل معمولی و پاره‌یی بر FPGA

در این بخش، حل سخت‌افزاری معادلات دیفرانسیل حاکم بر سیستم جرم و فنر و معادله‌ی مرتبه‌ی اول موج ارائه شده است. در ادامه، نتایج پیاده‌سازی سخت‌افزاری با نتایج پیاده‌سازی نرم‌افزاری با استفاده از CPU مقایسه شده است. برای این منظور، از CPU اینتل با بسامد ۲٫۴ گیگاهرتز، که به لحاظ تکنولوژی ساخت هم‌رده‌ی FPGA به کار گرفته شده در این کار تحقیقاتی است. همچنین، در این پژوهش به جای استفاده از زبان‌های توصیف سخت‌افزاری نظیر VHDL و VERILOG، به دلیل سادگی کاربری ابزار مولد سیستم^۶ در نرم‌افزار MATLAB به کار گرفته شده است. روند کار چنان است که ابتدا سیستم در مولد سیستم مدل‌سازی شده و به کمک آن به VHDL تبدیل می‌شود و سپس به نرم‌افزار Xilinx ISE وارد شده و هسته‌ی Chiposcope به آن اضافه شده و پس از کدگذاری مناسب، درون سخت‌افزار اجرا می‌شود. نتایج نیز با استفاده از Chiposcope Pro از درون سخت‌افزار استخراج می‌شود.

۱.۳. حل معادله‌ی دیفرانسیل معمولی: معادله‌ی جرم و فنر

ابتدا به منظور بررسی روش پیاده‌سازی سخت‌افزاری حل معادلات دیفرانسیل معمولی بر FPGA، یک مسئله‌ی جرم و فنر و دمپر مورد مطالعه قرار گرفته است. معادله‌ی دیفرانسیل جرم و فنر از رابطه‌ی ۱ به دست می‌آید که در آن جرم m ، ضریب میرایی و k ضریب کشسان فنر است.

$$m\ddot{x} + c\dot{x} + kx = f(t) \quad (1)$$

در این مسئله، شرط اولیه برای مکان جرم، در فاصله‌ی ۵ متری نقطه‌ی تعادل تعریف شده است. همچنین ارتعاش جرم بدون سرعت اولیه و به صورت آزاد فرض شده

۱. دستورات مربوط به جریان انتقال داده و کنترل آن را، که به صورت دستورات مجزا روی CPU انجام می‌شود، می‌توان به صورت پایلین^۳ روی بسترهای سخت‌افزاری FPGA پیاده‌سازی کرد و در نهایت با تلفیق FPGA با یک رابط پهنای باند بالا با حافظه‌ی خارجی، امکان دست‌یابی به کارایی‌ها در حد چندین گیگافلاپس و حتی ترافلاپس فراهم می‌شود.

۲. روش‌های عددی که برای حل معادلات دیفرانسیل مورد استفاده قرار می‌گیرند فقط ضرب‌کننده‌ها، جمع‌کننده‌ها، تفریق‌کننده‌ها و تقسیم‌کننده‌ها و چند عملگر ساده‌ی دیگر را شامل می‌شود (حتی در حالت سیستم‌های پیچیده).

۳. برخلاف بسترهای CPU که حافظه‌ی Cash آنها ثابت است، در بسترهای سخت‌افزاری FPGA می‌توان با توجه به الگوریتم موجود، حافظه‌ی مورد نیاز را تولید کرد که این موضوع به کاربران اجازه می‌دهد تا با توجه به پایلین طراحی شده در داخل FPGA، بهترین اندازه‌ی این حافظه‌های واسط را برای انجام مداوم عملیات محاسباتی انتخاب کنند.


۴. پهنای باند حافظه و مقدار آن را می‌توان با توجه به نیاز مسئله تعیین و پیاده‌سازی کرد. مثلاً اگر پیاده‌سازی بهینه لازم باشد می‌توان مداری با آن میزان از حافظه تولید کرد.

۵. معمولاً گداهایی که در حلقه‌های داخلی یک روش عددی وجود دارد شبیه به هم هستند و اگر یک FPGA با آن سیستم پیکربندی شد، می‌توان از آن برای حل مسائل دیگر فراتر از مسئله اولیه استفاده کرد.


۶. معمولاً گسترده‌سازی مکانی میدان حل در مسائل سازه‌یی و سیالاتی با شبکه‌ی محاسباتی بی‌سازمان^۴ انجام می‌شود. بنابراین برای دسترسی به داده‌های موجود در حافظه‌ی اصلی دستگاه باید یک ساختار مناسب اطلاعاتی تولید کرد که داده‌ها در کم‌ترین زمان در دسترس قرار گیرد. اما در FPGA می‌توان گره‌ها و المان‌های همسایه را کنار یکدیگر قرار داد تا انتقال اطلاعات به صورت محلی انجام گیرد.

۲.۲. ناپایداری یک روش عددی پایدار به دلیل خطای اعوجاج

«گلیچ^۵» یکی از چالش‌های محاسبات با قابلیت بازپیکربندی به شمار می‌رود. گاهی به دلیل بروز گلیچ، خروجی یک عملگر محاسباتی موقتاً با خروجی مورد انتظار متفاوت می‌شود. گلیچ زمانی رخ می‌دهد که داده‌های ورودی به یک عملگر از مسیرهای متفاوت عبور کند، به طوری که بخشی از داده‌ها در زمان طولانی‌تری به ورودی آن عملگر برسد. مثلاً در شکل ۳ خروجی مورد انتظار $a \times b + c$ است، حال آن که در چند نانوثانیه‌ی اول به دلیل عدم وجود خروجی در عملگر ضرب، خروجی سیستم برابر c است و پس از رسیدن نتیجه‌ی $a \times b$ ، خروجی برابر $a \times b + c$ خواهد شد.



شکل ۳. معادل سخت‌افزاری $a \times b + c$.



شکل ۶. نتایج خروجی برای مسئله سیستم یک جرم و فنر بر روی FPGA و CPU.

جدول ۱. محاسبات لازم برای حل سیستم تک جرم و فنر.

نوع تراشه	بسامد (MHz)	تعداد کلاک	زمان (μs)
CPU	۲۴۰۰	۶۵۵۳۶	۲۷٫۳
FPGA	۵۰	۱۰۲۴	۲۰٫۵


تعداد گام‌های حل ۱۰۲۴ است که در هر گام ۸ عدد عملیات اعشاری انجام می‌شود.

نتایج حاصل از پیاده‌سازی سیستم جرم و فنر بر FPGA و CPU در شکل ۶ نشان داده شده است. مطابق انتظار نوسان جرم از فاصله‌ی ۵ متری نقطه‌ی تعادل شروع و پس از گذشت حدوداً ۱۰ ثانیه (۱۰۰۰ گام زمانی)، این نوسان میرا می‌شود. چنان که مشاهده می‌شود این نوع معادله‌سازی بسیار شبیه رایانه‌های آنالوگ دهه ۵۰ و ۶۰ است که در آنها یک دستگاه بزرگ به همراه سیم‌های زیاد برای معادله‌سازی الکتریکی معادلات استفاده می‌شد، اما در اینجا دو فرق اساسی وجود دارد، اول این که این سیستم‌ها دیجیتال‌اند و بنابراین محدودیت‌های آنالوگ را ندارند، و دوم این که کل آن سیستم حجیم، داخل یک تراشه‌ی چند سانتی‌متری با میلیون‌ها المان محاسباتی قابل پیاده‌سازی است.


مقایسه‌ی نتایج پیاده‌سازی سخت‌افزاری روی FPGA با نتایج پیاده‌سازی نرم‌افزاری روی CPU با استفاده از مفهوم کلاک^۸ (دوره زمانی کاری) قابل ارائه است. در مورد اول، FPGA قادر است کل عملیات یک گام زمانی حل معادله‌ی جرم و فنر، شامل ۸ عملیات اعشاری را در یک کلاک انجام دهد در حالی که CPU باید هر عملیات اعشاری شامل فراخوانی از حافظه و ذخیره‌سازی در آن را در هشت کلاک و مجموعاً کل عملیات را در ۶۴ کلاک انجام دهد.

بررسی جدول ۱ نشان می‌دهد که مدت زمان مورد نیاز برای حل مسئله‌ی جرم و فنر بر بستر FPGA حدود ۲۰٫۵ میکروثانیه و برای CPU در بهترین حالت (بدون در نظر گرفتن تأخیرهای حافظه) این زمان برابر ۲۷٫۳ میکروثانیه است. در این حالت تقریباً سرعت هر دو سیستم تقریباً یکسان است و در نهایت این امر نشان‌دهنده‌ی سرعت ۱٫۳ برابری FPGA نسبت به CPU است.

با توجه به قابلیت FPGA مورد استفاده در این پژوهش، امکان پیاده‌سازی کمینه یک سیستم متشکل از ۶ جرم و فنر وجود دارد. بنابراین، فرایند فوق برای پیاده‌سازی این سیستم شامل ۶ جرم و فنر تکرار شد که نتایج آن در جدول ۲ ارائه شده است. نکته‌ی شاخص در این پیاده‌سازی سخت‌افزاری آن



شکل ۴. بلوک نمودار مسئله سیستم یک جرم و فنر.



شکل ۵. بلوک نمودار انتگرال‌گیر.

است. مشخصات جرمی این مسئله به صورت رابطه‌ی ۲ ارائه شده است.

$$\begin{cases} m = 1 \text{ kg} \\ k = 10 \text{ N/m} \\ c = 1 \text{ Ns/m} \end{cases} \quad (2)$$


برای حل این مسئله از روش تکراری رونگ - کوتا استفاده شده است. در شکل ۴ بلوک نمودار معادل پیاده‌سازی سخت‌افزاری این مسئله نشان داده شده است. این بلوک نمودار شامل دو انتگرال‌گیر^۷ است. ورودی انتگرال‌گیر اول، شتاب و خروجی آن سرعت بوده و به ورودی انتگرال‌گیر دوم متصل می‌شود، به طوری که خروجی این انتگرال‌گیر مکان جرم را نشان می‌دهد. چنان که در شکل ۵ مشاهده می‌شود برای پیاده‌سازی سخت‌افزاری هر یک از انتگرال‌گیرها از یک رجیستر و یک ضرب‌کننده و یک جمع‌کننده استفاده شده است که در آن گام زمانی انتگرال‌گیری برابر ۰٫۰۱ ثانیه انتخاب شده است. این مقدار با توجه به تجربه‌ی عددی و استقلال حل از گام زمانی انتخاب شده است. در این مسئله

آنها حاکم است، می‌توان با یک ضرب‌کننده و دو جمع‌کننده و یک رجیستر مطابق شکل ۸ پیاده‌سازی کرد. با تکرار فرایند شکل ۸ برای هر گره، مدل سخت‌افزاری رابطه‌ی گسسته شده‌ی ۴ روی FPGA مطابق شکل ۹ خواهد بود، که در آن مستطیل‌های بزرگ نمایانگر گره‌ها هستند.

در بستر FPGA، با تبادل متقابل و هم‌زمان داده‌ها بین گره‌های همسایه، معادله‌ی ۴ حل و دامنه‌ی موج برای هر گره در زمان‌های مختلف به دست می‌آید. با حل این پیکربندی، منحنی حرکت گره‌ها مطابق شکل ۱۰ به دست می‌آید. در این شکل، منحنی‌های داخل نمودارها بیانگر تغییرات جابه‌جایی هر گره نسبت به زمان است. وجود رجیسترها بین هر گره در شکل ۹ به دلیل پایداری جواب‌هاست، در حالی که این رجیسترها عملاً هیچ گونه عملگر ریاضی نیستند اما عدم وجودشان باعث ناپایداری معادله‌ی گسسته شده می‌شود. برای مثال اگر از رجیسترها استفاده نشود منحنی حرکت گره شماره ۵ مطابق شکل ۱۱ کاملاً ناپایدار خواهد شد. لازم به ذکر است این مشکل حتی برای مسائل پایا، همچون معادله‌ی لاپلاس، نیز اتفاق می‌افتد. مطابق رفتار موج، کاهش دامنه‌ی گره شماره ۲ از $u = 1$ شروع و پس از مدتی دامنه به صفر می‌رسد. در این مدت، دامنه‌ی گره‌های دیگر با فاصله‌ی زمانی مشخص که متناسب با سرعت a است، ابتدا افزایش و سپس کاهش می‌یابد.

با توجه به گام‌های زمانی تعیین شده در این مسئله (۱۰۲۴ گام)، دفعات انتقال اطلاعات بین گره‌ها برابر 6×10^{24} است. لازم به ذکر است که کل زمان فرایند حل، شامل زمان مورد نیاز برای انتقال داده‌ها و زمان انجام محاسبات داخلی گره‌های سخت‌افزاری می‌باشد.

مقایسه‌ی کارایی FPGA و CPU از نظر محاسبات لازم برای حل معادله‌ی موج از نظر تعداد کلاک یا زمان مورد نیاز در جدول ۳ ارائه شده است. نتایج نشان می‌دهد که در این مسئله FPGA سرعت ۳/۶ برابری نسبت به CPU دارد. این افزایش سرعت FPGA در حالی است که بسامد کاری آن بسیار پایین‌تر از CPU و در حدود یک‌چهارم آن است که به همین میزان می‌تواند باعث کاهش توان مصرفی در محاسبات شود.



شکل ۸. معادله‌ی نموداری یک گره سخت‌افزاری برای رابطه‌ی گسسته‌ی موج.

جدول ۳. محاسبات لازم برای حل معادله موج با ۶ عدد گره.

نوع تراشه	بسامد (MHz)	تعداد کلاک	زمان (μs)
CPU	۲۴۰۰	۱۴۷۴۵۶	۶۱٫۴
FPGA	۶۰	۱۰۲۴	۱۷

است که به دلیل امکان‌پذیر بودن پیاده‌سازی موازی عبارت‌های معادلات بر روی FPGA، می‌توان همه‌ی این ۶ جرم و فنر را هم‌زمان تحلیل کرد در حالی که زمان مورد نیاز برای این ۶ عدد کماکان همان ۲۰ میکروثانیه باقی می‌ماند. در این حالت به علت استفاده از رجیسترهای میانی تأخیر زمانی اتفاق می‌افتد که نسبت به کل زمان حل قابل اغماض است. به دلیل اجرای هم‌زمان (جدول ۲) سرعت FPGA برای حل کامل ۶ عدد جرم و فنر حدود ۸ برابر CPU شده است.

۲.۳. معادله‌ی دیفرانسیل پاره‌ی

معادله‌ی مرتبه‌ی اول موج از نوع هذلولی است و رابطه‌ی یک‌بعدی آن چنین است:

$$\frac{\partial u(x, t)}{\partial t} + a \frac{\partial u(x, t)}{\partial x} = 0 \quad (3)$$

که در آن u دامنه‌ی موج و a سرعت موج و عدد مثبتی است که نشان می‌دهد اطلاعات با سرعت a و به سمت راست حرکت می‌کند. بنا براین اگر شرایط اولیه‌ی موج را داشته باشیم، این شکل موج در زمان‌های مختلف به سمت راست حرکت خواهد کرد.

برای تضمین پایداری رابطه‌ی ۴ لازم است عدد کورانت، $c = \frac{a \Delta t}{\Delta x}$ ، مساوی یا کم‌تر از ۱ باشد. در حل معادله‌ی موج انجام شده، عدد کورانت برابر 0.2 و سرعت موج برابر ۱ متر بر ثانیه در نظر گرفته شده است. همچنین در این بررسی، از ۶ گره استفاده شده و شرط اولیه‌ی دامنه‌ی موج u برای این گره‌ها به صورتی است که همه‌ی گره‌ها به جز گره ۲ در نقطه‌ی صفر بوده و گره ۲ به اندازه‌ی ۱ واحد در جهت مثبت قرار دارد (شکل ۷). شرط مرزی در این گره‌ها چنان است که گره شماره ۱ در مکان صفر نگه داشته شده و بقیه‌ی گره‌ها آزادند.


با استفاده از روش تفاضل محدود بالادست مرتبه اول زمانی و پس‌روی مکانی، معادله‌ی جبری گسسته‌ی رابطه‌ی ۳ چنین به دست می‌آید:

$$\frac{u_i^{n+1} - u_i^n}{\Delta t} = -a \frac{u_i^n - u_{i-1}^n}{\Delta x} \quad (4)$$

برای پیاده‌سازی این سیستم، هریک از ۶ گره را، که رابطه‌ی گسسته شده‌ی ۴ در

جدول ۲. محاسبات لازم برای حل سیستم ۶ جرم و فنر.

نوع تراشه	بسامد (MHz)	تعداد کلاک	زمان (μs)
CPU	۲۴۰۰	۳۹۳۲۱۶	۱۶۳٫۸
FPGA	۵۰	۱۰۲۴	۲۰٫۵



شکل ۷. موقعیت گره‌ها در زمان صفر.

پانوشته‌ها

1. field programmable gate array
2. reconfigurable computing
3. Pipeline
4. unstructured grid
5. Glitch
6. system generator
7. integrator
8. Clock

منابع (References)

1. Owens, J., Houston, M., Luebke, D., Green, S., Stone, J. and Phillips, J. "GPU computing", *Proceedings of the IEEE*, **96**(5), pp. 879-899 (May 2008).
2. Sundararajan, P., *High Performance Computing Using FPGAs*, Tech. Rep., Available Online: [www.xilinx.com/support/documentation/white papers/ wp 375 HPC Using FPGAs.pdf](http://www.xilinx.com/support/documentation/white_papers/wp_375_HPC_Using_FPGAs.pdf) (2010).
3. AbuTalip, M.S., Akamine, T., Hatto, M. and Amamo, H. "Adaptive flux calculation scheme in advection term computation using partial reconfiguration", *International Journal of Networking and Computing*, **3**(2), pp. 289-306 (2013).
4. Sanchez-Roman, D. Sutter, G. Lopez-Buedo, S. and Gonzalez, I. "High-level languages and floating-point arithmetic for FPGA based CFD simulations", *IEEE Design & Test of Computers*, **28**(4), pp. 28-36 (2011).
5. HE, C. "Numerical solutions of differential equations on FPGA-enhanced computers", PhD Thesis, A&M Texas-USA (2007).
6. Hu, J. "Solution of partial differential equations using reconfigurable computing", PhD Thesis, University of Birmingham-England (2010).
7. Nagay, Z. "Implementation of emulated digital CNN-UM on programmable logic device and it's application", PhD Thesis (2010).
8. Murtaza, S. "High performance reconfigurable computing with cellular automata", PhD Thesis, Von Amsterdam-Holand (2010).
9. Singleterry, R.C. and Fithian, W.S. "Field programmable gate array computer in structural analysis: An initial exploration", AIAA/ASME/ASCE/AHS/ASC Structures, Structural Dynamics, and Materials (2002).
10. George, A., Lam, H. and Stitt, G. "At the forefront of scalable reconfigurable supercomputing", *Computing in Science and Engg*, **13**(1), pp. 82-86 (January 2011).
11. <https://www.parallella.org/>, Accessed on 20 November (2015).
12. <http://zedboard.org/>, Accessed on 20 November (2015).