

مرجع جریان $100\mu\text{A}$ با ضریب تغییرات دمایی پایین مبتنی بر ترکیب ترانزیستورهای زیر آستانه و اشباع

امین شیخی^۱، دانشجوی کارشناسی ارشد؛ فرشاد گودرزی^۲، دانشجوی کارشناسی ارشد؛ سیروس طوفان^۳، استادیار

۱- دانشکده مهندسی برق و کامپیوتر - دانشگاه زنجان - زنجان - ایران - Amin.sheykhi@znu.ac.ir

۲- دانشکده مهندسی برق و کامپیوتر - دانشگاه زنجان - زنجان - ایران - Farshad.goodarzi@znu.ac.ir

۳- دانشکده مهندسی برق و کامپیوتر - دانشگاه زنجان - زنجان - ایران - S.toofan@znu.ac.ir

چکیده: در این مقاله یک مرجع جریان با تکنیک ترکیب ساختار ترانزیستورهای اشباع و زیرآستانه ارائه می‌شود. در این کار ابتدا با هریک از این ساختارها جریان‌های PTAT و CTAT تولید و با یکدیگر ترکیب شد. سپس برای دستیابی به ضریب تغییرات دمایی پایین جریان‌های خروجی این دو ساختار با ضرایب مناسبی جمع گردید تا یک مرجع جریان برابر با $100\mu\text{A}$ به دست آید. مدار پیشنهادی برای این مرجع جریان در تکنولوژی $0.18\mu\text{m}$ CMOS TSMC طراحی و جانمایی آن به ابعاد $177.4\mu\text{m} \times 180.5\mu\text{m}$ در نرم‌افزار Cadence رسم و مدار استخراج شده از آن شبیه‌سازی شد. نتایج شبیه‌سازی نشان دادند که این مرجع جریان در بازه دمایی 40°C تا 120°C برای حالت TT دارای ضریب تغییرات دمایی $3.68\text{ppm}/^\circ\text{C}$ می‌باشد. علاوه بر این، میانگین ضریب تغییرات دمایی آن برای ۱۰۰۰ بار تکرار مونت کارلو برابر $16.384\text{ppm}/^\circ\text{C}$ است. همچنین نتایج شبیه‌سازی نشان داد که این مدار نسبت به تغییر یک ولتی ولتاژ تغذیه دارای حساسیت 2.9% می‌باشد. ولتاژ دو سر این مرجع جریان در 98% مقدار نامی خود برابر 396mV است. توان مصرفی این مدار در ولتاژ تغذیه 1.8V برابر $39.67\mu\text{W}$ است.

واژه‌های کلیدی: آینه جریان کسکودی، ضریب تغییرات دمایی، مرجع جریان.

A $100\mu\text{A}$ Low Temperature Coefficient Current Reference with Composition of Subthreshold and Saturation Transistors

A. Sheykhi¹, Msc. Student; F. Goodarzi², Msc. Student; S. Toofan³, Assistant Professor

1- Faculty of Electrical and Computer Engineering, University of Zanjan, Zanjan, Iran, Email: Amin.sheykhi@znu.ac.ir

2- Faculty of Electrical and Computer Engineering, University of Zanjan, Zanjan, Iran, Email: Farshad.goodarzi@znu.ac.ir

3- Faculty of Electrical and Computer Engineering, University of Zanjan, Zanjan, Iran, Email: S.toofan@znu.ac.ir

Abstract: This paper presents a current reference circuit by employing the combination of the saturated and subthreshold transistors structures. At first, using these two structures PTAT and CTAT currents were generated and combined with together. Then to achieve low temperature variation coefficient, proper coefficients of the output currents of these two structures were combined leading to $100\mu\text{A}$ current reference. This current reference was post layout simulated in the $0.18\mu\text{m}$ CMOS TSMC technology with Cadence software and its layout size was $177.4\mu\text{m} \times 180.5\mu\text{m}$. Post layout simulation results show that this current reference has a $3.68\text{ppm}/^\circ\text{C}$ variation in the temperature range of -40 to 120 Celsius degrees for TT transistors. In addition, its average temperature variation coefficient is $16.384\text{ppm}/^\circ\text{C}$ for 1000 iterations of Monte Carlo simulation. This circuit has a 2.9% sensitivity per one volt change of the supply voltage. This reference require to 396 millivolts headroom voltage to reach the 98% of the nominal current value. The power consumption of this circuit at the supply voltage of 1.8V was $39.67\mu\text{W}$.

Keywords: Cascode current mirror, Current reference, Temperature coefficient.


تاریخ ارسال مقاله: ۱۳۹۶/۱۰/۱۸

تاریخ اصلاح مقاله: ۱۳۹۶/۱۲/۰۸ و ۱۳۹۷/۰۲/۰۹

تاریخ پذیرش مقاله: ۱۳۹۷/۰۴/۰۳

نام نویسنده مسئول: سیروس طوفان

نشانی نویسنده مسئول: ایران - زنجان - کیلومتر ۶ جاده تبریز - دانشگاه زنجان - دانشکده مهندسی برق و کامپیوتر.



شکل ۱: ترکیب ساختار ترانزیستورهای دوقطبی و زیرآستانه [۴]

استفاده شده است. ولی ضریب تغییرات دمایی آن نیز نسبت به [۳]، [۴] زیاد است.

از آنجایی که برآمدگی تغییرات ضریب دمایی ساختار پیاده‌سازی شده با ترانزیستورهای اشباع به سمت بالا [۶] و برآمدگی تغییرات ضریب دمایی ساختار پیاده‌سازی شده با ترانزیستورهای زیرآستانه به سمت پایین [۵] است لذا در این کار برای دستیابی به ضریب تغییرات دمایی پایین از ترکیب این دو ساختار استفاده شده است. مزیت این کار نسبت به مدار ترکیبی ارائه شده در [۴]، عدم نیاز به ترانزیستورهای پیوندی دوقطبی و تقویت‌کننده‌های عملیاتی است. در نتیجه مساحت تراشه و توان مصرفی کاهش می‌یابد.

در ادامه مقاله به شرح زیر تنظیم می‌شود: در بخش دوم معادلات حاکم بر تولید مراجع جریان با ساختار ترانزیستورهای زیر آستانه و ساختار ترانزیستورهای اشباع بیان می‌گردند. در بخش سوم ساختار مرجع جریان پیشنهادی و در بخش چهارم نتایج شبیه‌سازی ارائه می‌شوند. در نهایت بخش پنجم به نتیجه‌گیری مقاله می‌پردازد.

۲- معادلات حاکم بر تولید مرجع جریان

۲-۱- با ساختار ترانزیستورهای زیر آستانه

جریان یک ترانزیستور NMOS در ناحیه زیرآستانه به صورت زیر است [۷، ۸]:

$$I_D = I_0 \exp\left(\frac{V_{GS} - V_{th}}{nV_T}\right) \quad (1)$$


در رابطه (۱)، پارامترهای I_D ، V_{GS} ، V_{th} ، n و V_T به ترتیب نشانگر جریان درین، ولتاژ گیت-سورس، ولتاژ آستانه، پارامتری ثابت با مقداری بین ۱/۵ تا ۳ و ولتاژ حرارتی^۵ می‌باشند و I_0 پارامتری متناسب با W/L است. W و L به ترتیب عرض و طول کانال ترانزیستور را نشان می‌دهند. با توجه به رابطه (۱) ولتاژ گیت-سورس ترانزیستور NMOS در ناحیه زیرآستانه را می‌توان به صورت رابطه (۲) نوشت.

۱- مقدمه


تقریباً اکثر مدارهای سیگنال آنالوگ/مخلوط برای بهبود شرایط کاری زیربلوک‌های خود به منابع جریان خوبی نیازمند هستند [۱]. یک مرجع جریان مناسب بایستی برای عملکرد در محدوده دمایی گسترده از دقت جریان و قابلیت اطمینان بالایی برخوردار باشد [۲].

برای کاهش وابستگی دمایی منابع جریان روش‌های مختلفی معرفی شده است. در اکثر کارها با افزودن یک جریان با ضریب تغییرات دمایی مثبت (PTAT) به یک جریان با ضریب تغییرات دمایی منفی (CTAT^۲)، مرجع جریان مستقل از تغییرات دما ایجاد می‌نمایند. در این راستا در [۳] با قرار دادن اختلاف ولتاژ امیتر-بیس دو ترانزیستور PNP بر روی یک مقاومت، جریان PTAT ایجاد شده است. همچنین در آن برای ایجاد جریان CTAT، ولتاژ امیتر-بیس یکی از این ترانزیستورها را به مقاومت دیگری اعمال کرده است. در این کار وجود دو ترانزیستور NMOS در مسیر ایجاد جریان CTAT، باعث کاهش غیرخطیگی این جریان در برابر تغییرات دما گردیده است. در [۴] به کمک ترکیب مدارهایی با ساختار ترانزیستورهای دو قطبی، BJT، و ترانزیستورهای زیرآستانه یک مرجع ولتاژ ۱/۲۷ با ضریب تغییرات دمایی ۴/۵ ppm/°C ایجاد شده است. مطابق شکل ۱، از آنجایی که برآمدگی منحنی جریان حاصل از ساختار ترانزیستورهای زیرآستانه رو به پایین بوده و برآمدگی منحنی جریان تشکیل شده از ترانزیستورهای دو قطبی رو به بالا است، لذا در [۴] برای ایجاد یک مرجع ولتاژ با ضریب تغییرات دمایی پایین از ترکیب این دو جریان با ضرایب مناسب استفاده شده است. در این کار به دلیل استفاده از المان‌های زیاد از جمله دو عدد تقویت‌کننده عملیاتی و ترانزیستورهای BJT، مساحت تراشه زیاد شده است. علاوه بر آن افزایش تعداد المان‌ها سبب افزایش توان مصرفی و عدم تطبیق^۳ در مدار می‌شود.

در [۵] اختلاف ولتاژ گیت-سورس دو ترانزیستور NMOS که در ناحیه زیرآستانه هستند، بر روی یک مقاومت قرار گرفته و جریان PTAT ایجاد شده است. سپس این جریان توسط ترانزیستورهای PMOS آینه شده و از یک ترانزیستور NMOS دیگری که در ناحیه زیر آستانه قرار دارد، عبور داده شده است. با اعمال ولتاژ حاصل در گیت-سورس این ترانزیستور بر روی یک مقاومت، جریان CTAT ایجاد شده است. در نهایت برای ایجاد ولتاژ مرجع، ضرایب مناسبی از این جریان‌ها به یک مقاومت اعمال شده است. همچنین برای ایجاد ولتاژ خروجی مستقل از تغییرات تغذیه به کمک یک ترانزیستور، جریان PTAT آینه شده با جریان CTAT ترکیب شده است. مزیت این کار نسبت به [۴]، ایجاد ولتاژ مستقل از تغییرات تغذیه، بدون استفاده از ساختار آینه جریان کسکودی^۴ یا تقویت‌کننده عملیاتی است. در مقابل ضریب تغییرات دمایی آن نسبت به [۳، ۴] خیلی زیاد است. در [۶] برای تولید مرجع، از ترانزیستورهای ناحیه اشباع



شکل ۳: ترکیب جریان‌های CTAT و PTAT ترانزیستورهای زیرآستانه



شکل ۲: مرجع جریان PTAT با ترانزیستورهای زیرآستانه

تغییرات دمایی منفی می‌باشد. حال می‌توان با اعمال این ولتاژ CTAT به یک مقاومت، یک جریان CTAT با رابطه زیر تولید کرد [۵]:

$$I_{CTAT} = \frac{V_{GS}(T)}{R} = \frac{V_{GS}(T_0)}{R} + \frac{K_G}{R} \left(\frac{T}{T_0} - 1 \right) \quad (7)$$

برای ترکیب جریان‌های CTAT و PTAT تولید شده جهت دستیابی به جریان مستقل از دما، می‌توان از مدار نشان داده شده در شکل ۳ استفاده کرد [۵]. در مدار شکل ۳، می‌توان جریان خروجی I_{out} را به صورت زیر نوشت:

$$I_{out} = \frac{S_{10}}{S_4} I_{PTAT} + \frac{S_9}{S_8} I_{CTAT} \quad (8)$$

با تنظیم مناسب ضرایب جریان‌های PTAT و CTAT می‌توان یک جریان مستقل از دما ایجاد نمود. در مدار شکل ۳ ترانزیستور M_7 نقش ناقل جریان را دارد و اثر تغییرات منبع تغذیه بر روی جریان CTAT تولید شده توسط مقاومت R_1 را کاهش می‌دهد.

یکی دیگر از پارامترهای مؤثر بر دقت جریان تولید شده، تغییرات آن در برابر تغییرات VDD است. به دلیل اثر مدولاسیون طول کانال، اگر ولتاژ درین-سورس یک ترانزیستور تغییر کند، جریان درین آن نیز تغییر خواهد کرد. در نتیجه در مدار شکل ۳، افزایش ولتاژ تغذیه VDD منجر به افزایش جریان CTAT و PTAT می‌شود و برعکس.

با افزودن ضریبی از جریان PTAT به تولیدکننده جریان CTAT اثر تغییرات ولتاژ تغذیه کاهش می‌یابد [۵]. مطابق شکل ۴ ترانزیستور M_{11} آینه‌جریانی را با ترانزیستور M_4 تشکیل می‌دهد، که ضریبی از جریان PTAT تولید شده را به جریان CTAT اضافه می‌کند. حال جریان خروجی نهایی به صورت زیر قابل بیان است:

$$I_{out} = \frac{S_{10}}{S_4} I_{PTAT} + \frac{S_9}{S_8} \left(\frac{V_{GS_s}}{R_2} - \frac{S_{11}}{S_4} I_{PTAT} \right) \quad (9)$$

اگر از رابطه (۹) نسبت به VDD مشتق گرفته شود، می‌توان به رابطه (۱۰) دست یافت.

$$V_{GS} = nV_T \ln \left(\frac{I_D}{I_0} \right) + V_{th} \quad (2)$$

مدار شکل ۲ را در نظر بگیرید. در این مدار با فرض آن که ترانزیستورهای M_1 و M_2 در ناحیه زیرآستانه بوده و ترانزیستورهای M_3 و M_4 نیز به صورت آینه‌جریان با نسبت W/L یکسان باشند، جریان مقاومت R_1 را می‌توان به صورت رابطه (۳) نوشت:

$$I_{R_1} = \frac{V_{GS_1} - V_{GS_2}}{R_1} = \frac{nV_T}{R_1} \ln \left(\frac{S_2}{S_1} \right) \quad (3)$$

در رابطه (۳) پارامتر S_i نسبت W/L ترانزیستورها را نشان می‌دهد. در صورتی که از رابطه (۳) نسبت به دما مشتق گرفته شود، می‌توان نوشت:

$$\frac{dI_{R_1}}{dT} = \frac{nV_T}{R_1^2} \ln \left(\frac{S_2}{S_1} \right) \left(\frac{R_1}{T} - \frac{dR_1}{dT} \right) \quad (4)$$

از رابطه (۴) مشاهده می‌شود که با انتخاب مقدار مناسبی برای R_1 می‌توان به جریان PTAT دست یافت.


اگر یک ترانزیستور NMOS در ناحیه زیرآستانه با یک جریان ثابت بایاس شود، ولتاژ گیت-سورس آن با افزایش دما تقریباً به صورت خطی کاهش می‌یابد. رابطه ولتاژ گیت-سورس ترانزیستور NMOS در ناحیه زیرآستانه با دما به صورت زیر است [۵]:

$$V_{GS}(T) = V_{GS}(T_0) + K_G \left(\frac{T}{T_0} - 1 \right) \quad (5)$$

در رابطه (۵)، پارامترهای $V_{GS}(T_0)$ و T_0 به ترتیب بیانگر ولتاژ گیت-سورس در دمای اولیه، مقادیر دمای اولیه و دمای ثانویه بوده و پارامتر K_G به صورت زیر تعریف می‌شود [۵]:

$$K_G \cong K_T + V_{GS}(T_0) - V_{TH}(T_0) - V_{OFF} \quad (6)$$

در رابطه (۶)، پارامترهای K_T و V_{OFF} پارامترهای مدل BSIM3v3 است. همچنین در این رابطه $V_{GS}(T_0)$ و $V_{TH}(T_0)$ ، به ترتیب بیانگر ولتاژ گیت-سورس و ولتاژ آستانه در دمای اولیه می‌باشند. به ازای مقادیر نوعی K_T و V_{OFF} ، پارامتر K_G یک مقدار منفی است. با افزایش دما این مقدار منفی باعث کاهش ولتاژ گیت-سورس می‌شود. در نتیجه ولتاژ گیت-سورس حاصل به صورت یک ولتاژ CTAT با ضریب



شکل ۵: مرجع جریان با ترانزیستورهای ناحیه اشباع [۶]

این که ترانزیستورهای M_1 و M_2 و M_3 در ناحیه اشباع بوده و ترانزیستورهای M_4 و M_5 نیز نقش آینه جریان با نسبت W/L برابر یک را داشته باشند، می‌توان معادله KVL در حلقه پایینی مدار را به صورت رابطه زیر نوشت:

$$V_{GS_1} + V_{GS_3} - V_{GS_2} - R_1 I = 0 \quad (14)$$

به کمک رابطه (۱۳)، می‌توان رابطه (۱۴) را به صورت زیر بازنویسی نمود:

$$\sqrt{\frac{2I}{\mu_n C_{ox}}} \left(\frac{1}{\sqrt{S_1}} + \frac{1}{\sqrt{S_3}} - \frac{1}{\sqrt{S_2}} \right) + V_{th} - R_1 I = 0 \quad (15)$$

با مشتق‌گیری از رابطه (۱۵) نسبت به دما می‌توان نوشت:

$$K_I = \frac{(2K_{V_{th}} + K_{\mu_n}) V_{th}}{V_{th} + R_1 I} - \frac{(K_{\mu_n} + 2K_{R_1}) R_1 I}{V_{th} + R_1 I} \quad (16)$$


جزئیات این مشتق‌گیری در پیوست آمده است. در رابطه (۱۶)، هر یک از پارامترهای ضریب دمایی نسبی K_X (X: I, V_{th} , μ_n , R_1) به صورت زیر تعریف می‌شوند:

$$K_X = \frac{1}{X} \frac{dX}{dT} \quad (17)$$

برای صفر شدن ضریب تغییرات دمایی جریان در رابطه (۱۶)، بایستی رابطه زیر برقرار گردد:

$$R_1 = \frac{2K_{V_{th}} + K_{\mu_n} V_{th}}{K_{\mu_n} + 2K_{R_1} I} \quad (18)$$

از رابطه (۱۸) مشاهده می‌شود که می‌توان با انتخاب مقدار مناسبی برای مقاومت R_1 ، ضریب تغییرات دمایی جریان فوق را به صفر رساند. از آنجایی که در عمل مقدار مقاومت R_1 عدد مثبتی است و از طرفی چون مقادیر $K_{V_{th}}$ و K_{μ_n} منفی هستند، در نتیجه بایستی $|K_{\mu_n}| > 2K_{R_1}$ باشد تا بتوان به ضریب تغییرات دمایی صفر



شکل ۴: کاهش وابستگی جریان خروجی به تغییرات تغذیه [۵]

$$\frac{\partial I_{out}}{\partial VDD} = \left(\frac{S_{10}}{S_3} - \frac{S_9 S_{11}}{S_8 S_4} \right) \frac{\partial I_{PTAT}}{\partial VDD} + \frac{S_9}{S_8} \frac{1}{R_2} \frac{\partial V_{GS_6}}{\partial VDD} \quad (10)$$

همچنین با توجه به رابطه (۲) مشتق V_{GS_6} نسبت به VDD به صورت زیر به دست می‌آید:

$$\frac{\partial V_{GS_6}}{\partial VDD} = \frac{nv_T}{I_{D_6}} \frac{\partial I_{D_6}}{\partial VDD} \quad (11)$$

با جای‌گذاری رابطه (۱۱) در رابطه (۱۰) می‌توان نوشت:

$$\frac{\partial I_{out}}{\partial VDD} = \left(\frac{S_{10}}{S_3} - \frac{S_9 S_{11}}{S_8 S_4} \right) + \frac{S_9 S_5}{S_8 S_4} \frac{1}{R_2} \frac{nv_T}{I_{D_6}} \frac{\partial I_{PTAT}}{\partial VDD} \quad (12)$$

با توجه به وجود جمله‌ای با علامت منفی در رابطه (۱۲) می‌توان به تغییرات جریان خروجی نسبت به تغییرات تغذیه مساوی با صفر دست یافت. بنابراین با این روش اثر تغییرات ولتاژ تغذیه بر روی جریان خروجی کاهش خواهد یافت. بر اساس روابط (۸) و (۱۲) جریان خروجی به صورت تئوری می‌تواند مستقل از دما و تغییرات تغذیه شود. اما در عمل، از آنجایی که بیشتر پارامترهای مدار با یکدیگر مرتبط هستند، یافتن تعادل دقیق عملاً کار دشواری است. به عنوان مثال در روابط فوق، دما و ولتاژ تغذیه برای سادگی مستقل از یکدیگر در نظر گرفته شده‌اند؛ در حالی که در عمل این دو پارامتر با یکدیگر مرتبط هستند.

۲-۲- با ساختار ترانزیستورهای اشباع

جریان یک ترانزیستور NMOS در ناحیه اشباع به صورت زیر است [۶]:

$$I_D = \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{th})^2 \quad (13)$$

در معادله (۱۳) به دلیل بزرگ بودن طول کانال ترانزیستور از اثر مدولاسیون طول کانال صرف‌نظر شده است. در مدار شکل ۵ با فرض

امیتر-بیس ترانزیستورهای پیوندی دوقطبی نسبت به دما به صورت زیر است [۳]:

$$V_{EB}(T) = V_{BG}(T_0) - \frac{T}{T_0} (V_{EB}(T_0) - V_{BG}(T_0)) + (\eta - \zeta) \nu_T \ln \frac{T_0}{T} \quad (19)$$

در رابطه (۱۹)، پارامترهای $V_{BG}(T_0)$ ، η و ζ به ترتیب بیانگر ولتاژ شکاف انرژی سیلیکون در دمای اولیه، ثابت دمایی وابسته به تکنولوژی، و مرتبه وابستگی دمایی جریان کلکتور هستند. همان طوری که مشاهده می‌شود در این رابطه عبارت $(\eta - \zeta) \nu_T \ln(T_0/T)$ منجر به غیرخطیگی زیادی در جریان CTAT ترانزیستورهای پیوندی دوقطبی می‌شود. لذا جبران این رفتار کاملاً غیرخطی توسط جریان CTAT ترانزیستورهای زیرآستانه که دارای رفتاری خطی هستند، کار دشواری است. اما مزیت مدار پیشنهادی در این مقاله نسبت به سایر کارهای ترکیبی انجام شده این است که از رفتار خطی جریان CTAT ترانزیستورهای زیرآستانه برای جبران رفتار نسبتاً خطی جریان PTAT ترانزیستورهای اشباع استفاده شده است. طبق رابطه (۱۶) پارامترهای V_{th} و μ_n در اثر افزایش دما، کاهش می‌یابند. روابط این دو پارامتر با دما به صورت زیر است [۲]:


$$\mu(T) = \mu(T_0) \left(\frac{T}{T_0} \right)^{-1.5} \quad (20)$$

$$V_{th}(T) = V_{th}(T_0) - k(T - T_0) \quad (21)$$

در روابط (۲۰) و (۲۱) پارامترهای $\mu(T_0)$ و $V_{th}(T_0)$ و k به ترتیب بیانگر قابلیت تحرک پذیری الکترون در دمای اولیه، ولتاژ آستانه در دمای اولیه و ضریب دمایی ولتاژ آستانه هستند. روابط (۱۶)، (۱۹)، (۲۰) و (۲۱) نشان می‌دهند که جریان ترانزیستورهای اشباع نسبت به جریان ترانزیستورهای پیوندی دوقطبی رفتار خطی تری را دارند.

در مدار پیشنهادی به دلیل اضافه شدن ساختار ترانزیستورهای اشباع به ترانزیستورهای زیرآستانه، تدبیر اندیشیده شده در [۵] برای کاهش وابستگی جریان خروجی به تغییرات تغذیه، با مشکل مواجه می‌شود و جریان خروجی به شدت به تغییرات ولتاژ تغذیه وابسته می‌گردد. برای برطرف کردن این مشکل، طول کانال ترانزیستورهای M_{10} و M_{11} ، بزرگ در نظر گرفته شده است.

طبق رابطه (۴)، برای این که جریان مقاومت R_1 رفتاری به صورت PTAT داشته باشد و از طرفی با توجه به رابطه (۱۸) برای رسیدن به ضریب تغییرات دمایی صفر در مرجع جریان پیاده‌سازی شده با ترانزیستورهای اشباع، در این کار از مقاومت‌های rphpoly استفاده شده است. این نوع مقاومت نسبت به مقاومت‌های دیگر دارای ضریب تغییرات دمایی کمتر (تقریباً برابر $-156 \text{ ppm}/^\circ\text{C}$) است.



شکل ۶: ترکیب ساختار ترانزیستورهای زیرآستانه و اشباع


رسید.

۳- ساختار مداری مرجع جریان پیشنهادی

همان طوری که ذکر شد برآمدگی ضریب تغییرات دمایی ساختار پیاده‌سازی شده با ترانزیستورهای اشباع به سمت بالا [۶] و برآمدگی ضریب تغییرات دمایی ساختار پیاده‌سازی شده با ترانزیستورهای زیرآستانه به سمت پایین [۵] است. این مفهوم در شکل ۶ نشان داده شده است. در این کار برای دستیابی به یک مرجع جریان با ضریب تغییرات دمایی مناسب، مدارهای ارائه شده در [۵] و [۶] با یکدیگر ترکیب شده‌اند. ساختار مداری مرجع جریان پیشنهادی در شکل ۷ نشان داده شده است. مطابق این شکل، ترانزیستورهای $M_9 - M_1$ ساختار مرجع جریان با ترانزیستورهای زیرآستانه و ترانزیستورهای $M_{14} - M_{10}$ ساختار مرجع جریان با ترانزیستورهای اشباع را تشکیل می‌دهند. ترانزیستورهای $M_{17} - M_{15}$ ، M_{20} و M_{21} ، با ضریب افزایشنده ۸ جریان خروجی را به $100 \mu A$ می‌رسانند.

از آنجایی که می‌توان جریان‌هایی با مقادیر نزدیک به هم را توسط این دو مرجع جریان طراحی نمود، در نتیجه می‌توان به راحتی با ترکیب ضرایب مناسب این دو مرجع جریان، در محدوده دمایی گسترده‌ای به جریانی با ضریب تغییرات دمایی مطلوب، مطابق شکل ۶، دست یافت. از جمله مزایای بسیار مهم این مدار، طراحی مرجع جریان بدون استفاده از ترانزیستورهای پیوندی دوقطبی است زیرا استفاده از ترانزیستورهای پیوندی دوقطبی مساحت زیادی از تراشه را اشغال می‌کنند. علاوه بر این، استفاده از ترانزیستورهای دوقطبی سبب افزایش هزینه ساخت مدار نیز می‌گردد. همان طوری که در شکل ۷ مشاهده می‌شود، در مدار پیشنهادی از ترانزیستورهای ماسفت استفاده شده است که در نتیجه سبب کاهش هزینه ساخت می‌شود.

در مدارهای ترکیبی ارائه شده در [۳] و [۴]، برای جبران اثر غیرخطی جریان CTAT تولید شده، از خاصیت تقریباً خطی ترانزیستورهای زیرآستانه استفاده شده است. به طوری که رابطه ولتاژ




شکل ۷: ساختار مدار مرجع جریان پیشنهادی

محدوده دمایی -40°C تا 120°C نشان می‌دهد. ضریب تغییرات دمایی جریان خروجی در محدوده ذکر شده برابر با $3/68 \text{ ppm}/^{\circ}\text{C}$ است. مقدار ضریب تغییرات دمایی جریان از رابطه زیر محاسبه شده است [۹]:

$$TC_F = \frac{I_{out}(\text{max}) - I_{out}(\text{min})}{T_{\text{max}} - T_{\text{min}}} \times \frac{1}{I_{out}(T = 27^{\circ}\text{C})} \times 10^6 \text{ ppm} \quad (22)$$

شکل ۱۰ نمودار جریان خروجی را به ازای تغییرات ولتاژ تغذیه از 0.7 تا $2/27$ نشان می‌دهد. مطابق این شکل، جریان خروجی در بازه ولتاژ $1/57$ تا $2/27$ تقریباً دارای مقدار ثابتی است. بنابراین مدار طراحی شده در ولتاژهای تغذیه $1/57$ تا $2/27$ به خوبی کار می‌کند. شکل ۱۱ نمودار مشتق جریان خروجی را نسبت به تغییرات ولتاژ تغذیه از $1/57$ تا $2/27$ نشان می‌دهد. مطابق شکل‌های ۱۰ و ۱۱ حساسیت جریان خروجی در برابر تغییرات ولتاژ تغذیه در $1/87$ برابر با $2/9\%$ است.

شکل ۱۲ نمودار جریان خروجی را بر حسب ولتاژ دو سر خروجی نشان می‌دهد. با توجه به این شکل مشاهده می‌شود که حداقل ولتاژ لازم در دو سر خروجی برای انحراف 2% از مقدار نامی، رسیدن به 99.9% مقدار نامی، برابر 396 mV است.




شکل ۹: جریان خروجی در محدوده دمایی -40°C تا 120°C


۴- نتایج شبیه‌سازی

مدار مرجع جریان پیشنهادی در تکنولوژی CMOS $0.18 \mu\text{m}$ طراحی و مدار استخراج شده از جانمایی^۷ آن با نرم‌افزار Cadence شبیه‌سازی شد. نتایج شبیه‌سازی‌ها در ادامه بیان می‌شوند. شکل ۸ طرح جانمایی مدار پیشنهادی را نشان می‌دهد. ابعاد این جانمایی که در فناوری CMOS TSMC $0.18 \mu\text{m}$ طراحی شده، برابر با $180/5 \mu\text{m} \times 177/4 \mu\text{m}$ است. به دلیل استفاده زیاد از جریان $100 \mu\text{A}$ در کاربردهای پزشکی، در این کار یک مرجع جریان با مقدار نامی $100 \mu\text{A}$ طراحی شده است. لازم به ذکر است که جریان اولیه طراحی شده با استفاده از هسته اصلی در حدود $1/57 \mu\text{A}$ بوده است. به دلیل استفاده از ترانزیستورهایی با W/L بزرگ برای تولید جریان $100 \mu\text{A}$ ، ابعاد تراشه افزایش یافته است. در این راستا برای رساندن جریان خروجی به $100 \mu\text{A}$ ترانزیستورهای $M15$ ، $M16$ ، $M17$ ، $M20$ و $M21$ دارای ضریب افزایش 8 هستند.


شکل ۹ تغییرات جریان خروجی $100 \mu\text{A}$ طراحی شده را در




شکل ۸: طرح جانمایی مدار پیشنهادی




شکل ۱۲: منحنی جریان خروجی بر حسب ولتاژ خروجی




شکل ۱۰: نمودار جریان خروجی بر حسب تغییرات تغذیه



شکل ۱۳: منحنی PSRR در محدوده فرکانسی ۱Hz تا ۱MHz



شکل ۱۱: منحنی مشتق جریان خروجی نسبت به تغییرات تغذیه





شکل ۱۴: منحنی‌های مقاومت خروجی به ازای ولتاژهای خروجی مختلف

مختلف پروسه ساخت نشان می‌دهد. مطابق این شکل حداکثر میزان انحراف از جریان نامی در برابر تغییرات پروسه ساخت برابر $1/7$ است. جدول ۱ ضریب تغییرات دمایی جریان خروجی را در گوشه‌های مختلف پروسه ساخت برای محدوده دمایی $40^{\circ}C$ تا $120^{\circ}C$ نشان می‌دهد. بر اساس جدول ۱ و نمودارهای شکل ۱۵ در دمای $27^{\circ}C$ در گوشه SS، جریان خروجی برابر $106/48\mu A$ و دارای ضریب تغییرات

شکل ۱۳ منحنی $PSRR^A$ را در محدوده فرکانسی ۱Hz تا ۱MHz نشان می‌دهد. مطابق این شکل در فرکانس‌های پایین $PSRR$ برابر با $-116dB$ بوده و در بدترین حالت در فرکانس ۱MHz به $-89/12dB$ می‌رسد که نشان‌دهنده عملکرد مطلوب مرجع جریان طراحی شده است.

شکل ۱۴ منحنی‌های مقاومت خروجی، به ازای مقادیر ولتاژهای دو سر خروجی بین $0/5V$ تا $1/7V$ با گام‌های $0/2V$ و در محدوده فرکانسی ۱Hz تا ۱MHz، را نشان می‌دهد. همان‌طوری که از این شکل مشاهده می‌شود با افزایش ولتاژ دو سر خروجی مرجع جریان، مقاومت خروجی زیاد می‌شود. مقدار مقاومت خروجی برای ولتاژهای $0/5V$ و $1/7V$ در فرکانس‌های پایین به ترتیب برابر $269/88K\Omega$ و $823/86K\Omega$ است.

شکل ۱۵ منحنی‌های جریان خروجی را به ازای ولتاژ دو سر خروجی $0/9V$ در محدوده دمایی $40^{\circ}C$ تا $120^{\circ}C$ برای گوشه‌های



شکل ۱۷: نمودار جریان خروجی به ازای ۱۰۰ بار تکرار در شبیه‌سازی مونت کارلو


شکل ۱۵: نمودار جریان‌های خروجی در گوشه‌های مختلف

مطابق شکل ۱۷ حداکثر میزان انحراف از جریان نامی در برابر تغییرات پروسه ساخت برابر $\pm 5\%$ است.

جدول ۱: ضریب تغییرات دمایی در گوشه‌های مختلف

Corners	Temperature Coefficient (ppm/°C)
SS	61.3
SF	56.96
TT	3.68
FS	36.05
FF	40.29

جدول ۲ مقایسه‌ای بین مدار پیشنهادی و چندین کار مهمی که در سالهای اخیر گزارش شده‌اند را نشان می‌دهد. با توجه به جریان خروجی بسیار زیاد مدار پیشنهادی نسبت به بقیه مدارهای مورد مقایسه در جدول ۲، مدار پیشنهادی دارای توان مصرفی قابل قبولی است. ضریب تغییرات دمایی مدار پیشنهادی در محدوده دمایی گسترده -40°C تا 120°C در حالت TT برابر با $3/68 \text{ ppm}/^\circ\text{C}$ و میانگین ضریب تغییرات دمایی به ازای ۱۰۰۰ بار تکرار شبیه‌سازی مونت کارلو $16/384 \text{ ppm}/^\circ\text{C}$ است. همان‌طوری که در جدول ۲ مشاهده می‌شود، تعدادی از مقالات مورد مقایسه دارای نتایج ساخت می‌باشند ولی اگر دقت شود نتایج این کار نسبت به نتایج شبیه‌سازی‌ها نیز بهبود یافته است. البته نتایج مراجع [۴، ۱۰ و ۱۱] نسبت به نتایج این کار کمی بهتر است ولی در این کارها از تقویت‌کننده‌های عملیاتی و ترانزیستورهای BJT استفاده شده که این کار منجر به افزایش سطح، توان مصرفی و هزینه ساخت می‌گردد.



۵- نتیجه‌گیری

شکل ۱۶: نمودار هیستوگرام ضریب تغییرات دمایی به ازای ۱۰۰۰ بار تکرار در شبیه‌سازی مونت کارلو

در این مقاله یک مرجع جریان $100 \mu A$ در تکنولوژی CMOS $0.18 \mu m$ ارائه شده است. به دلیل استفاده زیاد از جریان $100 \mu A$ در کاربردهای پزشکی، در این کار یک مرجع جریان با مقدار نامی $100 \mu A$ طراحی شده است. از آنجایی که برآمدگی ضریب تغییرات دمایی ساختار پیاده‌سازی شده با ترانزیستورهای اشباع به سمت بالا و برآمدگی ضریب تغییرات دمایی ساختار پیاده‌سازی شده با ترانزیستورهای زیرآستانه به سمت پایین است، از این رو برای رسیدن به ضریب تغییرات دمایی پایین، از ترکیب ضرایب مناسب این دو مرجع جریان استفاده شده است. نتایج شبیه‌سازی پس از جانمایی برای جریان $100 \mu A$ ، در بازه دمایی -40°C تا 120°C ضریب تغییرات دمایی را $3/68 \text{ ppm}/^\circ\text{C}$ نشان می‌دهد. این مقدار ضریب تغییرات دمایی در مقایسه با کارهای صورت گرفته در این زمینه، به صورت قابل توجهی بهبود یافته است. حساسیت این مرجع جریان نسبت به یک ولت تغییرات منبع تغذیه در ولتاژ تغذیه $1/87$ برابر $2/9\%$ است.

دمایی $61/3 \text{ ppm}/^\circ\text{C}$ ، در گوشه SF، جریان برابر $104/73 \mu A$ و دارای ضریب تغییرات دمایی $56/96 \text{ ppm}/^\circ\text{C}$ ، در گوشه FS، جریان برابر $95/37 \mu A$ و دارای ضریب تغییرات دمایی $36/05 \text{ ppm}/^\circ\text{C}$ و در گوشه FF، جریان برابر $93/72 \mu A$ و دارای ضریب تغییرات دمایی $40/29 \text{ ppm}/^\circ\text{C}$ است.

شکل ۱۶ نمودار هیستوگرام ضریب تغییرات دمایی را به ازای ۱۰۰۰ بار تکرار در شبیه‌سازی مونت کارلو^۱ برای محدوده دمایی -40°C تا 120°C نمایش می‌دهد. مطابق این شکل میانگین ضریب تغییرات دمایی در ۱۰۰۰ بار تکرار شبیه‌سازی برابر با $16/384 \text{ ppm}/^\circ\text{C}$ است.

شکل ۱۷ شبیه‌سازی مونت کارلو برای جریان خروجی در محدوده دمایی -40°C تا 120°C را به ازای ۱۰۰ بار تکرار نمایش می‌دهد.

جدول ۲: مقایسه مشخصات مدار پیشنهادی با کارهای اخیر

Parameter	[2]	[3]	[4]	[5]	[6]	[10]	[11]	This work	
Year Reported	2013	2015	2014	2006	2005	2012	2015	2018	
Test type	Simulation	Fabrication	Fabrication	Fabrication	Simulation	Fabrication	Fabrication	Simulation	
Supply Voltage (V)	5	1.15	1.2	0.85	1.8	2.5	1.2	1.8	
Current (μA)	0.009	0.504	36	1.7	15.15	4.393	18.997	100	
Temp Range (°C)	0 to 80	10 to 80	0 to 100	-40 to 120	-20 to 120	0 to 120	-15 to 150	-40 to 120	
TC (ppm/°C)	best	NA	10.1	43.5	3.4	193	130	3.9	4.2
	average	57	32.6	53.1	4.5	NA	NA	NA	9.3
Power Consumption (μW)	NA	0.58	43.2	3.3	NA	95	144	39.67	
Area	8100 μm ²	0.028 mm ²	0.036 mm ²	NA	4200 μm ²	0.1019 mm ²	0.063 mm ²	0.032 mm ²	
Technology	0.35 μm	90 nm	0.18 μm	0.18 μm	0.35 μm	0.35 μm	0.13 μm	0.18 μm	

با ساده‌سازی رابطه (۲۵) می‌توان به رابطه (۲۶) دست یافت.

$$A \left(\frac{\mu_n \frac{dI}{dT} - I \frac{d\mu_n}{dT}}{2\mu_n^2 \sqrt{\frac{I}{\mu_n}}} \right) + \frac{dV_{th}}{dT} - I \frac{dR_1}{dT} - R_1 \frac{dI}{dT} = 0 \quad (26)$$

در رابطه (۲۶) با فاکتورگیری از عبارت dI/dT و انتقال بقیه جملات به سمت راست تساوی می‌توان نوشت:

$$\frac{dI}{dT} \left(\frac{A}{2\sqrt{\mu_n I}} - R_1 \right) = \frac{A}{2} \frac{1}{\mu_n} \sqrt{\frac{I}{\mu_n}} \frac{d\mu_n}{dT} - \frac{dV_{th}}{dT} + I \frac{dR_1}{dT} \quad (27)$$

با ترکیب روابط (۲۳) و (۲۷) می‌توان نوشت:

$$\frac{dI}{dT} = \frac{2IV_{th}K_{V_{th}} + IV_{th}K_{\mu_n}}{V_{th} + R_1 I} - \frac{R_1 I^2 K_{\mu_n} + 2R_1 I^2 K_{R_1}}{V_{th} + R_1 I} \quad (28)$$

با تقسیم رابطه (۲۸) بر I و فاکتورگیری از جملات مشترک می‌توان به رابطه (۲۹) دست یافت.

$$\frac{1}{I} \frac{dI}{dT} = \frac{(2K_{V_{th}} + K_{\mu_n})V_{th}}{V_{th} + R_1 I} - \frac{(K_{\mu_n} + 2K_{R_1})R_1 I}{V_{th} + R_1 I} \quad (29)$$

حال با استفاده از رابطه (۱۷)، می‌توان رابطه (۲۹) را به صورت زیر نوشت:

PSRR این مرجع جریان، در فرکانس ۱MHz برابر ۸۹/۱۲dB- و در فرکانس‌های پایین برابر ۱۱۶dB- است. این مرجع جریان به حداقل ولتاژ دو سر خروجی ۳۹۶mV برای قرار گرفتن در محدوده ۰.۹۸٪ جریان نامی نیاز دارد. توان مصرفی این مدار در ولتاژ تغذیه ۱/۸V برابر ۳۹/۶۷μW است. ابعاد جانمایی مدار پیشنهادی برابر با ۱۷۷/۴μm × ۱۸۰/۵μm است.

سپاسگزاری

لازم به ذکر است که در طول این کار تحقیقاتی، تیم پژوهشی آزمایشگاه مدارهای مجتمع دانشگاه زنجان همکاری همه‌جانبه‌ای با ما داشته‌اند، لذا نهایت تشکر و قدردانی خود را به پاس این حمایت، از اعضای آزمایشگاه مدارهای مجتمع دانشگاه زنجان ابراز می‌کنیم.

پیوست

در مرجع جریان شکل ۵ با نوشتن KVL در حلقه پایینی و ساده‌سازی آن می‌توان به رابطه (۱۵) دست یافت. از آنجایی که در این رابطه پارامترهای I ، V_{th} و μ_n با تغییر دما تغییر می‌کنند، می‌توان رابطه (۱۵) را به صورت زیر بازنویسی کرد:

$$A \sqrt{\frac{I}{\mu_n}} + V_{th} - R_1 I = 0 \quad (23)$$

در رابطه (۲۳)، پارامتری ثابت نسبت به دما است که به صورت زیر تعریف می‌شود

$$\sqrt{\frac{2}{C_{ox}}} \left(\frac{1}{\sqrt{S_1}} + \frac{1}{\sqrt{S_3}} - \frac{1}{\sqrt{S_2}} \right) = A \quad (24)$$

حال با مشتق‌گیری از رابطه (۲۳) نسبت به دما می‌توان نوشت:

$$A \frac{d}{dT} \left(\sqrt{\frac{I}{\mu_n}} \right) + \frac{dV_{th}}{dT} - \frac{d}{dT} (R_1 I) = 0 \quad (25)$$

- [4] B. Ma and F. Yu, "A Novel 1.2-V 4.5-ppm/°C Curvature-Compensated CMOS Bandgap Reference," IEEE Transactions on Circuits and Systems I: Regular papers, Vol. 61, No. 4, pp. 1026-1035, 2014.
- [5] P. Huang, H. Lin and Y. Lin, "A Simple Subthreshold CMOS Voltage Reference Circuit With Channel-Length Modulation Compensation," IEEE Transactions on Circuits and Systems II: Express Briefs, Vol. 53, No. 9, pp. 882-885, 2006.
- [6] F. Fiori and P. S. Crovetto, "A New Compact Temperature-Compensated CMOS Current Reference," IEEE Transactions on Circuits and Systems II: Express Briefs, Vol. 52, No. 11, pp. 724-728, 2005.
- [7] B. Razavi, *Design of Analog CMOS Integrated Circuits*, Mc Graw Hill Education Publishing, 2015.
- [8] P. E. Allen, *CMOS Analog Circuit Design*, Oxford University Press Publishing, 2002.
- [9] Y. P. Tsividis and R. W. Ulmer, "A CMOS Voltage Reference," IEEE Journal of Solid-State Circuits, Vol. SC-13, No. 6, pp. 774-778, 1978.
- [10] C. M. Andreou, S. Koudounas and J. Georgiou, "A Novel Wide-Temperature-Range, 3.9ppm/°C CMOS Bandgap Reference Circuit," IEEE Journal of Solid-State Circuits, Vol. 47, No. 2, pp. 574-581, 2012.
- [11] Q. Duan and J. Roh, "A 1.2-V 4.2-ppm/°C High-Order Curvature-Compensated CMOS Bandgap Reference," IEEE Transactions on Circuits and Systems I: Regular papers, Vol. 62, No. 3, pp. 662-670, 2015.

$$K_I = \frac{(2K_{V_{th}} + K_{\mu_n})V_{th}}{V_{th} + R_1 I} - \frac{(K_{\mu_n} + 2K_{R_1})R_1 I}{V_{th} + R_1 I} \quad (30)$$

مراجع

- [۱] مهدی حسین‌نژاد و حسین شمسی، «طراحی و شبیه‌سازی مدل آنالوگ به دیجیتال لوله‌ای مبتنی بر مقایسه‌گر ولتاژ پایین»، مجله مهندسی برق، دوره ۴۶، دانشگاه تبریز، ۱۳۹۵.
- [2] H. Kayahan, O. Ceylan, M. Yazici, S. Zehir and Y. Gurbuz, "Wide Range, Process and Temperature Compensated Voltage Controlled Current Source," IEEE Transactions on Circuits and Systems I: Regular papers, Vol. 60, No. 5, pp. 1345-1353, 2013.
- [3] K. K. Lee, T. S. Lande and P. Dominik, "A Sub-μW Bandgap Reference Circuit with an Inherent Curvature-Compensation Property," IEEE Transactions on Circuits and Systems I: Regular papers, Vol. 62, No. 1, pp. 1-9, 2015.

زیر نویس‌ها

- ⁶ Multiplier
⁷ Post Layout Simulation
⁸ Power Supply Rejection Ratio
⁹ Corners
¹⁰ Monte Carlo

- ¹ Proportional To Absolute Temperature
² Complementary To Absolute Temperature
³ Mismatch
⁴ Cascode current mirror
⁵ Thermal voltage