

محاسبه‌ی تحلیلی ولتاژ آستانه‌ی افزاره‌ی سیلیکون بر روی الماس به وسیله مدل خازنی

افشین دادخواه، کارشناسی ارشد مدارات مجتمع، afshin.dadkhah17@gmail.com

آرش دقیقی، دانشیار، دانشکده فنی، daghighi-a@sku.ac.ir

چکیده

در این مقاله به کمک مدل مداری خازنی، رابطه‌ی ولتاژ آستانه را برای یک افزاره‌ی سیلیکون بر روی الماس محاسبه می‌نماییم. برای مدل خازنی این ادوات با در نظر گرفتن این نکته که در این ساختار در مقایسه با افزاره‌های سیلیکون بر روی عایق، الماس جانشین دی اکسید سیلیکون دفن شده گردیده است، می‌توان از مدل خازنی ادوات سیلیکون بر روی عایق (با در نظر گرفتن مشخصات الماس به جای دی اکسید سیلیکون دفن شده) استفاده نمود. در این راستا در ابتدا به بررسی تمامی خازن‌های موجود در مدل مداری در نظر گرفته شده‌ی این افزاره پرداخته و با ارائه روابط تحلیلی، راه را برای محاسبه‌ی این خازن‌ها هموار می‌نماییم. همچنین با به کار بردن روش تحلیلی گره در دو نقطه‌ی موجود در این مدل مداری با پتانسیل سطوح Ψ_{s1} و Ψ_{s2} ، رابطه مورد نظر محاسبه می‌گردد. هدف از این محاسبات علاوه بر استخراج رابطه‌ی ولتاژ آستانه از مدل خازنی این ادوات، ایجاد یک رابطه، با دقت عمل مناسب جهت پیش‌بینی عملکرد این افزاره‌ها در شرایط آستانه می‌باشد. به همین جهت نتایج بدست آمده از این روابط تحلیلی را در ابعاد مختلف ترانزیستور با مقادیر حاصل از شبیه‌سازی افزاره مقایسه نمودیم که حاصل آن یک تطبیق مطلوب بین این نتایج می‌باشد. همچنین در نتایج حاصل شده می‌توان تاثیر تغییرات ابعاد قسمت‌های مهم افزاره‌ی سیلیکون بر روی الماس همچون ضخامت لایه اکسید گیت، ضخامت لایه سیلیکونی زیر گیت، ضخامت لایه الماس دفن شده را بر روی ولتاژ آستانه مشاهده نمود.

واژه‌های کلیدی: ولتاژ آستانه، سیلیکون بر روی الماس، سیلیکون بر روی عایق، ماسفت، مدل خازنی


۱- مقدمه

در دنیای مدرن امروز ترانزیستورها به یکی از مهمترین اجزای کاربردی الکترونیک تبدیل شده اند و تصور دنیایی بدون حضور آنها، اتفاقی دور از ذهن می باشد. این ادوات که بازیگران اصلی در طراحی مدارات مجتمع الکترونیک می باشند در ابتدا تنها با عنصر ژرمانیوم ساخته می شدند اما امروزه از عناصر دیگر نیمه هادی همچون سیلیکون نیز استفاده می گردد [۱].

یک هدف بسیار مهم در طراحی مدارات مجتمع، کاهش مصرف توان و افزایش سرعت مدار و عملکرد مناسب آن می باشد و به همین جهت عمل کوچک سازی ابعاد ترانزیستورها از سال ۱۹۴۷ به صورت پیوسته انجام می پذیرد [۲]. در این راستا، کوچک سازی افزاره های مرسوم به دلیل پیدایش موانعی همچون آثار کانال کوتاه به محدودیت خود رسیده. از مهمترین مشکلات آثار کانال کوتاه می توان به افزایش شیب زیر حالت آستانه، افزایش جریان تونل زنی گیت، افزایش جریان نشتی حالت خاموش اشاره نمود [۳]. از این رو نیاز به یک ساختار جانشین همواره در حال افزایش بوده و به موجب آن استفاده از افزاره های سیلیکون بر روی عایق در مدارات مجتمع نسبت به گذشته افزایش چشمگیری پیدا کرده است به نحوی که از این ساختار امروزه به عنوان تکنولوژی اصلی یاد می شود [۴، ۵].

تفاوت عمده تکنولوژی بالک در مقایسه با افزاره های مذکور وجود یک لایه عایق دفن شده از جنس دی اکسید سیلیکون در بدنه ی آنها می باشد که به آن لایه اکسید دفن شده گویند [۶] (شکل ۱). این لایه عایق دفن شده منجر به ویژگی های منحصر به فرد در این ادوات می گردد که می توان به کوچک بودن ظرفیت خازن های سورس و درین [۷]، کاهش جریان نشتی [۸]، مقاومت بیشتر در برابر تابش های رادیواکتیو و کاهش اثرات کانال کوتاه [۶] اشاره نمود. با این وجود ساختار این ادوات بی نقص نمی باشد و از آن جا که دی اکسید سیلیکون یک عایق حرارتی مطلوب بوده، شدیداً از انتقال گرما از قسمت فعال افزاره به گرمابرد^۳ جلوگیری کرده و موجب افزایش دمای افزاره و کاهش سرعت حامل ها، به دلیل تشدید برخورد با اتم های سیلیکون موجود در ناحیه کانال می شود که کاهش جریان افزاره را در پی دارد [۹، ۱۰].

یکی از راه حل های مهندسی تکنولوژی ساخت ادوات نیمه هادی برای مقابله با اثر خود گرمایی این افزاره ها، استفاده از الماس با ضریب گذردهی گرمایی 2000w/k-m به جای دی اکسید سیلیکون 1.4w/k-m می باشد. به وسیله ی جانشینی این عناصر با یکدیگر، افزاره ی جدیدی به نام سیلیکون روی الماس پدید آمد [۱۱]. در این ادوات انتقال گرما به دو صورت عمودی به زیر لایه و افقی به اتصالات داخلی انجام می پذیرد [۱۳، ۱۲]. به همین دلیل می توان از این ادوات به عنوان یک راه حل مناسب برای از بین بردن اثر خود گرمایی افزاره های سیلیکون روی عایق نام برد [۱۱]. این قابلیت به این ادوات اجازه می دهد تا در سطح بالاتری از توان نسبت به افزاره های سیلیکون روی عایق عمل کنند چرا که اندازه گیری های تجربی نشان می دهد که ساختار جدید قابلیت کار با ۱۰ برابر توان بیشتر نسبت به ادوات سیلیکون روی عایق را دارد [۱۴].



شکل ۱- ساختار افزاره ی سیلیکون بر روی عایق [۵]

۲- مدل سازی افزاره سیلیکون بر روی الماس

۲-۱- مدار معادل خازنی

در ابتدا با توجه به هدف این نوشتار مبنی بر ایجاد یک رابطه ی تحلیلی برای ولتاژ آستانه ی افزاره ی سیلیکون بر روی الماس، یک مدل خازنی ساده برای افزاره مذکور توصیف می نمایم. این مدل علاوه بر کمک به محاسبه ی ولتاژ آستانه، موجب درک عمیق تر ویژگی های خازن های موجود در این ساختار می گردد [۱۵].

³. Heat sink

نظر به آنکه تفاوت بین دو تکنولوژی سیلیکون بر روی الماس و سیلیکون بر روی عایق، جانشینی الماس به جای دی اکسید سیلیکون می‌باشد، می‌توان از مدل خازنی ارائه شده در مرجع [۱۶] برای ساخت مدل خازنی مورد نظر بهره جست و آن را در قالب شکل (۲) بیان نمود. در مدل ارائه شده به جهت پرهیز از پیچیدگی در محاسبات تنها ۵ خازن ذاتی افزاره مدنظر قرار گرفته شده و از بار وارانگی برای ولتاژهای گیت کمتر یا برابر ولتاژ آستانه صرف نظر شده است [۵].


در این مدل خازن گیت به وسیله ی خازن اکسید گیت به کانال متصل می‌شود و مطابق رابطه ی (۱) ظرفیت آن محاسبه می‌گردد [۱۶].

$$C_{ox} = \frac{K_{ox} L_{eff}}{t_{ox}} \quad (1)$$

که در آن K_{ox} ثابت دی الکتریک اکسید گیت، L_{eff} طول موثر کانال و t_{ox} ضخامت لایه اکسید گیت است. همچنین در این مدل ناحیه کانال سیلیکونی با رابطه ی (۲) توصیف می‌شود [۱۶].

$$C_{si} = \frac{K_{si} L_{eff}}{t_{si}} \quad (2)$$

که در آن K_{si} ثابت دی الکتریک سیلیکون و t_{si} ضخامت لایه سیلیکون زیرگیت است.



شکل ۲- مدار خازنی افزاره سیلیکون بر روی الماس

در غیاب بالک در افزاره ی مذکور، میدان الکتریکی در ناحیه ی عایق مدفون بین کانال پشتی و ناحیه ی سورس و درین فرض می‌شود. برای ولتاژهای پایین در درین- سورس، توزیع پتانسیل در عایق مدفون به صورت عمودی در اطراف مرکز کانال متقارن است، بنابراین سورس و درین هر دو دارای اثر یکسانی در منطقه ی عایق دفن شده می‌باشند و به همین علت این اجازه را به ما می‌دهد تا عایق مدفون را به صورت دو خازن با ظرفیت یکسان در نظر گرفته و از روابط (۳) و (۴) محاسبه نماییم [۵].

$$C_D = C_S = \frac{K_{di}}{2} \cdot L_n \left(1 + \frac{L_{eff}}{2d_{di}} \right) \quad \text{for } \frac{L_{eff}}{2} < t_{di} \quad (3)$$

$$C_D = C_S = \frac{K_{di}}{2} \cdot L_n \left(1 + \frac{t_{di}}{2d_{di}} \right) \quad \text{for } \frac{L_{eff}}{2} < t_{di} \quad (4)$$

که در آن K_{di} ثابت دی الکتریک الماس و t_{di} ضخامت لایه الماس دفن شده و d_{di} طول لایه الماس دفن شده است. همچنین خازن گذرنده از عایق الماس به وسیله ی رابطه ی (۵) تعریف می‌گردد.

$$C_{di} = \frac{K_{di} L_{eff}}{t_{di}} \quad (5)$$

همچنین ولتاژ باند مسطح گیت جلویی به کمک رابطه‌ی (۶) تعیین می‌شود [۱۶].

$$V_{FB1} = \Phi_M - \Phi_{si} \quad (6)$$

که در آن Φ_M تابع کار گیت و Φ_{si} تابع کار سیلیکون می‌باشد. همچنین باند های مسطح (۲) و (۳) نیز به کمک روابط (۷) و (۸) توصیف می‌گردد [۱۶، ۵].

$$V_{FB2} = \frac{KT}{q} \cdot \ln(N_{S-D} \cdot \frac{N_A}{n_i^2}) \quad (7)$$

$$V_{FB3} = \frac{KT}{q} \cdot \ln(\frac{N_{Asub}}{N_A}) \quad (8)$$

که N_A غلظت سیلیکون بدنه، n_i غلظت ذاتی سیلیکون، k ثابت بولتسمان، T صفر مطلق بر حسب کلون و q بار الکترون می‌باشد.

۲-۲- معادله‌ی ولتاژ آستانه

با به کارگیری قانون اهم در دو گره Ψ_{s1} و Ψ_{s2} در شکل (۲)، روابط (۹) و (۱۰) تعیین می‌گردد [۱۶، ۵].

$$\Psi_{s1}(C_{ox} + C_{si}) - \Psi_{s2} \cdot C_{si} = (V_G - V_{FB1})C_{ox} \quad (9)$$

$$\Psi_{s1} \cdot C_{si} + \Psi_{s2} \cdot (C_{si} + C_D + C_S + C_{di}) = (V_S - V_{FB2})C_S + (V_D - V_{FB2})C_D + (V_{sub} - V_{FB3})C_{di} \quad (10)$$

همچنین به دلیل آن که الکتروود سورس را زمین فرض کرده‌ایم می‌توان از رابطه‌ی (۱۱) جهت ساده‌سازی روابط استفاده نمود.

$$V_D + V_S = V_D - V_S = V_D = V_{DS} \quad (11)$$

و با استفاده از روابط (۱۰)، (۱۱) و (۱۲) می‌توان معادله‌ی ولتاژ گیت را محاسبه نمود (رابطه‌ی ۱۳).

$$V_G = \frac{\Psi_{s1}(C_{ox} + C_{si})}{C_{ox}} - \frac{(C_S(V_{DS} - 2V_{FB2}) + C_{di}(V_{sub} - V_{FB3}) - \Psi_{s1} \cdot C_{si})C_{si}}{C_{ox}} + V_{FB1} \quad (12)$$

با به کارگیری شرط وارستگی قوی ($\Psi_{s1} = 2\Psi_b$) در رابطه‌ی ۱۳ می‌توان ولتاژ آستانه را برای افزاره‌ی سیلیکون بر روی الماس دو لایه محاسبه نمود [۱۶، ۵].

$$V_{th} = \frac{2\Psi_b(C_{ox} + C_{si})}{C_{ox}} - \frac{(C_S(V_{DS} - 2V_{FB2}) + C_{di}(V_{sub} - V_{FB3}) - 2\Psi_b \cdot C_{si})C_{si}}{C_{ox}} + V_{FB1} \quad (13)$$

که در آن $2\Psi_b$ به کمک رابطه‌ی ۱۴ محاسبه می‌گردد [۱۶، ۵].


$$2\Psi_b = 2 \frac{KT}{q} \ln(\frac{N_A}{n_i}) \quad (14)$$

۳- محاسبات و شبیه‌سازی


در این بخش به منظور تست دقت محاسبات مدل استخراجی، نتایج بدست آمده از این محاسبات را با مقادیر شبیه‌سازی به کمک نرم‌افزار ISETCAD برای یک افزاره سیلیکون بر روی الماس با طول کانال ۲۲ نانومتر مقایسه می‌نماییم.

در شکل (۳) نتایج حاصل از مدل‌سازی و شبیه‌سازی ولتاژ آستانه نسبت به عمق اکسید گیت نشان داده شده است. گستره‌ی عمق عایق اکسید از ۱،۲ نانومتر تا ۳،۹ نانومتر تغییر می‌کند.

با افزایش عمق اکسید گیت، مقدار ولتاژ آستانه در هر دو نمودار شبیه‌سازی و مدل کاهش می‌یابد. در این تصویر می‌توان دریافت که در نواحی عمق اکسید گیت ۱،۲ تا ۲،۷ نانومتر، مدل استخراج شده با تقریب ۰،۰۱۶ تا ۰،۰۰۳ ولت نتایج شبیه‌سازی را دنبال می‌کند. در شکل (۴) نمودار شبیه‌سازی و مدل ولتاژ آستانه نسبت به تغییرات عمق لایه سیلیکون زیر گیت در بازه‌ی ۵ تا ۸ نانومتر به تصویر کشیده شده است. با دقت در این نمودار استنباط می‌گردد که در مدل استخراج شده، ولتاژ آستانه گیت جلویی با تقریب نسبتاً ثابتی (حدود ۰،۰۲۲ نانومتر) نتایج شبیه‌سازی را دنبال می‌کند.




شکل ۳- نمودار تغییرات ولتاژ آستانه نسبت به عمق لایه اکسید گیت



شکل ۴- تغییرات ولتاژ آستانه نسبت به عمق لایه سیلیکونی زیر گیت

در شکل ۵ نمودار مقایسه‌ی ولتاژ آستانه افزاره‌ی سیلیکون روی الماس به دو روش استخراج از مدل مداری و شبیه‌سازی نسبت به افزایش عمق لایه الماس دفن شده در بازه‌ی ۲۰ تا ۴۰ نانومتر نمایش داده شده است. در این بازه می‌توان به این نکته دست یافت که روند تغییرات مدل

استخراجی ولتاژ آستانه به طور تقریبی ثابت می‌باشد اما در شبیه‌سازی این مقدار 0.003 ولت تا عمق 40 نانومتر کاهش می‌یابد. پس در نتیجه اختلاف این دو نمودار در بازه عمق 20 تا 40 نانومتر نسبتاً ثابت و برابر 0.0021 ولت می‌باشد.



شکل ۵- تغییرات ولتاژ آستانه نسبت به عمق لایه الماس دهن شده

۴- نتیجه

در این مقاله تلاش شد تا به کمک استخراج یک مدل مداری برای افزاره سیلیکون بر روی الماس، یک معادله‌ی تحلیلی جهت ولتاژ آستانه این افزاره محاسبه نمود.

برای مقایسه عملکرد این مدل، ولتاژ آستانه محاسبه شده به کمک مدل خازنی را با نتایج شبیه‌سازی در ابعاد گوناگون افزاره بررسی کردیم که نتایج اختلاف این دو نمودار نزدیکی نتایج شبیه‌سازی با مدل استخراجی را تأیید می‌نماید. این مقایسه شامل عمق لایه اکسید گیت از 1.2 نانومتر تا 3.9 نانومتر، عمق لایه سیلیکونی زیرگیت از 5 تا 8 نانومتر و عمق لایه الماس دهن شده از 20 تا 40 نانومتر می‌باشد.

مراجع

- [1] C. Hu, Modern semiconductor devices for integrated circuits / Chenming Calvin Hu. Upper Saddle River, N.J.: Prentice Hall, 2010.
- [2] N. Sugii, "Low-power-consumption fully depleted silicon-on-insulator technology," Microelectronic Engineering, vol. 132, pp. 226-235, 2015.
- [3] J. Saijets, MOSFET RF characterization using bulk and SOI CMOS technologies. VTT Technical Research Centre of Finland, 2007.
- [4] M. Tech, "Study of Floating Body Effect in SOI Technology," International journal of Modern Engineering Research (IJMER), vol. 3, pp. 1817-1824, June 2013.
- [5] B. Sviličić, V. Jovanović, and T. Suligoj, "Vertical silicon-on-nothing FET: Threshold voltage calculation using compact capacitance model," Solid-State Electronics, vol. 52, no. 10, pp. 1505-1511, 2008/10/01/ 2008, doi: <https://doi.org/10.1016/j.sse.2008.06.013>.
- [6] J.-P. Colinge, Silicon-on-insulator technology: materials to VLSI: materials to Vlsi. Springer Science & Business Media, 2004.
- [7] S. C. L. James B. Kuo, Low- Voltage SOI CMOS VLSI Devices and Circuits. John Wiley & Sons, 2002.
- [8] M. Narayanan, H. Al-Nashash, B. Mazhari, D. Pal, and M. Chandra, "Analysis of Kink Reduction in SOI MOSFET Using Selective Back Oxide Structure," Active and Passive Electronic Components, vol. 2012, p. 565827, 2012/07/24 2012, doi: 10.1155/2012/565827.

- [9] N. Rangarajan, J. Knechtel, N. Limaye, O. Sinanoglu, and H. Amrouch, "A Novel Attack Mode on Advanced Technology Nodes Exploiting Transistor Self-Heating," *IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems*, 2022.
- [10] H. Wang et al., "Characteristics of 22 nm UTBB-FDSOI technology with an ultra-wide temperature range," *Semiconductor Science and Technology*, 2022.
- [11] N. Laderian and A. Daghighi, "Investigation and Comparison of the DIBL Parameter and Thermal Effects of SOD Transistors and SOI Transistors and Improving Them with the Change of Their BOX Thicknesses," *Journal of Electronics Cooling and Thermal Control*, vol. 8, no. 02, p. 19, 2018.
- [12] N. Bresson, S. Cristoloveanu, C. Mazuré, F. Letertre, and H. Iwai, "Integration of buried insulators with high thermal conductivity in SOI MOSFETs: Thermal properties and short channel effects," *Solid-State Electronics*, vol. 49, no. 9, pp. 1522-1528, 2005.
- [13] A. Daghighi, "A novel structure to improve DIBL in fully-depleted silicon-on-diamond substrate," *Diamond and Related Materials*, vol. 40, pp. 51-55, 2013/11/01/ 2013, doi: <https://doi.org/10.1016/j.diamond.2013.10.010>.
- [14] A. Aleksov, J. Gobien, X. Li, J. Prater, and Z. Sitar, "Silicon-on-Diamond—An engineered substrate for electronic applications," *Diamond and related materials*, vol. 15, no. 2-3, pp. 248-253, 2006.
- [15] S. V. Inge, A. Jain, A. Rawat, and U. Ganguly, "Analytical Model based Estimation of Line Edge Roughness Induced VT Variability in Nanowire FETs," *Solid-State Electronics*, p. 108422, 2022.
- [16] B. Sviličić, V. Jovanović, and T. Suligoj, "Analysis of subthreshold conduction in short-channel recessed source/drain UTB SOI MOSFETs," *Solid-state electronics*, vol. 54, no. 5, pp. 545-551, 2010.