

# بهره‌برداری از کاهش دقت محاسبات در طراحی ضربکننده ممیز-شناور با قابلیت کار در مدهای عادی و تحمل پذیر اشکال

مریم مهاجر<sup>۱</sup>، مجتبی ولی‌نتاج<sup>۲</sup>

<sup>۱</sup>کارشناسی ارشد کامپیوتر، دانشکده مهندسی برق و کامپیوتر، دانشگاه صنعتی نوشیروانی بابل، ir.maryam.mohajer@stu.nit.ac.ir

<sup>۲</sup>استادیار دانشکده مهندسی برق و کامپیوتر، دانشگاه صنعتی نوشیروانی بابل، ir.m.valinataj@nit.ac.ir

## چکیده

ضربکننده یکی از مهمترین واحدهای عملیاتی مورد استفاده در انواع پردازش سیگنال، تصویر، صوت و سیستم‌های چندرسانه‌ای است. از طرفی، مدارهای دیجیتالی مستعد تولید خروجی‌های نادرست به علت عوامل محیطی گوناگون هستند. در این مقاله، یک معماری جدید برای ضربکننده ممیز-شناور ارائه می‌شود که می‌تواند در دو مد کاری عادی و تحمل پذیر اشکال با قابلیت تشخیص یا تصحیح خطأ عمل کند. در مد تحمل پذیری اشکال، با کاهش دقت محاسبات، بیت‌های کامارزش‌تر مقادیر ممیز-شناور حذف می‌گردند. در نتیجه، بخشی از مدار اولیه آزاد شده و برای فراهم کردن محاسبات افزونه به منظور تشخیص یا تصحیح خطأ استفاده می‌شود. معماری پیشنهادی با کاهش دقت محاسبات، در مد کاری تحمل پذیر اشکال قابلیت اطمینان مناسبی در برابر انواع اشکال‌های دائمی و گذرا دارد. نتایج پیاده‌سازی نشان می‌دهد که حفظ ۱۳ بیت مانتیس در مد تحمل پذیری اشکال، برای دست‌یافتن به ضربکننده با قابلیت تشخیص خطأ و حفظ ۱۱ بیت مانتیس در این مد، برای دست‌یافتن به ضربکننده با قابلیت تصحیح خطأ، با سربار مساحت و توان قابل قبول، مناسب است.

## واژه‌های کلیدی

ضربکننده ممیز-شناور، تحمل پذیری اشکال، دقت کاهش‌یافته، تشخیص خطأ، تصحیح خطأ.

برای خروجی آن‌ها کافی است. بنابراین، می‌توان این نوع عملیات ممیز-شناور را با دقت کاهش‌یافته<sup>۱</sup> اجرا نمود. هدف از این مقاله، استفاده از این ویژگی و بهره‌برداری از واحدهای آزاد شده و واحدهای افزونه جدید برای انجام محاسبات افزونه به منظور دستیابی به قابلیت اطمینان به صورت تشخیص یا تصحیح خطأ است. معماری ضربکننده پیشنهادی مبتنی بر عملیات ممیز-شناور ۳۲ بیتی مطابق با فرمت نمایش دقت ساده در استاندارد IEEE-754 است. ویژگی بعدی معماری پیشنهادی قابلیت عمل در دو مد کاری عادی و تحمل پذیر اشکال است تا با توجه به شرایط کاری محیطی که مدار ضربکننده در آن قرار دارد، قابلیت انتخاب نحوه عمل وجود داشته باشد.

با توجه به این که در طرح‌های پیشنهادی، مد تحمل پذیری اشکال بر اساس محاسبات با دقت کاهش‌یافته است، برخی خطاهای محاسباتی در خروجی تولید می‌شود. بنابراین، با پذیرفتن درصدی ناچیز از خطای محاسباتی در خروجی، یک ضربکننده ممیز-شناور قابل اطمینان در برابر

## ۱- مقدمه

کاربردهای چندرسانه‌ای وابستگی زیادی به محاسبات ریاضی دارند [۱,۲]. این کاربردها که شامل انواع پردازش‌های سیگنال، ویدئو، تصویر و صوت هستند به محاسبات جمع و ضرب ممیز-شناور نیز وابسته‌اند. همچنین، برنامه‌های کاربردی علمی که نیازمند شبیه‌سازی انواع پدیده‌های فیزیکی هستند، از محاسبات ممیز-شناور بهره می‌برند. با توجه به اهمیت این نوع از محاسبات، بروز خطأ در نتیجه عملیات می‌تواند مشکل‌ساز باشد. علاوه بر این، کاهش اندازه ترانزیستورها منجر به بروز مشکلات مرتبط با قابلیت اطمینان مدارهای دیجیتالی شده است [۳,۴]. قابلیت اطمینان و توان مصرفی کم دو هدف اصلی در طراحی سیستم‌های محاسباتی امروزی و در نتیجه واحدهای عملیاتی ممیز-شناور مانند ضربکننده‌ها است.

بسیاری از برنامه‌های کاربردی ممیز-شناور مانند کاربردهای چندرسانه‌ای به دقت کاملی که مطابق استانداردهای IEEE تعریف شده است، نیازی ندارند. این برنامه‌ها اگرچه تحمل پذیر اشکال نیستند، اما می‌توانند محاسبات نادقيق را تحمل کنند و در نتیجه یک مقدار تخمینی

<sup>1</sup> Reduced Precision

نمایش ممیز-شناور محدوده‌ی دینامیکی وسیع‌تر و دقت بالاتری را در مقایسه با نمایش ممیز-ثابت فراهم می‌کند، اما مساحت و مصرف توان بیشتری را تحمل می‌کند. نمایش معمول اعداد ممیز-شناور مطابق استاندارد IEEE-754 در دو فرمت نمایش دقت ساده<sup>۵</sup> و دقت مضاعف<sup>۶</sup> است. فرمت نمایش دقت ساده ۳۲ بیتی است که شامل ۱ بیت علامت، ۸ بیت نما و ۲۳ بیت مانتیس است. در این مقاله، تمرکز روی فرمت نمایش دقت ساده است. شکل ۱ نمایش باینری فرمت دقت ساده را نشان می‌دهد.

$$-1^{\text{Sign}} \times 1.\text{Mantissa} \times 2^{\text{Exponent}-127}$$

Sign (1-bit)	Biased Exponent (8-bit)	Mantissa (23 bit)
--------------	-------------------------	-------------------

شکل ۱: نمایش باینری فرمت دقت ساده

بخش مانتیس یک عدد ممیز-شناور همیشه کوچک‌تر از یک است، اما همواره یک بیت مخفی '۱' در سمت چپ نقطه اعشار در نظر گرفته می‌شود و significand را تشکیل می‌دهد. بنابراین، significand یک عدد نرمال شده در محدوده [۱,۲) است. بیت علامت، علامت significand را نشان می‌دهد، در حالی که علامت نما به طور ضمنی در درون آن قرار دارد. مقادیر ممیز-شناور به ازای مقادیر مختلف نما و مانتیس در جدول ۱ نشان داده شده است.

جدول ۱: مقادیر ممیز-شناور به ازای مقادیر مختلف نما و مانتیس

E = 0	Zero
0 < E < 255	Normal numbers
E = 255, M = 0	Infinite
E = 255, M ≠ 0	Not-a-Number

### ۲-۳- ضرب کننده ممیز-شناور با دقت ساده

ضرب کننده ممیز-شناور ۳۲ بیتی عمل ضرب دو عملوند ورودی با دقت ساده را انجام داده و حاصل ضرب را نیز در دقت ساده تولید می‌کند. الگوریتم ضرب دو عدد ممیز-شناور طبق ۶ مرحله زیر انجام می‌شود:

مرحله ۱: ضرب مانتیس‌ها (ضرب کننده ۲۴ بیتی)

مرحله ۲: نرمال‌سازی مانتیس نتیجه

مرحله ۳: جمع ناماها

مرحله ۴: محاسبه علامت نتیجه

مرحله ۵: بررسی وقوع سرریز (یا زیرریز)

مرحله ۶: استاندارسازی

شکل ۲ طرح کلی ضرب کننده ممیز-شناور ۳۲ بیتی را نشان می‌دهد.

با توجه به این که در این طرح، بلوک ضرب کننده ۲۴ بیتی است، خروجی این ضرب کننده عددی ۴۸ بیتی است؛ اما طبق استاندارد برای فرمت با دقت ساده، تنها به ۲۳ بیت از آن برای مانتیس نتیجه نیاز است، بنابراین

انواع اشکال‌های دائمی و گذرا به دست می‌آید که این امر در بسیاری از برنامه‌های کاربردی چندرهای رضایت‌بخش است، چون برخی از انحرافات در خروجی، به دلیل محدودیت حواس انسان به طور طبیعی پوشش داده می‌شوند.

## ۲- کارهای مرتبط

روش‌های سنتی تشخیص (و تصحیح) خطای اشکال مانند duplication<sup>۷</sup> و افزونگی زمانی [۵] که در پردازنده‌های ممیز-شناور استفاده شده‌اند، اغلب دارای سربار مساحت و توان زیادی هستند. در [۶] یک واحد محاسباتی ممیز-شناور تشخیص‌دهنده خطای که از کدهای مانده استفاده می‌کند، پیشنهاد شده است. در [۷] یک روش فقط برای حفاظت مدار کنترلی واحد ممیز-شناور با بررسی بخش نمای عدد ممیز-شناور ارائه شده است. این روش برای تشخیص خطاهای گذرا در مدار کنترلی یک واحد ممیز-شناور مناسب است. روش‌های قبلی مبتنی بر کاهش دقت محاسبات، با حذف بیت‌های کم‌ارزش‌تر، بیشتر روی کاهش توان مصرفی تمرکز داشته‌اند. نتایج ارائه شده در [۸] نشان می‌دهد که همه برنامه‌های کاربردی به دقت اولیه فراهم شده توسط سختافزار ممیز-شناور نیاز ندارند و می‌توانند تعداد بیت‌های کمتری از مانتیس و نما را در سختافزار مربوطه به کار گیرند. درنتیجه، توان مصرفی می‌تواند کاهش یابد. طبق نتایج ارائه شده در [۸]، با کاهش عرض بیت مانتیس از ۲۳ بیت به ۱۱ بیت، هیچ یک از برنامه‌های ممیز-شناور کاهش قابل توجهی در دقت نداشتند و حتی برخی از برنامه‌ها با کمتر از ۵ بیت مانتیس نیز قابل قبول بودند.

در [۹] یک روش تشخیص خطای جمع کننده ممیز-شناور ارائه شده است که از یک جمع وارسی‌کننده<sup>۸</sup> با دقت کاهش‌یافته برای تعیین این که آیا نتیجه در محدوده خطای قابل قبول درست است یا خیر استفاده می‌کند. در این روش، با کاهش تعدادی از بیت‌های مانتیس مساحت و توان مصرفی کاهش یابد. محاسبه کامل به موازات محاسبه افزونه که در آن فقط بیت‌های پر ارزش عملوندها دریافت می‌شود، انجام می‌گردد. در مرحله آخر مداری نتایج این دو واحد را با هم مقایسه کرده و موقع خطای تشخیص می‌دهد. در [۱۰] تکنیک بررسی مبتنی بر کاهش دقت (RPC)<sup>۹</sup> به ضرب ممیز-شناور اعمال شده تا خطاهای را تشخیص دهد. با توجه به این طرح، تشخیص خطاهای در ضرب ممیز-شناور با هزینه معقول امکان‌پذیر است. با بررسی کارهای گذشته می‌توان دریافت که طرحی مشابه طرح‌های پیشنهادی در این مقاله که قابلیت عمل در دو مد کاری عادی و تحمل پذیر اشکال را دارند، وجود ندارد.

## ۳- مبانی

### ۳-۱- استاندارد IEEE برای اعداد ممیز-شناور

<sup>5</sup> Single-Precision

<sup>6</sup> Double-Precision

<sup>2</sup> Triple Modular Redundancy

<sup>3</sup> Checker Adder

<sup>4</sup> Reduced Precision Checking


حاصل ضرب های پاره ای با استفاده از معماری جمع کننده چهار ورودی با طرح نشان داده شده در شکل ۵ با هم جمع می شوند.

$$\begin{aligned} P &= A \times B = A_H^{\circ} A_L \times B_H^{\circ} B_L \\ &= A_H \times B_H + A_L \times B_H + A_H \times B_L + A_L \times B_L \end{aligned}$$

شکل ۳: ضرب عملوندهای A و B با تقسیم به حاصل ضرب های پاره ای

$$\begin{array}{c} A_H^{\circ} A_L \\ \times B_H^{\circ} B_L \\ \hline \text{-----} \\ A_L \times B_L \\ + \quad A_H \times B_L \\ + \quad A_L \times B_H \\ \hline A_H \times B_H \\ \text{-----} \\ \text{Product} \end{array}$$


شکل ۴: ضرب  $A \times B$  براساس ضرب آرایه ای ماجولار



شکل ۵: سازماندهی مناسب حاصل ضرب های پاره ای n بیتی برای انجام ضرب ۲n بیتی

همان طور که در شکل ۲ نشان داده شده است، ضرب کننده ممیز-شناور توصیف شده در بخش ۲-۳ شامل یک ضرب کننده ۲۴ بیتی برای ضرب دو significand عملوندهای ورودی است. طبق آن چه که در بالا گفته شد، این ضرب کننده ۲۴ بیتی می تواند با استفاده از چهار ضرب کننده ۱۲ بیتی مطابق شکل ۵ پیاده سازی شود. در این بخش یک ضرب کننده ممیز-شناور ارائه می شود که می تواند در دو مد کاری عادی (با دقت کامل و شامل یک ضرب کننده ۲۴ بیتی) و تحمیل پذیری اشکال (با دقت کاهش یافته و قابلیت تشخیص خطای شامل دو ضرب کننده m بیتی) کار کند. در مد تحمیل پذیری اشکال با توجه به حذف تعدادی از بیت های کم ارزش، برخی از زیر ضرب کننده ها آزاد می شوند که می توانند برای انجام محاسبات افزونه با هدف تشخیص یا تصحیح خطای کار روند. بنابراین، برای دستیابی به قابلیت تشخیص خطای در ضرب کننده ممیز-شناور در مد تحمیل پذیری خرابی، به جای یک ضرب کننده ۲۴ بیتی از دو ضرب کننده با دقت کاهش یافته m بیتی ( $m = 12+t$ ) طبق مفهوم روش دوتایی کردن و مقایسه استفاده می شود. بنابراین، هر مانتیس ۲۳ بیتی از عملوندهای ورودی به یک مانتیس k بیتی جدید ( $k = 11+t$ ) تبدیل می شود (یعنی خذف  $k-t$  بیت کم ارزش تر مانتیس)، این مانتیس به همراه یک بیت ضمنی، یک significand m بیتی ( $m = k+1$ ) را تشکیل می دهد. در این روش به جای یک ضرب کننده ۲۴ بیتی با خروجی ۴۸ بیتی، دو ضرب کننده با دقت کاهش یافته m بیتی استفاده می شود تا دو

خروجی ۴۸ بیتی ضرب کننده از یک نرمال کننده عبور کرده و تغییر احتمالی در مقدار نما را نیز باعث می گردد.



شکل ۶: ضرب کننده ممیز-شناور ۳۲ بیتی پایه

#### ۴- طرح های پیشنهادی

در این مقاله از روش کاهش دقت محاسبات از طریق حذف بیت های کم ارزش تر استفاده می شود تا با توجه به سخت افزار کاهش یافته بتوان یک سری افزونگی را برای دستیابی به قابلیت اطمینان از نوع تشخیص / تصحیح خطای در مدل کاری تحمیل پذیری اشکال اعمال نمود.


#### ۳-۱- معماری ضرب کننده ممیز-شناور تحمل پذیر اشکال با قابلیت تشخیص خطای

ضرب کننده استفاده شده در معماری پیشنهادی، یک ضرب کننده آرایه ای ماجولار است. این نوع ضرب کننده بر اساس جمع حاصل ضرب های پاره ای با ساختار بازگشتی است. اگر  $t$  تابع الحق را نشان دهد، در یک ضرب کننده آرایه ای ماجولار  $2n \times 2n$ ، هر عملوند به دو نیمه مرتبه بالا و مرتبه پایین تقسیم می شود. برای مثال، عملوندهای  $A$  و  $B$  در شکل ۳ نشان داده شده است. تقسیم کردن هر عملوند به دو نیمه، چهار حاصل ضرب پاره ای را تولید می کند. برای جمع این چهار حاصل ضرب پاره ای، ابتدا باید آن ها را با هم هم تراز کرد. به منظور روش نشدن همترازی حاصل ضرب های پاره ای، ضرب دو عملوند  $2n$  بیتی  $A$  و  $B$  بر اساس ضرب آرایه ای ماجولار در شکل ۴ نشان داده شده است. جمع بیش از دو عملوند می تواند با روش CSA<sup>۷</sup> انجام شود. شکل ۵ سازماندهی مناسب این چهار حاصل ضرب پاره ای را برای کاهش تعداد سطوح در استفاده از CSA نشان می دهد. در نتیجه، معماری ماجولار ضرب کننده با ضرب دو مرحله ای مشابه شکل ۵ خواهد بود. در مرحله اول، زیر ضرب کننده ها (ضرب کننده های n بیتی) حاصل ضرب های پاره ای را تولید می کنند. سپس، در مرحله دوم


<sup>7</sup> Carry Save Adder

$m = 12+t$  بیتی استفاده می‌شود. در شکل ۷ نحوه انجام ضرب  $A \times B$  بیتی نشان داده شده است. واضح است که می‌توان با استفاده از دو زیرضرب کنندهای  $12$  بیتی در ضرب کننده  $24$  بیتی اولیه، حاصل ضرب پاره‌ای  $12 \times 12$  و دو حاصل ضرب پاره‌ای  $12 \times t$  مربوط به ضرب  $t$  بیتی نشان داده شده در شکل ۷ را تولید کرد. برای این کار، با توجه به شکل ۶ ب، ضرب کننده  $12$  بیتی شماره  $2$ ، حاصل ضرب  $12$  بیتی  $A_H \times B_H$  را تولید می‌کند ( $t_2$ ). ضرب  $12 \times t$  بیتی  $A_H \times B_{LF}$  و  $A_H \times B_{HF}$ ، به دو ضرب کننده  $6$  بیتی نیاز دارد. بنابراین، ضرب کننده  $12$  بیتی شماره  $1$  به چهار زیرضرب کننده  $6$  بیتی تقسیم می‌شود و از این زیرضرب کننده‌های  $6$  بیتی برای تولید دو حاصل ضرب  $12 \times t$  بیتی استفاده می‌شود. اما یک ضرب کننده  $t \times t$  بیتی برای تولید حاصل ضرب پاره‌ای  $A_{LF} \times B_{HF}$  به عنوان سریار برای انجام یک ضرب  $t \times t$  بیتی اضافه می‌شود. در نتیجه، همه حاصل ضرب‌های

خروجی  $2m$  بیتی تولید شده بعد از عبور از نرمال‌کننده توسط مقایسه‌کننده با هم مقایسه شوند تا خطای احتمالی تشخیص داده شود. مدار کلی ضرب کننده ممیز-شناور پیشنهادی در دو مد کاری عادی و تحمل‌پذیر اشکال با قابلیت تشخیص خطای در شکل ۶ الف و معماری پیشنهادی برای تجزیه ضرب کننده اولیه به ضرب کننده‌های کوچک‌تر برای استفاده در دو مد کاری در شکل ۶ ب نشان داده شده است. ایده اصلی معماری پیشنهادی این است که ضرب کننده  $24$  بیتی اصلی به چهار ضرب کننده با طول یکسان  $12$  بیتی تقسیم شود تا در مد تحمل‌پذیری اشکال بتوان با کاهش دقت محاسبات و استفاده از دو ضرب کننده با دقت کاهش‌یافته، خطاهای احتمالی را تشخیص داد. زمانی که سیگنال ورودی mode برابر '1' باشد که به معنای مد تحمل‌پذیری اشکال با قابلیت تشخیص خطای است، از چهار زیرضرب کننده  $12$  بیتی برای انجام دو ضرب



الف.



ب.

شکل ۶: الف) طرح ضرب کننده پیشنهادی ممیز-شناور در دو مد کاری عادی و تحمل‌پذیر اشکال با قابلیت تشخیص خطای. ب) بخش ضرب کننده طرح پیشنهادی

اشکال، از ضرب کننده ۲۴ بیتی برای تولید سه حاصل ضرب با طول مساوی استفاده می‌شود. اما با توجه به اندازه ضرب کننده‌های کوچک‌تر، ممکن است به زیر ضرب کننده‌های افزونه کوچک‌تری احتیاج باشد. بنابراین، بخش ضرب کننده significand های عملوند‌های ورودی مشابه شکل ۶ ب می‌باشد.

همان طور که در شکل ۸ مشاهده می‌شود، بلوک نرمال‌کننده سه‌تایی شده است تا قابلیت تصحیح خطأ در کل طرح افزایش یابد. همچنین، از رأی دهنده‌هایی استفاده شده تا پس از ارسال نتیجه به بلوک‌های بعدی، نتیجه نهایی با فرمت دقت ساده ۳۲ بیتی تولید شود. نحوه عملکرد این مدار در مدار عادی مشابه طرح قبلی است.

#### ۴- نتایج پیاده‌سازی


طرح پایه و طرح‌های پیشنهادی با استفاده از زبان VHDL پیاده‌سازی شده و سپس سنتر آن‌ها توسط اپزار synopsys انجام شده است تا مساحت و توان مورد نیاز آن‌ها بدست آید. همچنین، مساحت و توان مصرفی طرح‌های پیشنهادی به ازای عرض بیت‌های مختلف مانتیس (k) CMOS اندازه‌گیری شده است. نتایج شبیه‌سازی طبق کتابخانه استاندارد LPLVT STMicroelectronics 65nm (با ولتاژ تعذیه ۱.۲V و دمای  $25^{\circ}\text{C}$ ) در جدول‌های ۲ و ۳ آورده شده است. جدول‌های ۲ و ۳ تأخیر، مساحت، توان و سربارهای مربوط به آن‌ها در ضرب کننده‌های پیشنهادی به ازای عرض بیت‌های مختلف مانتیس، در مقایسه با ضرب کننده پایه نشان می‌دهند. با توجه به این جدول‌ها می‌توان دریافت که انتخاب عرض مانتیس برابر با ۱۱ سربار ناچیزی را تحمیل می‌کند در حالی که طبق [۸] برای این اندازه مانتیس بسیاری از برنامه‌های کاربردی دارای دقت کافی در خروجی خود خواهد بود. همچنین، در هر دو طرح پیشنهادی برای تمام عرض مانتیس‌های ذکر شده، درجه قابلیت اطمینان از ۸۱٪ تغییر می‌کند. در اینجا منظور از درجه قابلیت اطمینان، نسبت مساحت دارای قابلیت اطمینان به کل مساحت مصرفی معماري پیشنهادی است. در طرح‌های پیشنهادی، مساحت کل ضرب کننده اصلی و اجزای آن به همراه بخش‌های تکرار شده دارای قابلیت اطمینان در برابر اشکال هستند.

در مقایسه با کارهای گذشته، تنها کار مشابه از نوع تشخیص خطأ در [۱۰] ارائه شده که با مانتیس برابر با ۷ بیت به ۱۷/۸٪ سربار مساحت احتیاج دارد، در صورتی که معماري پیشنهادی در این مقاله با قابلیت تشخیص خطأ، با مانتیس برابر با ۱۱ بیت به ۱۰/۹٪ سربار احتیاج دارد.

#### ۵- نتیجه‌گیری

در این مقاله، دو معماری برای ضرب کننده ممیز-شناور با قابلیت انجام کار در دو مدار عادی و تحمل پذیر اشکال پیشنهاد گردید. در طرح‌های پیشنهادی نشان داده شد که با کاهش دقت محاسبات در محدوده قابل قبول برای بسیاری از برنامه‌های کاربردی، می‌توان به قابلیت تشخیص با تصحیح خطأ دست یافت. معماري‌های پیشنهادی با استفاده از تجزیه سخت‌افزار ضرب کننده درون مدار به ضرب کننده‌های کوچک‌تر پس از


پاره‌ای برای انجام یک ضرب m بیتی تولید می‌شوند که طبق شکل ۷ با روش CSA با هم جمع شده و یک حاصل ۲m بیتی را تولید می‌کنند. زیر ضرب کننده‌های ۱۲ بیتی شماره ۳ و ۴ نیز به همین ترتیب ضرب m بیتی دوم را انجام می‌دهند و ضرب m بیتی دوم به موازات ضرب m بیتی اول انجام می‌شود و دو حاصل ضرب ۲m بیتی تولید می‌شود. سپس، این دو حاصل ضرب ۲m بیتی از نرمال‌کننده‌های مربوطه عبور کرده و حاصل را در k بیت نرمال می‌کنند. اگر نتایج دو ضرب کننده m بیتی بعد از عبور از نرمال‌کننده‌ها با هم برابر نباشند یا رقم‌های نقلی تولید شده توسط نرمال‌کننده‌ها با هم برابر نباشند، سیگنال خطأ برابر یک می‌شود و بروز خطأ را اعلام می‌کند. در طرح پیشنهادی فرض بر این است که اگر دو عملوند ورودی یک مقایسه‌کننده با هم برابر نباشند، خروجی آن برابر یک می‌شود. در شکل ۶ ب، زمانی که سیگنال ورودی mode برابر '0' باشد، یعنی مدار عادی است و عملیات ضرب ۲۴ بیتی برای عملوند‌های ورودی انجام می‌شود. در واقع در این حالت، ضرب کننده‌های ۱۲ بیتی شماره ۲ و ۳ به ترتیب حاصل ضرب‌های  $A_L \times B_L$  و  $A_H \times B_H$  را تولید می‌کنند. ضرب کننده‌های شماره ۱ و ۴ نیز با استفاده از چهار زیر ضرب کننده ۶ بیتی خود به ترتیب حاصل ضرب پاره‌ای طبق شکل ۵، یک را تولید می‌کنند. با جمع این چهار حاصل ضرب پاره‌ای طبق شکل ۵، یک ضرب ۲۴ بیتی انجام شده و حاصل ۴۸ بیتی آن از نرمال‌کننده مربوطه عبور می‌کند تا حاصل را در ۲۳ بیت نرمال کند.



شکل ۷: نحوه انجام ضرب  $t$  ۱۲+۴ بیتی

#### ۲-۳- معماری ضرب کننده ممیز-شناور تحمل پذیر اشکال با قابلیت تصحیح خطأ

معماری کلی پیشنهادی برای ضرب کننده ممیز-شناور در دو مدار عادی و تحمل پذیر اشکال با قابلیت تصحیح خطأ در شکل ۸ نشان داده شده است. در این طرح، برای دست‌یافتن به قابلیت تصحیح خطأ در مدار تحمل پذیر اشکال، به جای یک ضرب کننده ۲۴ بیتی بزرگ با خروجی ۴۸ بیتی، از سه ضرب کننده با دقت کاهش‌یافته n بیتی ( $n = 12+t$ ) استفاده می‌شود تا سه خروجی  $2n$  بیتی تولید شده بعد از عبور از نرمال‌کننده‌ها توسط رأی دهنده با هم مقایسه شده و خطأ احتمالی تصحیح یا پوشانده شود. در واقع، هر مانتیس ۲۳ بیتی به یک مانتیس k بیتی جدید ( $k = 11+t$ ) تبدیل می‌شود که به همراه یک بیت ضمنی، یک n بیتی ( $n = k+1$ ) را تشکیل می‌دهد. در مدار تحمل پذیر



شکل ۸: طرح ضرب کننده پیشنهادی ممیز-شناور در دو مد کاری عادی و تحمل پذیر اشکال با قابلیت تصحیح خطای.

جدول ۲: نتایج پیاده‌سازی طرح ضرب کننده ممیز-شناور پیشنهادی در دو مد معمولی و تحمل پذیر اشکال با مقایسه با طرح پایه.

اندازه مانتیس بر حسب بیت در مد تحمل پذیر اشکال	تأخیر (نانوثانیه)	مساحت (میکرومتر مربع)	سربرار مساحت	توان (میلی وات)	درجه قابلیت اطمینان
k=۲۳ (طرح پایه)	۸/۷۰	۱۱۲۹۰/۲	NA	۵/۶۲	NA
k=۱۱	۹/۰۴	۱۲۵۲۴/۷	NA	۶/۴۹	۱۵/۵٪
k=۱۲	۸/۸۷	۱۳۶۴۹/۵	NA	۶/۵۹	۱۷/۳٪
k=۱۳	۸/۸۷	۱۴۰۸۲/۶	NA	۷/۰۹	۲۶/۲٪
k=۱۵	۸/۸۷	۱۴۶۹۴/۷	NA	۷/۹۰	۴۰/۶٪

جدول ۳: نتایج پیاده‌سازی طرح ضرب کننده ممیز-شناور پیشنهادی در دو مد معمولی و تحمل پذیر اشکال با مقایسه با طرح پایه.

اندازه مانتیس بر حسب بیت در مد تحمل پذیر اشکال	تأخیر (نانوثانیه)	مساحت (میکرومتر مربع)	سربرار مساحت	توان (میلی وات)	درجه قابلیت اطمینان
k=۲۳ (طرح پایه)	۸/۷۰	۱۱۲۹۰/۲	NA	۵/۶۲	NA
k=۱۱	۹/۰۰	۱۲۶۹۸/۴	NA	۶/۷۰	۱۹/۲٪
k=۱۲	۸/۸۸	۱۶۳۶۲/۳	NA	۷/۷۷	۳۸/۳٪
k=۱۳	۸/۸۸	۱۷۷۱۹/۳	NA	۸/۳۹	۴۹/۳٪

- [4] T. Karnik, and P. Hazucha, "Characterization of Soft Errors Caused by Single Event Upsets in (CMOS) Processes," *IEEE Transactions on Dependable and Secure Computing*, vol. 1, no. 2, pp. 128-143, 2004.
- [5] S.C. Lai, S.L. Lu, K. Lai, and J.K. Peir, "Ditto Processor," *IEEE Intl. Conf. Dependable Systems and Networks*, pp. 525-534, 2002.
- [6] D. Lipetz, and E. Schwarz, "Self Checking in current Floating-Point Units," *20th IEEE Symp. Computer Arithmetic*, pp.73-76, 2011.
- [7] M. Maniatakos, Y. Makris, P. Kudva, and B. Fleischer, "Exponent Monitoring for Low-Cost Concurrent Error Detection in FPU Control Logic," *IEEE VLSI Test Symposium*, pp.235-240, 2011.
- [8] J. Ying, F. Tong, D. Nagle, and R. A. Rutenbar, "Reducing power by optimizing the necessary precision/range of floating-point arithmetic," *IEEE Trans. VLSI Systems*, vol. 8, no. 3, pp. 273-286, 2002.
- [9] P.J. Eibl, A.D. Cook, and D.J. Sorin, "Reduced Precision Checking for a Floating Point Adder," *24th IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems*, pp. 145-152, Oct. 2009.
- [10] K. Seetharam, L.C.T. Keh, R. Nathan, and D.J. Sorin., "Applying Reduced Precision Arithmetic to Detect Errors in Floating Point Multiplication," *IEEE Pacific Rim International Symposium on Dependable Computing (PRDC)*, pp. 232-235, Dec 2013.

حذف بیت‌های کم‌ارزش‌تر به منظور انجام محاسبات افزونه، به قابلیت‌های اشاره شده می‌رسند. نتایج پیاده‌سازی نشان می‌دهد که با سربرارهای معقول می‌توان به ساختارهایی رسید که دارای درجه بالایی از قابلیت اطمینان در برابر خطاهای منفرد باشند.

## فهرست منابع

- [1] C.H. Yu, K. Chung, D. Kim, and L.S Kim, "An Energy-Efficient Mobile Vertex Processor with Multithread Expanded VLIW Architecture and Vertex Caches," *IEEE Journal of Solid-State Circuits*, vol. 42, no. 10, pp. 2257-2269, Oct. 2007.
- [2] L. Huang, M. Lai, K. Dai, and H. Yue, "Hardware Support for Arithmetic Units of Processor with Multimedia Extension," *IEEE Intl. Conf. Multimedia and Ubiquitous Engineering*, pp. 633-637, 2007.
- [3] B. Nicolescu, N. Lgnat, Y. Savaria, and G. Nicolescu, "Analysis of real-time systems sensitivity to transient faults using MicroC kernel," *IEEE Trans. Nuclear Science*, vol. 53, no. 4, pp. 1902-1909, 2006.