

یک روش برنامه‌ریزی فازی جهت کاهش توان مصرفی مدارات دیجیتال مبتنی بر اندازه‌گذاری گیت آگاه از تغییرات ساخت

رامین رسالیزدی^۱، بهنام قوامی^۲

^۱دانشجوی کارشناسی ارشد گروه مهندسی کامپیوتر، دانشکده فنی و مهندسی، دانشگاه شهید باهنر کرمان، ramin.rasaizadi@eng.uk.ac.ir
^۲عضو هیأت علمی گروه مهندسی کامپیوتر، دانشکده فنی و مهندسی، دانشگاه شهید باهنر کرمان، ghavami@uk.ac.ir

چکیده

در سال‌های اخیر با پیشرفت تکنولوژی و رسیدن به اندازه نانومتر در ساخت مدارهای دیجیتال، با چالش جدیدی به نام پدیده تغییرات ساخت مواجه شده‌ایم. تغییرات ساخت تأثیر مستقیمی بر پارامترهای مدارهای دیجیتال دارد؛ لذا پدیده تغییرات ساخت باید در زمان طراحی در نظر گرفته شود. از آنجا که تغییرات ساخت غیرقابل پیش‌بینی و غیرقطعی می‌باشند، می‌توان این تغییرات را با اعداد فازی که دارای ساختاری غیرقطعی می‌باشند، مدل کرد. در این مقاله یک روش جدید جهت اندازه‌گذاری گیت‌های منطقی به منظور کاهش توان مصرفی با توجه به محدودیت‌های زمانی ارائه شده است. از آن‌رو که پدیده تغییرات ساخت در هدف و محدودیت‌های مسئله تأثیرگذار است و آن‌ها را دچار عدم قطعیت می‌کند، مسئله اندازه‌گذاری گیت به یک مسئله برنامه‌ریزی فازی تبدیل می‌گردد. یک الگوریتم جدید برای اندازه‌گذاری گیت‌های منطقی که از بهینه‌سازی خطی فازی استفاده می‌کند، ارائه شده است. روش معرفی شده با استفاده از امید ریاضی و تبدیل ملین، برنامه‌ریزی خطی فازی را به برنامه‌ریزی خطی غیرفازی تبدیل کرده و سپس معادلات حاصل را با الگوریتم‌های متداول بهینه‌سازی خطی، حل می‌کند. مزیت روش ارائه شده در استفاده از امید ریاضی می‌باشد؛ چرا که امید ریاضی به نقاط مرکزی مقادیر مورد نظر تغییرات ساخت اهمیت بیشتری نسبت به نقاط دورتر می‌دهد و این بهترین حالت ممکن می‌باشد. روش فازی پیشنهاد شده بر روی مدارات محک ISCAS۸۹ آزمایش شده است و نتایج شبیه‌سازی نشان می‌دهد که توان مصرفی در روش پیشنهاد شده در حالت میانگین، ۱۱٫۹۹٪ در مقایسه با روش‌های مشابه کاهش یافته است.

کلمات کلیدی:

برنامه‌ریزی خطی فازی، اندازه‌گذاری گیت، تغییرات ساخت، مدارهای دیجیتال، توان مصرفی.

۱- مقدمه


تراشه‌ها که تأخیر آن‌ها کمتر از یک محدوده زمانی خاص است، در نظر گرفته می‌شود. از این‌رو برای حفظ پارامتر بارآوری باید از روش‌های بهینه‌سازی در هنگام طراحی استفاده شود. بهینه‌سازی مورد استفاده باید موازنه‌ای بین توان مصرفی و تأخیر مدار باشد. با افزایش تغییرات ساخت بارآوری کاهش پیدا می‌کند. بیشترین بارآوری زمانی است که همه‌ی پارامترهایی که تغییرات ساخت در آن‌ها اثر می‌گذارد، در بدترین حالت خود در نظر گرفته شود. اما، این امر سبب افزایش مساحت و توان مصرفی می‌گردد. از سوی دیگر اگر تغییرات ساخت در کمترین حالت ممکن در نظر گرفته شود توان مصرفی و مساحت کمتری مصرف می‌شود. اما، پارامتر بازده از دست خواهد رفت. اندازه‌گذاری گیت یک روش قوی و سودمند برای بهبود نرخ توان/تأخیر است. اندازه‌گذاری

با پیشرفت تکنولوژی CMOS اندازه ترانزیستورها به حد چند نانومتر رسیده است که باعث به وجود آمدن پدیده‌ی جدیدی در هنگام ساخت، به نام تغییرات ساخت^۱ شده است [۱]، [۲]، [۳]. دلیل به وجود آمدن پدیده تغییرات ساخت، عدم کنترل دقیق فرآیند ساخت تکنولوژی CMOS می‌باشد. تغییرات ساخت باعث می‌گردد با یک طراحی یکسان، ویژگی‌های متفاوتی از عرض ترانزیستور، طول کانال و ضخامت اکسید به دست آید. تفاوت به وجود آمده در پارامترهای ترانزیستور باعث می‌گردد ویژگی‌های متفاوتی از زمان و توان برای طراحی‌های یکسان حاصل شود و در نتیجه پارامتر بارآوری^۲ از دست خواهد رفت. مفهوم بارآوری به‌عنوان درصدی از

۱- Process variation

۲- yield

۳- gate sizing



شکل ۱- رویکرد برنامه ریزی فازي آگاه از تغییرات ساخت

ادامه مقاله بدین صورت می باشد. در بخش ۲ به مرور کارهای پیشین پرداخته می شود. بخش ۳ به هدف و انگیزش از ارائه این مقاله می پردازد. روش و راه حل های پیشنهادی در بخش ۴ ارائه می شوند. نتایج شبیه سازی در بخش ۵ مورد بررسی قرار می گیرند. در نهایت و در بخش ۶ به نتیجه گیری خواهیم پرداخت.

۲- مروری بر کارهای پیشین

در سال های اخیر، تعیین اندازه گیت های مدارهای منطقی که تأثیر مستقیمی بر توان و تأخیر مدارهای دیجیتال دارند، مورد توجه بسیاری از پژوهشگران قرار گرفته است. با توجه به پدیده تغییرپذیری فرآیند ساخت، می توان اندازه گذاری گیت را به دو گروه قطعی و آگاه از تغییرات دسته بندی کرد:

۱-۲- قطعی

اندازه گذاری گیت به روش های قطعی، تغییرات ساخت مدار را در نظر نمی گیرند. از جمله روش های قطعی می توان اندازه گذاری گیت با استفاده از برنامه ریزی خطی را نام برد.

Nguyen و همکاران [۸] برای کاهش توان مصرفی از بهینه سازی خطی استفاده کرده اند. بهینه سازی مورد استفاده با تخصیص مقدار مناسب ولتاژ آستانه و اندازه مناسب گیت انجام می شود. در این روش هدف مسئله کاهش توان مصرفی و محدودیت مسئله تأخیر مدار می باشد. با توجه به اینکه هدف

گیت را می توان به عنوان پیدا کردن بهترین اندازه گیت های یک مدار با توجه به تابع هدف با توجه به یک محدودیت زمانی خاص در نظر گرفت [۴]. افزایش اندازه گیت، تغییرات ساخت و تأخیر مدار را کاهش می دهد، ولی از طرفی باعث افزایش توان مصرفی مدار می شود. همچنین با کاهش اندازه گیت، تغییرات ساخت و تأخیر مدار افزایش و در مقابل توان مصرفی مدار کاهش می یابد. لذا، باید بین پارامترهای طراحی، موازنه ایجاد نمود. برای انجام این موازنه می توان از بهینه سازی های خطی و غیرخطی با توجه به هدف و محدودیت های مسئله استفاده می شود. از آنجاکه تغییرات ساخت مدار غیرقطعی می باشد، می توان از اعداد فازي که برای پوشش دادن این عدم قطعیت مناسب می باشند، استفاده کرد [۵]. در نتیجه، بهترین انتخاب برای بهینه سازی مدار، بهینه ساز فازي می باشد.

هدف این مقاله از طرح مسئله اندازه گذاری گیت، به دست آوردن بهترین اندازه گیت با در نظر گرفتن تغییرپذیری فرآیند ساخت است که در آن حداقل توان مصرفی به دست آید و از سوی دیگر تأخیر مدار کم تر از زمان مورد نظر باشد. روش پیشنهادی یک الگوریتم جدید برای اندازه گذاری گیت آگاه از تغییرات ساخت که از مفاهیم و برنامه ریزی خطی فازي استفاده می کند، ارائه می دهد. در مقابل تئوری احتمالات و آمار، مدل فازي می تواند برای مدل کردن شرایطی که رفتار خروجی قابل پیش بینی است، مورد استفاده قرار گیرد. از آنجاکه تغییرات ساخت غیرقطعی می باشد و اطلاعات کافی در مورد آن موجود نیست، بهترین انتخاب، بهینه سازی فازي می باشد. در این روش برای حل برنامه ریزی خطی فازي، از امید ریاضی و تبدیل ملین استفاده شده است. مزیت استفاده از امید ریاضی، اهمیت دادن امید ریاضی به نقطه مرکزی بازه پارامتر مورد نظر می باشد و به نقاط دورتر از نقطه مرکزی اهمیت کمتری می دهد و سپس برای تبدیل برنامه ریزی خطی فازي به حالت غیر فازي و حل آن با الگوریتم های متداول خطی از تبدیل ملین استفاده شده است. شکل (۱) رویکرد کلی بهینه سازی مورد استفاده را نمایش می دهد. در ابتدا با استفاده از مدار سطح گیت و کتابخانه، گراف مدار ساخته می شود. سپس با پیمایش گراف و با استفاده از محدودیت های زمانی و هدف مسئله، که کاهش توان مصرفی می باشد، مسئله برنامه ریزی خطی آگاه از تغییرات ساخت، ساخته می شود. سپس مسئله بهینه سازی فازي با استفاده از تبدیل ملین [۶] و امید ریاضی به حالت غیر فازي تبدیل می شود [۷]. در گام بعدی، برنامه ریزی خطی غیر فازي حاصل را با استفاده از الگوریتم های بهینه سازی خطی مانند روش سیمپلکس حل شده و اندازه بهینه گیت ها به دست آورده می شود. اندازه بهینه به دست آمده از معادلات غیرخطی همان اندازه بهینه مورد انتظار از حالت فازي می باشد.

و محدودیت مسئله خطی هستند، لذا از برنامه‌ریزی خطی جهت بهینه‌سازی استفاده شده است.

۲-۲- آگاه از تغییرات

اندازه‌گذاری گیت آگاه از تغییرات شامل روش‌هایی از جمله برنامه‌ریزی هندسی، برنامه‌ریزی احتمالی، برنامه‌ریزی فازی و تئوری بازی می‌باشد.

در ادامه به بررسی چند مورد از کارهای انجام‌شده در این زمینه می‌پردازیم. روش ارائه‌شده توسط Dabiri و همکاران [۹] برای کاهش توان مصرفی علاوه بر در نظر گرفتن تأخیر به‌عنوان محدودیت مسئله، از نرخ خطای نرم به‌عنوان محدودیت دیگر استفاده می‌کند. در نتیجه بهینه‌سازی مورد استفاده در این روش به حالت غیرخطی تبدیل می‌شود. برای حل این بهینه‌سازی غیرخطی از برنامه‌ریزی محدب استفاده شده است. علاوه بر آن، پدیده تغییرات ساخت در این روش در نظر گرفته شده است. در روش ارائه شده توسط Singh و همکاران [۱۰] فرآیند تغییرات ساخت نیز در نظر گرفته شده است. عدم قطعیت در عرض ترانزیستور و همچنین طول کانال، باعث به وجود آمدن پدیده تغییرات ساخت شده است. در این روش ابتدا مسئله بهینه‌سازی به یک برنامه‌ریزی هندسی تبدیل شده و سپس با استفاده از ابزارهای بهینه‌سازی هندسی جواب مسئله به‌دست آمده است. Casagrande و همکاران [۱۱] مسئله اندازه‌گذاری گیت را به‌عنوان یک مسئله پیچیده در نظر گرفته‌اند که دو نیاز اصلی در آن وجود دارد. نیاز اول تعیین دقیق مدل برای پارامترهای تغییرات ساخت که تصادفی می‌باشند، است و نیاز دوم تخصیص عادلانه منابع می‌باشد. در این روش برای تحقق بخشیدن به این دو نیاز از بازی فازی استفاده شده است. این روش از دو تابع هدف استفاده می‌کند. تابع هدف اول کاهش تأخیر مدار با پارامترهای فازی و تابع هدف دوم کاهش توان مصرفی پویا با پارامترهای غیر فازی می‌باشند. Mahalingam و همکاران [۱۲] یک الگوریتم بهینه‌سازی برای اندازه‌گذاری گیت باهدف کاهش توان مصرفی پویا ارائه کرده‌اند. مدل تأخیر استفاده شده در این روش، مدل تأخیر خطی می‌باشد. الگوریتم مورد استفاده در این روش از برنامه‌ریزی خطی فازی برای پوشش دادن فرآیند تغییرات ساخت استفاده می‌کند. این روش طول کانال و ضخامت اکسید که در مدل تأخیر خطی استفاده می‌شوند را به‌عنوان اعداد فازی در نظر گرفته است. روش ارائه‌شده برای تبدیل حالت فازی به غیر فازی، ابتدا مسئله را در حالت میانگین و بدترین حالت حل کرده و سپس با استفاده از جواب‌های به‌دست آمده مسئله را به حالت غیرخطی تبدیل می‌کند. سپس مسئله جدید غیرخطی را با بهینه‌سازهای غیرخطی حل می‌نماید. الگوریتم ارائه‌شده توسط Mani و همکاران [۱۳] روشی برای مسئله اندازه‌گذاری گیت باهدف کاهش توان مصرفی پویا، در حضور فرآیند تغییرات ساخت می‌باشد. این روش از بهینه‌سازی احتمالی برای حل این عدم قطعیت در فرآیند ساخت استفاده می‌کند. مدل تأخیر ارائه‌شده در این روش مدل تأخیر خطی است که عدم قطعیت ذکر شده را در پارامترهای طول کانال و ضخامت اکسید با توزیع احتمال در نظر گرفته است.

۳- انگیزش: برنامه‌ریزی فازی

برنامه‌ریزی با اطلاعات مبهم به دو گروه برنامه‌ریزی احتمالی و برنامه‌ریزی فازی تقسیم می‌شود. روش‌های رایج و سنتی برای حل مسائل دارای ابهام از

مدل‌های احتمال استفاده می‌کنند. برنامه‌ریزی احتمالی دارای مشکلاتی از قبیل نداشتن بهره‌وری محاسباتی و نیاز به داشتن اطلاعات کامل از پارامترهای غیرقطعی برای ساخت توزیع احتمال می‌باشد. یک راه‌حل مناسب و جایگزین برای برنامه‌ریزی احتمالی استفاده از برنامه‌ریزی فازی است [۱۴]. برنامه‌ریزی فازی برای شرایطی که اطلاعات کاملی از پارامترهای موجود در دسترس نباشد، مورد استفاده قرار می‌گیرد. نشان داده است راه‌حلی که از برنامه‌ریزی فازی به دست می‌آید یا بهتر از برنامه‌ریزی احتمالی است یا حداقل به‌خوبی آن جواب می‌دهد [۱۵]. این استدلال دلیل مناسبی برای حل مسئله اندازه‌گذاری گیت در مدارهای منطقی با روش‌های فازی است. چراکه اطلاعات کاملی از پارامترهای ساخت در دسترس نیست.

در ادامه به شرح مفاهیم فازی و همچنین برنامه‌ریزی خطی فازی خواهیم پرداخت.

۳-۱- مجموعه و اعداد فازی

زاده مفهوم جدیدی به نام مجموعه‌های فازی و سیستم‌های فازی بیان کرده است [۱۶]. تفاوت سیستم‌های فازی با سیستم‌های معمولی در این است که در سیستم‌های معمولی هر عنصر یا متعلق به یک مجموعه می‌باشد و یا متعلق نمی‌باشد و با اعداد باینری صفر و یک نشان داده می‌شوند اما در سیستم‌های فازی درجه تعلق یک عنصر می‌تواند در بازه [۰، ۱] باشد. عدد فازی یک مجموعه فازی روی خط اعداد حقیقی است که شروط نرمال و محدب بودن را ارضا کند. اعداد فازی انواع مختلفی دارند که از جمله آن‌ها می‌توان اعداد فازی مثلثی، دوزنقه و گوسی را نام برد [۱۷] [۱۸]. در این مقاله از عدد فازی دوزنقه‌ای استفاده شده است که شامل چهار پارامتر (a, b, c, d) می‌باشد [۱۹]. دلیل استفاده از عدد فازی دوزنقه‌ای، اهمیت بیشتر این عدد در میان اعداد فازی متقارن می‌باشد [۲۰].

۳-۲- برنامه‌ریزی خطی فازی

برنامه‌ریزی خطی عبارت است از یک تکنیک ریاضی جهت تخصیص منابع محدود به بهترین صورت ممکن در حالی که روابط فی مابین خطی باشند [۲۱]. شکل کلی برنامه‌ریزی خطی به صورت زیر می‌باشد.

$$\begin{aligned} \text{Min or Max } Z &= \sum_{j=1}^n C_j X_j \\ \text{Subject to } \sum_{i=1}^m a_{ij} X_j &\leq b_i \end{aligned} \quad (1)$$

که n تعداد متغیرها و m تعداد محدودیت‌های مسئله می‌باشد.

حال اگر هر یک از پارامترهای بردار منابع (b) و یا ماتریس ضرایب فنی (a) و یا ضرایب متغیر تصمیم (C) و یا حتی متغیرهای تصمیم‌گیری (X) دارای عدم قطعیت و ابهام شوند برنامه‌ریزی خطی به برنامه‌ریزی خطی فازی به شکل فرمول زیر تبدیل می‌گردد.

$$\text{Min or Max } Z = \sum_{j=1}^n \bar{c}_j X_j$$

تقریب می‌زنند. میزان تغییرات ضرایب b_i و c_i به ترتیب ۸ و ۱۰ درصد می‌باشند. این ضرایب با اعداد فازی دوزنقه‌ای که دارای تابع عضویت خطی می‌باشند در نظر گرفته شده‌اند.

$$\text{Subject to } \sum_{i=1}^m \tilde{a}_{ij} X_j \leq \tilde{b}_i \quad (2)$$

اعداد فازی \tilde{a} و \tilde{b} و \tilde{c} حالت فازی ضرایب a و b و c می‌باشند.

۴-۳- اندازه گذاری فازی گیت

با توجه به اینکه هدف مسئله، کاهش توان مصرفی با توجه به محدودیت یک زمان مشخص برای تاخیر مدار می‌باشد، می‌توان از فرمول زیر برای حل این مسئله استفاده کرد.

$$\begin{aligned} & \text{Min } \sum_{i=1}^n P_i \\ & \text{Subject to } D_p \leq T_{spec} \quad \forall p \in P \\ & \text{And } D_p = \sum_{i \in P} a_i - b_i s_i + c_i \sum_{j \in Fo(i)} s_j \end{aligned} \quad (6)$$

در فرمول (۶)، P_i توان گیت i ام، T_{spec} زمان مورد انتظار برای تاخیر کل مدار، P مجموعه کل مسیره‌های موجود در مدار و D_p مجموع تاخیر تمامی گیت‌های مسیر p ، می‌باشند.

پارامترهای b و c به ترتیب طول کانال و ضخامت اکسید می‌باشند که تغییرات ساخت باعث به وجود آمدن عدم دقت در این پارامترها می‌شود و باعث می‌شود این پارامترها به حالت فازی تبدیل شوند. توان مدار که تابعی بر حسب این پارامترها می‌باشد نیز به پارامتری فازی تبدیل می‌شود. با توجه به فازی بودن پارامترهای b و c و p فرمول (۶) به صورت زیر تغییر می‌یابد.

$$\begin{aligned} & \text{Min } \sum_{i=1}^n \tilde{P}_i \\ & \text{Subject to } D_p \leq T_{spec} \quad \forall p \in P \\ & \text{And } D_p = \sum_{i \in P} a_i - \tilde{b}_i s_i + \tilde{c}_i \sum_{j \in Fo(i)} s_j \end{aligned} \quad (7)$$

پارامترهای اعداد فازی b و c و p به صورت (p_1, p_2, p_3, p_4) و (b_1, b_2, b_3, b_4) و (c_1, c_2, c_3, c_4) می‌باشند.

۴-۴- تکنیک حل برنامه‌ریزی خطی فازی

برای حل یک مسئله برنامه‌ریزی خطی فازی نیاز است باید آن را به حالت غیر فازی تبدیل کرد. در این مقاله برای تبدیل برنامه‌ریزی خطی فازی به حالت غیر فازی از روش ارائه شده توسط ماشین‌چی و همکاران [۷] استفاده شده است.

روش ارائه شده توسط ماشین‌چی و همکاران [۷] به این صورت می‌باشد که ابتدا یک تابع چگالی احتمال از تابع عضویت به دست آورده می‌شود، دلیل استفاده از تابع چگالی احتمال، به کار گرفتن امید ریاضی و تبدیل ملین برای تبدیل مسئله بهینه‌سازی از حالت فازی به حالت غیر فازی می‌باشد. در این روش اثبات شده است امید ریاضی X برابر با تبدیل ملین X با مقدار عددی دو می‌باشد. این روش ابتدا از تابع توزیع احتمال تبدیل ملین می‌گیرد و سپس با قرار دادن مقدار عددی دو در تبدیل ملین حاصل شده از تابع توزیع احتمال معادله زیر را به دست می‌آورد.

۴- روش پیشنهادی

در این بخش روش پیشنهادی در مسئله اندازه‌گذاری گیت معرفی می‌شوند. هدف اصلی از بیان این مسئله پیدا کردن اندازه بهینه گیت‌های موجود در مدار است که حداقل توان مصرفی در یک محدودیت زمانی مشخص در حضور پدیده تغییرات ساخت داشته باشد.

۴-۱- مدل‌های توان و زمان

توان پویای مصرفی برای هر گیت بر طبق فرمول زیر محاسبه می‌گردد [۱۲]:

$$P_i = \frac{1}{T} f V_{dd}^2 E_i (C_i + C_{wire}) + P_{sc} \quad (3)$$

در معادله (۳)، P_i توان پویای مصرفی برای گیت i ام، f فرکانس ساعت، V_{dd} ولتاژ تغذیه گیت، E_i میانگین تغییر حالت گیت i ام، C_i ظرفیت خازنی گیت i ام، C_{wire} ظرفیت خازنی که از اتصالات خروجی گیت i به سایر گیت‌ها حاصل می‌شود، می‌باشند. کاهش اندازه گیت باعث کاهش ظرفیت خازن داخلی گیت می‌شود و در نتیجه منجر به کاهش توان مصرفی می‌گردد.

در این مقاله از مدل تاخیر خطی که تابعی از اندازه گیت می‌باشد، استفاده شده است. تاخیر گیت i در مدار از طریق فرمول زیر محاسبه می‌گردد [۲۲]:

$$d_i = a_i - b_i s_i + c_i \sum_{j \in Fo(i)} s_j \quad (4)$$

در معادله (۴)، s_i اندازه گیت i و $Fo(i)$ شامل مجموعه‌ای از گیت‌هایی است که از گیت i خروجی می‌گیرند. ضرایب a ، b ، c با استفاده از شبیه‌سازی‌های SPICE به دست می‌آیند.

۴-۲- مدل تغییرات

افزایش تاثیر تغییرات ساخت در بارآوری مدارهای دیجیتال باعث شده است که بهینه‌سازی آگاه از تغییرات در همان فازهای اولیه طراحی در نظر گرفته شود. عدم قطعیت ناشی از تغییرات ساخت را می‌توان به صورت زیر در نظر گرفت [۱۲]:

$$D = d_i + \sum_{j=1}^n d_j X_j + d_r X_r \quad (5)$$

d_i تاخیر جزئی و X_j و X_r پارامترهای تصادفی هستند که نشان‌دهنده تغییرات می‌باشند.

عدم اطمینان در مقدار تأخیر به ضرایب b_i و c_i در مدل تأخیر خطی (۴) منتقل می‌شود. ضرایب b_i و c_i اثرات تغییرات بر طول کانال و ضخامت اکسید را بر اساس مشاهدات شبیه‌سازی و داده‌های آماری به خوبی


جدول (۱) نتایج حاصل از مقایسه روش فازی پیشنهاد شده و روش ارائه شده توسط Mahalingam و همکاران [۱۲] و همچنین مقدار به دست آمده از جایگذاری حد پایین (بهترین حالت) را نشان می‌دهد. میزان توان به دست آمده از روش‌های ذکر شده به ترتیب در ستون‌های ۳ و ۴ آورده شده است. میزان درصد بهبود توان مصرفی پویا روش ارائه شده در این مقاله در مقایسه با روش Mahalingam و همکاران [۱۲] در ستون ۶ نشان داده شده است. با توجه به جدول ۱ روش پیشنهادی به طور میانگین ۱۱٫۹۹ درصد توان پویای مصرفی را بهبود بخشیده است.

درصد میزان بهبود توان مصرفی پویای مدارات دیجیتال بر طبق فرمول (۱۱) برای تمامی درصدهای ارائه شده مورد استفاده قرار گرفته است.


$$Power\ Reduction = \frac{Power_R - Power_P}{Power_P} \times 100 \quad (11)$$

در فرمول (۱۱) $Power_P$ و $Power_R$ به ترتیب، میزان توان به دست آمده از روش‌های قبلی و توان حاصل از روش پیشنهاد شده می‌باشند.

شکل ۲ زمان اجرای برنامه ریزی خطی فازی برای اندازه گذاری گیت را نشان می‌دهد. همان‌طور که در شکل نشان داده شده است، هر چه مجموع تعداد گیت‌ها و مسیرهای مدار افزایش یابد زمان اجرا نیز افزایش می‌یابد اما میزان افزایش زمان اجرا به صورت خطی می‌باشد. در شکل ۳ درصد میزان توان صرفه جویی شده نشان داده شده است. روش ارائه شده بهبود چشم‌گیری از نظر میزان توان مصرفی در مقایسه با روش‌های قبلی دارد.



شکل ۲- زمان اجرای اندازه گذاری فازی گیت



شکل ۳- درصد بهبود توان اندازه گذاری فازی گیت

جدول ۱- نتایج شبیه سازی بر روی مدارهای محک					
نام مدار	تعداد گیت‌ها	توان مصرفی (W)			درصد بهبود
		روش [۱۲]	روش پیشنهادی	حد پایین	
s27	۱۰۵	۰٫۰۰۰۲۴	۰٫۰۰۰۲۱	۰٫۰۰۰۲۰	۱۴٫۳۰

$$E[X_A] = M_{X_A}(2) = \frac{1}{3} \left[(a + b + c + d) + \frac{(ab - dc)}{(d + c - a - b)} \right] \quad (8)$$

حال می‌توان به جای امید ریاضی یک عدد فازی از مقدار غیر فازی آن که از فرمول (۸) محاسبه می‌گردد استفاده کرد. از سویی دیگر براساس رتبه‌بندی اعداد فازی، معادلات (۹) و (۱۰) با یکدیگر برابرند.

$$\begin{aligned} \text{Min or Max } Z &= \sum_{j=1}^n \tilde{C}_j X_j \\ \text{Subject to } \sum_{i=1}^m \tilde{a}_{ij} X_j &\leq \tilde{b}_i \end{aligned} \quad (9)$$

$$\begin{aligned} \text{Min or Max } Z &= \sum_{j=1}^n E[\tilde{C}_j] X_j \\ \text{Subject to } \sum_{i=1}^m E[\tilde{a}_{ij}] X_j &\leq E[\tilde{b}_i] \end{aligned} \quad (10)$$

پس می‌توان به جای امید ریاضی اعداد فازی فرمول (۱۰) از فرمول (۸) استفاده کرد و اعداد فازی را به حالت غیر فازی تبدیل کرد و در نتیجه برنامه‌ریزی خطی فازی به برنامه‌ریزی خطی تبدیل می‌گردد. حال برای حل معادله (۷) می‌توان از فرمول (۸) استفاده کرد.

امید ریاضی نقطه میانی بازه عدد فازی را اهمیت بیشتری می‌دهد و هر چه از نقطه مرکزی دورتر شویم اهمیت آن کمتر می‌شود. با توجه به اینکه پدیده تغییرات ساخت پدیده ای ناخواسته می‌باشد و بهترین حالت ممکن دارای کمترین مقدار پدیده ساخت می‌باشد، استفاده از امید ریاضی بهترین راه حل ممکن می‌باشد.

۵- نتایج شبیه‌سازی

روش برنامه‌ریزی خطی فازی ارائه‌شده در این مقاله با استفاده از نرم‌افزار متلب و ابزارهای بهینه‌سازی آن بر روی مدارات محک ISCAS۹۸ آزمایش شده است. تکنولوژی به کار گرفته‌شده در این شبیه‌سازی تکنولوژی Nangate ۴۵nm می‌باشد. تمامی آزمایش‌های بر روی سیستمی با پردازنده ۲ گیگاهرتز و دارای حافظه رم ۸ گیگابایت انجام شده‌اند.

ابتدا نت لیست سطح گیت به‌طور کامل به گیت‌های پایه که در کتابخانه‌های استاندارد وجود دارند تبدیل می‌شود. مدارهای محک با استفاده از کتابخانه‌های ۹۰ nm TSMS، سنتز می‌شوند. کتابخانه نت لیست جایگذاری و مسیریابی شده از اطلاعات تأخیر سلول به همراه ساختار مدار به فرمت برنامه‌ریزی ریاضی برای کاهش توان با استفاده از اندازه‌گذاری فازی گیت تبدیل می‌شوند. میانگین تغییر حالات در هر خط با استفاده از شبیه‌سازی هر مدار محک با ۱۰۰۰۰۰ بردار تصادفی محاسبه شده است. ضرایب معادلات برای مدل‌های توان و تأخیر برای سلول‌های استاندارد در کتابخانه ۹۰nm TSMS برای انواع مختلف سایز گیت با استفاده از شبیه‌ساز Hspice مشخص شده‌اند. بیشترین تغییرات در تأخیر گیت ۲۵٪ از حالت میانگین در نظر گرفته شده است.

international symposium on Low power electronics and design, ۲۰۰۳, pp. ۱۵۸-۱۶۳.

- [۹] F. Dabiri, A. Nahapetian, T. Massey, M. Potkonjak, and M. Sarrafzadeh, "General methodology for soft-error-aware power optimization using gate sizing," *Computer-Aided Design of Integrated Circuits and Systems, IEEE Transactions on*, ۲۰۰۸, vol. ۲۷, pp. ۱۷۸۸-۱۷۹۷.
- [۱۰] J. Singh, V. Nookala, Z.-Q. Luo, and S. Sapatnekar, "Robust gate sizing by geometric programming," in *Proceedings of the ۴۲nd annual Design Automation Conference*, ۲۰۰۵, pp. ۳۱۵-۳۲۰.
- [۱۱] T. Casagrande and N. Ranganathan, "GTFUZZ: a novel algorithm for robust dynamic power optimization via gate sizing with fuzzy games," in *Proceedings of the ۲۰۱۵ Design, Automation & Test in Europe Conference & Exhibition*, ۲۰۱۵, pp. ۱۷۷-۱۸۲.
- [۱۲] V. Mahalingam, N. Ranganathan, and J. E. Harlow, "A fuzzy optimization approach for variation aware power minimization during gate sizing," *Very Large Scale Integration (VLSI) Systems, IEEE Transactions on*, ۲۰۰۸, vol. ۱۶, pp. ۹۷۵-۹۸۴.
- [۱۳] M. Mani and M. Orshansky, "A new statistical optimization algorithm for gate sizing," in *Computer Design: VLSI in Computers and Processors*, ۲۰۰۴. ICCD ۲۰۰۴. *Proceedings. IEEE International Conference on*, ۲۰۰۴, pp. ۲۷۲-۲۷۷.
- [۱۴] M. Inuiguchi and J. Ramik, "Possibilistic linear programming: a brief review of fuzzy mathematical programming and a comparison with stochastic programming in portfolio selection problem," *Fuzzy sets and systems*, ۲۰۰۰, vol. ۱۱۱, pp. ۳-۲۸.
- [۱۵] J. Buckley, "Stochastic versus possibilistic programming," *Fuzzy Sets and Systems*, ۱۹۹۰, vol. ۳۴, pp. ۱۷۳-۱۷۷.
- [۱۶] R. E. Bellman and L. A. Zadeh, "Decision-making in a fuzzy environment," *Management science*, ۱۹۷۰, vol. ۱۷, pp. B-۱۴۱-B-۱۶۴.
- [۱۷] C.-H. Cheng and D.-L. Mon, "Fuzzy system reliability analysis by interval of confidence," *Fuzzy Sets and Systems*, vol. ۵۶, pp. ۲۹-۳۵, ۱۹۹۳.
- [۱۸] O. Kaleva and S. Seikkala, "On fuzzy metric spaces," *Fuzzy sets and systems*, vol. ۱۲, pp. ۲۱۵-۲۲۹, ۱۹۸۴.
- [۱۹] Y.-J. Lai and C.-L. Hwang, *Fuzzy mathematical programming*: Springer, ۱۹۹۲.
- [۲۰] M. Roubens, "Inequality constraints between fuzzy numbers and their use in mathematical programming," in *Stochastic versus fuzzy approaches to multiobjective mathematical programming under uncertainty*, ed: Springer, ۱۹۹۰, pp. ۳۲۱-۳۳۰.
- [۲۱] R. J. Vanderbei, *Linear programming*: Springer, ۲۰۱۴.
- [۲۲] M. R. Berkelaar and J. A. Jess, "Gate sizing in MOS digital circuits with linear programming," in *Proceedings of the conference on European design automation*, ۱۹۹۰, pp. ۲۱۷-۲۲۱.

۵۳۰۸	۱۶۹	۰,۰۰۲۰۷	۰,۰۰۱۹	۰,۰۰۱۸۰	۱۴,۱۶
۵۲۹۸	۱۷۷	۰,۰۰۳۴۷	۰,۰۰۳۳	۰,۰۰۳۲۷	۴,۸۹
۵۳۴۴	۱۷۸	۰,۰۰۳۸۰	۰,۰۰۳۳	۰,۰۰۳۲	۱۴,۸۱
۵۳۴۹	۲۰۷	۰,۰۰۳۸۴	۰,۰۰۳۳	۰,۰۰۳۲۹	۱۵,۰۵
۵۳۸۲	۲۲۹	۰,۰۰۳۹۴	۰,۰۰۳۵	۰,۰۰۳۴۹	۱۱,۳۰
۵۴۰۰	۲۱۴	۰,۰۰۴۱۴	۰,۰۰۳۷	۰,۰۰۳۶۵	۱۱,۰۰
۵۴۲۰	۲۴۵	۰,۰۰۴۰۵	۰,۰۰۳۶	۰,۰۰۳۵۸	۱۲,۶۶
۵۴۴۴	۳۰۴	۰,۰۰۴۲۵	۰,۰۰۳۹	۰,۰۰۳۸۳	۸,۵۲
۵۵۱۰	۴۳۲	۰,۰۰۴۹۳	۰,۰۰۴۵	۰,۰۰۴۴۹	۹,۶۰
۵۵۲۶	۴۵۲	۰,۰۰۷۱۸	۰,۰۰۶۲	۰,۰۰۶۱۶	۱۵,۶۲
میانگین درصد بهبود					۱۱,۹۹

۶- نتیجه گیری

در این مقاله یک روش جدید برای مسئله اندازه گذاری گیت مدارهای دیجیتال ارائه شده است که پدیده تغییرات ساخت را با اعداد فازی مدل کرده است. این تغییرات ساخت علاوه بر طول کانال و ضخامت اکسید بر توان مدار نیز تأثیر می گذارد و آن را دچار عدم قطعیت می کند. روش حل ارائه شده برای برنامه ریزی خطی فازی از امید ریاضی و تبدیل ملین استفاده کرده است. امید ریاضی تأثیر تغییرات ساخت مدار را کاهش می دهد و همچنین باعث کاهش توان مصرفی می گردد. نتایج به دست آمده از شبیه سازی مدارات iscas۸۹ نشان از بهبود چشم گیر توان پویای مصرفی در مقایسه با سایر روش های قبلی است. نتایج حاصل نشان می دهد که با استفاده از برنامه ریزی خطی فازی می توان در برابر بیشترین تغییرات ساخت، بهترین طراحی را با حداکثر بازده داشته باشیم.

منابع

- [۱] J. K. Lorenz, E. Bär, T. Clees, R. Jancke, C. P. Salzig, and S. Selberherr, "Hierarchical simulation of process variations and their impact on circuits and systems: Methodology," *Electron Devices, IEEE Transactions on*, ۲۰۱۱, vol. ۵۸, pp. ۲۲۱۸-۲۲۲۶.
- [۲] M. Onabajo and J. Silva-Martinez, "Process Variation Challenges and Solutions Approaches," in *Analog Circuit Design for Process Variation-Resilient Systems-on-a-Chip*, ed: Springer, ۲۰۱۲, pp. ۹-۳۰.
- [۳] K. Agarwal and S. Nassif, "Characterizing process variation in nanometer CMOS," in *Proceedings of the ۴۴th annual Design Automation Conference*, ۲۰۰۷, pp. ۳۹۶-۳۹۹.
- [۴] A. Verle, X. Michel, P. Maurine, N. Azemard, and D. Auvergne, "CMOS gate sizing under delay constraint," in *International Workshop on Power and Timing Modeling, Optimization and Simulation*, ۲۰۰۳, pp. ۶۰-۶۹.
- [۵] H.-J. Zimmermann, *Fuzzy set theory—and its applications*: Springer Science & Business Media, ۲۰۱۱.
- [۶] Y. Peng, Y. Wang, X. Zuo, and L. Gong, "Properties of Fractional Mellin Transform," *Advances in Information Sciences and Service Sciences*, ۲۰۱۳, vol. ۵, p. ۹۰.
- [۷] E. Y. Peraei, H. Maleki, and M. Mashinchi, "A method for solving a fuzzy linear programming," *Korean Journal of Computational and Applied Mathematics*, ۲۰۰۱, vol. ۸, pp. ۳۴۷-۳۵۶.
- [۸] D. Nguyen, A. Davare, M. Orshansky, D. Chinnery, B. Thompson, and K. Keutzer, "Minimization of dynamic and static power through joint assignment of threshold voltages and sizing optimization," in *Proceedings of the ۲۰۰۳*