

## طراحی، شبیه سازی و ارزیابی یک سلول تمام جمع کننده سه ارزشی بر مبنای ترانزیستورهای

### نانولوله کربنی – نسخه یک: بهبود سرعت

مهرداد آفرین<sup>۱</sup>

۱- کارشناسی ارشد مهندسی کامپیوتر - معماری سیستم های کامپیوتری، دانشگاه آزاد اسلامی واحد شهرری

m.afarin@iausr.ac.ir

#### خلاصه

با ورود روند مجتمع سازی به ابعاد نانومتری در سال های اخیر، چالش هایی در ادامه روند قانون مور به وجود آمد، بطوریکه امکان ادامه روند مقیاس گذاری بر اساس فناوری فعلی یعنی ترانزیستورهای MOSFET میسر نبود. لذا فناوری های جایگزینی معرفی شدند که در میان آنها فناوری CNTFET به دلیل ویژگی های منحصر به فرد نانولوله و امکان بهره گیری از منطق چند ارزشی از اهمیت بیشتری برخوردار است. در این مقاله، ما قصد داریم ضمن مرور کامل ویژگی های ترانزیستورهای نانولوله کربنی، به ارائه یک تمام جمع کننده ی مد ولتاژ سه ارزشی مبتنی بر ترانزیستورهای نانولوله ی کربنی بپردازیم که بر اساس تکنیک Multi-threshold طراحی شده و بر پایه معماری مکمل استوار است، از اینرو می توان از آن در پلتفرم های CMOS بهره برد. در ادامه، شبیه سازی جامعی بر روی طرح پیشنهادی تحت شبیه ساز HSPICE انجام گرفته و نتایج شبیه سازی علاوه بر تایید صحت عملکرد طرح ارائه شده، حاکی از بهبود تاخیر طرح پیشنهادی در مقایسه با سایر طرح های دیگر است.

**کلمات کلیدی:** نانوتکنولوژی (Nanotechnology)، ترانزیستور نانولوله کربنی (CNTFET)، منطق چند ارزشی (MVL)، جمع کننده (Full Adder)، منطق سه ارزشی (Ternary)


#### ۱. مقدمه

پس از اختراع ترانزیستور MOSFET، مجتمع سازی مدارها، با استناد به دلایل محکمی از جمله کاهش مصرف توان، افزایش سرعت و کاهش مساحت گیت، همواره یکی از دغدغه های مهندسان کامپیوتر در حوزه ی معماری و چینش ترانزیستورها به شمار می رفته است، به طوری که در دهه های اخیر، مجتمع سازی روند رو به رشد داشته و این روند از SSI به ترتیب با طی مراحل MSI، LSI، VLSI، ULSI اکنون به مرحله ی SOC یا سیستم بر روی تراشه رسیده است. حدود نیم قرن است که تعداد ترانزیستورها در مدارهای مجتمع به ازای هر ۱۸ الی ۲۴ ماه تقریباً دو برابر می شود، که در سال ۱۹۶۵، Moore که یکی از دانشمندان شرکت Intel بود، برای اولین بار به این روند اشاره کرد و این روند با نام قانون مور مشهور شد. همان طور که می دانیم، با کاهش ابعاد ترانزیستور MOSFET، با توجه به فرمول (۱) میدان در طول کانال افزایش می یابد و با توجه به فرمول (۲) افزایش میدان سبب افزایش سرعت حامل ها در طول کانال شده و جریان زودتر به اشباع می رسد، در نتیجه ولتاژ آستانه کاهش پیدا می کند و گیت دیگر کنترلی بر جریان کانال ندارد.

$$\epsilon = \frac{V_{DS}}{L} \quad (1)$$

$$v = \mu \epsilon \quad (2)$$

به منظور رفع این مشکل، در سال ۱۹۷۴، Dennard، راهکاری برای مقیاس پذیری ابعاد MOSFET مطرح کرد، که روشی آسان را برای طراحی نسل بعدی ادوات MOSFET با مقیاس کوچکتر ارائه می داد [۱]. بر اساس این نظریه، با اعمال یک ضریب مقیاس پذیری مناسب به پارامترهای یک افزاره، می توان میدان الکتریکی درون افزاره را در حالیکه ابعاد آن در حال کاهش است، ثابت نگه داشت.



این راهکار باعث ثبات افزاره در برابر آثار کانال کوتاه می گردد و قابلیت اطمینان افزاره را افزایش می دهد و از همه مهم تر سبب بهبود تأخیر مدار بدون افزایش چگالی توان آن می گردد. اما با رسیدن به ابعاد زیر میکرون دلایلی باعث تغییر قوانین مقیاس پذیری شدند، به ویژه، با توجه به مقیاس ناپذیر بودن ولتاژ آستانه، مقیاس کردن منبع ولتاژ کند گردیده و در نتیجه، با توجه به ضرایب مقیاس پذیری، کاهش طول کانال نیز با کندی مواجه شده است، به طوری که در سال های اخیر به دلیل عدم توانایی کنترل گیت روی جریان های نشتی، روند کوچک سازی ترانزیستورها تقریباً متوقف شده است [۲].

نشت زیر آستانه که قبلاً از آن صرف نظر می گردید، در تراشه های مدرن امروزی مصرفی تا نصف مصرف توان کل را به خود اختصاص داده است. به علاوه، با توجه به اینکه منبع تغذیه همگام با ابعاد کاهش نمی یابد، چگالی توان با طول زمان افزایش یافته، که این به معنی تولید حرارت بیشتر در تراشه است [۲]. با ورود مجتمع سازی به ابعاد نانومتری، سازوکارهای کوانتومی، معادلات مقیاس پذیری در ترانزیستورها را برهم زدند و با بروز مشکلاتی در فرآیند لیتوگرافی و مشکلات دیگری از جمله اثرات کانال کوتاه، جریان های نشتی غیر قابل کنترل، کاهش کنترل گیت و پارامتر مدولاسیون طول کانال بسیار بالا، علاوه بر اختلال در عملکرد ترانزیستور، مصرف توان آن را نیز به شدت افزایش داد، بدین ترتیب پیشرفت روند مجتمع سازی بر اساس قانون مور با فناوری فعلی یعنی ترانزیستورهای MOSFET میسر نبود.

چالش هایی که در روند قانون مور به وجود آمد، کارشناسان حوزه ی معماری سیستم های کامپیوتری را به این فکر انداخت، که دنبال فناوری هایی نوین برای جایگزینی با ترانزیستورهای MOSFET باشند. بدین ترتیب دو راهکار پیشنهاد شد، اول اینکه با تغییر ساختار MOSFET بتوانند آثار کانال کوتاه و جریان های نشتی را کاهش دهند، از کارهایی که در این زمینه انجام شد، می توان به ساخت ترانزیستورهای اثر میدانی MOSFET چند گیتی، ترانزیستورهای اثر میدانی FINFET<sup>۱</sup> و ترانزیستورهای اثر میدانی نانوسیم<sup>۲</sup> (NWFET) اشاره کرد. این راهکار هر چند تا چند سالی می تواند روند قانون مور را حفظ کند، اما با کوچک تر شدن ابعاد، چالش های قبلی دوباره به میان می آیند [۳].

دومین راهکار، استفاده از تکنولوژی های جدید بود، از کاندیدهای این حوزه می توان به ترانزیستورهای مولکولی<sup>۳</sup>، ترانزیستورهای تک الکترونی<sup>۴</sup> (SET)، آتاماتای سلولی نقطه-کوانتومی<sup>۵</sup> (QCA)، ترانزیستورهای اثر میدانی مبتنی بر نانونوارهای گرافینی<sup>۶</sup> (GNRFET) و ترانزیستورهای اثر میدانی مبتنی بر نانولوله های کربنی<sup>۷</sup> (CNTFET) اشاره کرد [۳].

## ۲. دلایل توجه ویژه به ترانزیستورهای مبتنی بر نانولوله های کربنی

مسافت آزاد متوسط در نانولوله های کربنی بسته به قطر آنها بین چند صد نانومتر تا چند میکرون متغیر است ( $\lambda_{CNT} \approx 1000d_{CNT}$ )، در حالیکه در سایر رساناهای فلزی در حدود چند ده نانومتر است، این پارامتر به عنوان مثال در مس برابر ۴۰ نانومتر در درجه حرارت اتاق می باشد [۴]. این ویژگی باعث می شود که حامل ها بتوانند مسافت بیشتری را بدون پراکنده شدن، پیمایش کنند و پدیده ی پراکندگی (پراش)، پس از طی مسافت ها طولانی تری برای آنها رخ دهد. بنابراین، انتقال در مسیرهای کوتاه و ولتاژ بایاس کم، در یک بعد و به صورت بالستیک انجام می پذیرد، همین امر سبب می شود که نانولوله ها در دمای اتاق دارای بالاترین قابلیت تحرک الکتریسته نسبت به هر ماده شناخته شده ی دیگری باشند ( $100,000 \text{ cm}^2/\text{Vs}$ )، در نتیجه، مقاومت نانولوله های کربنی در طول کانال، بسیار کم و تأخیر RC آن کاهش چشمگیری دارد، که در نهایت منجر به سرعت بسیار بالای سوئیچینگ در افزاره می گردد. نانولوله های فلزی توانایی حمل چگالی جریانی<sup>۸</sup> به اندازه ی  $4 \times 10^9 \text{ A/cm}^2$  دارند، که بیش از هزار برابر بزرگتر از فلزاتی مانند مس است [۵ و ۶]، در نتیجه قدرت رانش و جریان دهی بسیار بالایی

<sup>1</sup> Fin Field-Effect Transistor

<sup>2</sup> Nanowire Field-Effect Transistor

<sup>3</sup> Molecular Transistor

<sup>4</sup> Single-Electron Transistors

<sup>5</sup> Quantum-Dot Cellular Automata

<sup>6</sup> Graphene Nanoribbon Field-Effect Transistor

<sup>7</sup> Carbon Nanotube Field-Effect Transistor

<sup>8</sup> Current Density

## کنفرانس ملی چشم انداز ۱۴۲۰ و پیشرفت های تکنولوژیک مهندسی برق، کامپیوتر و فناوری اطلاعات

Center of Development of  
Modern Training of Iran

دارند و جریان درایو آنها، خروجی دهی<sup>۹</sup> بالایی دارد. از طرفی، چگالی جریان رساناهای فلزی مانند مس به علت پدیده‌ی مهاجرت الکترونی محدود می‌شود، در حالیکه این پدیده در نانولوله مشاهده نمی‌شود. همچنین، نانولوله دارای دمای ذوب بالایی است و در مقابل ذوب شدن در اثر حرارت، مقاومت خوبی دارد [۶]. این چهار ویژگی اخیر (تحرك پذیری بالا، چگالی جریان بالا، نداشتن مهاجرت الکترونی و دمای ذوب بالا) علاوه بر این که برای ترانزیستورهای مبتنی بر این افزاره بسیار مفید است، نوع فلزی این افزاره را به عنوان یکی از ایده‌آل‌ترین رساناها به منظور به کارگیری به عنوان میان‌ارتباط‌ها در مدار مطرح کرده است، که می‌تواند، برای عبور سیگنال‌ها و نیز خطوط پر توان در مدارهای مجتمع بسیار فشرده، استفاده گردد.

تقارن باند رسانش و باند ظرفیت در نانولوله، سبب می‌شود که قابلیت تحرك الکترون‌ها و حفره‌ها یکسان باشد، بنابراین، قدرت جریان‌دهی NCNTFET با PCNTFET برابر بوده و در نتیجه فرآیند تعیین اندازه ترانزیستورها در مرحله‌ی ساخت به خصوص برای مدارهای پیچیده و بزرگ، بسیار آسان می‌گردد [۷]. این در حالیست که، در MOSFET قابلیت تحرك الکترون دو برابر حفره بود و به تبع آن جریان‌دهی NMOS دو برابر PMOS بود، که برای جبران این کمبود عرض ترانزیستور PMOS را دو برابر NMOS در نظر می‌گرفتند و سربار ساختی به صنعت اضافه می‌شد.

نشست عایق گیت با ضریب دی‌الکتریک بالا، قابلیت تحرك حامل‌ها را کاهش نمی‌دهد، زیرا ساختار بلوری نانولوله فاقد پیوندهای آویزان است، بنابراین برای افزایش کنترل خازن گیت بر کانال و کاهش جریان‌های نشتی، می‌توان به جای کم کردن ضخامت اکسید گیت، از عایق‌هایی با دی‌الکتریک بالا به عنوان عایق گیت استفاده کرد، با این کار از تونل‌زنی‌های ناخواسته جلوگیری شده و جریان‌های نشتی گیت نیز، کاهش چشمگیری می‌یابد [۸]. همچنین، این موضوع سبب خاصیت الکترواستاتیک بهتر در طول کانال، کاهش شیب زیر آستانه و در نهایت کاهش جریان حالت خاموش در این افزاره می‌گردد.

نانولوله‌های کربنی به دلیل داشتن مقاومتی در حد نانو، می‌توانند گزینه‌ی خوبی برای خازن‌ها در مدارهای مجتمع باشد. استفاده از نانولوله‌ی کربنی به عنوان خازن باعث افزایش چشمگیری در ظرفیت خازن شود [۹]. همچنین استحکام مکانیکی قوی نانولوله‌ها آنها را به یکی از انتخاب‌های خوب در زمینه‌ی ساخت قطعات الکترونیکی مبدل کرده است [۹].

نانولوله‌های کربن همچنین می‌توانند به عنوان عایق بر روی تراشه نیز به کار روند و از این لحاظ دارای مزایایی از جمله اثرگذاری کوچکتر، جریان تحريك بالاتر و خمیدگی کمتر نسبت به سایر عایق‌های دیگر می‌باشند [۱۰].

نانولوله بسته به زاویه‌ی پیچش، می‌تواند رسانا، نیمه‌رسانا و نارسانا باشد، این یعنی خاصیت رسانش الکترونیکی در نانولوله به زاویه‌ی پیچش در هنگام تولید بستگی دارد [۸]. یکی از ویژگی‌های استثنایی نانولوله‌ها، قابلیت تنظیم ولتاژ آستانه‌ی آنها، از طریق تغییر قطر است [۸]. این ویژگی مهم، زمینه استفاده از منطق چند ارزشی را در مدارهای مبتنی بر ترانزیستورهای نانولوله، فراهم می‌کند و می‌توان با بهره‌گیری از منطق چند ارزشی در مدارها، از مزایای بی‌شمار آن از جمله امکان انتقال و ذخیره‌سازی فشرده‌ی اطلاعات، افزایش ظرفیت حافظه، کاهش سیم‌بندی، میان‌ارتباط‌ها و بین‌های مدار، کاهش قابل توجه نویز هم‌شئویی بر اثر کاهش میان‌ارتباط‌ها در مدار، امکان تعریف توابع ریاضی بیشتر و ... بهره‌مند شویم.

### ۳. چالش‌های پیش‌روی ترانزیستورهای مبتنی بر نانولوله‌های کربنی

علی‌رغم مزایای بی‌شمار، ترانزیستورهای نانولوله‌های کربنی در حال حاضر با چالش‌هایی نیز مواجه هستند، که این چالش‌ها عمدتاً بخاطر ضعف در روش‌های ساخت نانولوله‌های کربنی و چگونگی رشد آنها بر روی ویفرها به وجود می‌آیند و باعث افزایش نوسان فرآیند ساخت می‌گردند. اصلی‌ترین چالش این فناوری، نداشتن کنترل روی تعیین دقیق کاپرالیته و زاویه پیچش می‌باشد، این مشکل علاوه بر اینکه سبب رشد ناخواسته‌ی نانولوله‌های فلزی بر روی ویفرها می‌گردد، تعیین دقیق ولتاژ آستانه‌ی ترانزیستورها را نیز دشوار می‌سازد. همان‌طور که در فصل سوم اثبات شد، به لحاظ آماری، با فناوری‌های ساخت فعلی، یک سوم نانولوله‌های رشد داده شده بر روی ویفر، فلزی اند. از چالش‌های دیگر می‌توان به عدم قرارگیری مناسب و رشد نامنظم نانولوله‌ها بر روی زیرلایه اشاره کرد، که علاوه بر ایجاد مشکل در جایابی و چینش نانولوله‌های کربنی در مجاورت یکدیگر، می‌توان باعث اتصال کوتاه در مدارها و در نتیجه، اختلال در عملکرد صحیح مدار شود، از طرفی، با فناوری فعلی، نمی‌توان تعداد زیادی نانولوله در زیر گیت و عدم وجود تراکم بالای نانولوله‌ها در زیر گیت، موجب کاهش جریان-

<sup>9</sup> Fan-Out

<sup>1</sup> Dangling bond

## کنفرانس ملی چشم انداز ۱۴۲۰ و پیشرفت های تکنولوژیک مهندسی برق، کامپیوتر و فناوری اطلاعات

Center of Development of  
Modern Training of Iran


دهی ترانزیستور می گردد. به منظور یک جریان دهی ایده آل حدود ۲۵۰ نانولوله در هر میکرومتر لازم است، در حالیکه فناوری های فعلی تعداد ۱۰ نانولوله را در هر میکرومتر تضمین می کنند. اما آخرین چالش نانولوله ها جذب شدید گازهای های موجود در جو و ایجاد واکنش شیمیایی با آنها می باشد، که این اثر می تواند ترانزیستورهای نوع P و نوع N را به یکدیگر تبدیل کند. در سال های اخیر روش های نوینی به منظور مقابله با این چالش ها ابداع شدند، که می توان از روش لایه برداری برای رفع مشکل عدم قرارگیری منظم و از روش اعمال جریان بالای الکتریکی به منظور حذف نانولوله های فلزی نام برد، در روش اول با لایه برداری قسمت های اضافی، اتصال های کوتاه در ترانزیستورها را حذف می کنند و در روش دوم با اعمال جریان الکتریکی زیاد، نانولوله های فلزی بر اثر گرم شدن، اکسید شده و از مدار خارج می گردند، در حالی که نانولوله های نیمه رسانا با اعمال ولتاژ گیت قطع شده و جریانی از آنها عبور نمی کند، در نتیجه آسیبی نمی بینند. همچنین روش های جدیدی به منظور کنترل کایرالیته و جلوگیری از جذب سطحی گازهای جو توسط نانولوله ها و در نتیجه عدم تبدیل ترانزیستورهای نوع P و نوع N به یکدیگر، در مقالات علمی معتبر ارائه شده است [۱۱، ۱۲، ۱۳، ۱۴].

### ۴. طراحی تمام جمع کننده ی سه ارزی پیشنهادی

هدف اصلی این مقاله ارائه یک نوآوری جدید در زمینه مدار مولد سیگنال  $Sum$  است تا از این طریق بتوان یک تمام جمع کننده سه ارزی پرسرعت بر مبنای ترانزیستورهای نانولوله کربنی ارائه داد. طرح پیشنهادی در سطح ترانزیستور بهینه سازی شده است. شماتیک طرح پیشنهادی در شکل ۱ نمایش داده شده است. همان گونه که مشاهده می شود، این طرح از سه بخش تشکیل شده است: شبکه بالا، شبکه پایین و شبکه تقسیم ولتاژ. همچنین شبکه بالا و پایین خود نیز به سه بخش چپ، وسط و راست تقسیم می شوند. شبکه تقسیم ولتاژ می تواند از دو عنصر پسیو الکترونیکی مانند خازن، مقاومت یا ترانزیستورهای همواره روشن تشکیل شود. جدول ۱، جدول درستی یک تمام جمع کننده یک تریتری را نشان می دهد. همان طور که دیده می شود، منطق های ۰، ۱ و ۲ به صورت متناوب در ستون  $Sum$  تکرار می شوند، که پایان هر تناوب با یک گذار در ستون  $\overline{C_{out}}$  همراه است. بنابراین می توان نتیجه گرفت که ستون  $\overline{C_{out}}$  در حقیقت ستون  $Sum$  را به سه بخش مجزا تفکیک می نماید که با خطوط پررنگ در جدول درستی مشخص شده است. از طرف دیگر هر گذاری در ستون  $Sum$  با یک گذار در ستون  $\sum in/3$  همراه است. بنابراین روشن می گردد که برای تولید سیگنال  $Sum$  ما تنها به دو سیگنال  $\sum in/3$  و  $\overline{C_{out}}$  نیاز داریم. بدین منظور برای تولید سه بخش مجزای جدول درستی از بالا به پایین، به ترتیب سه بخش مجزای چپ، وسط و راست در مدار پیشنهادی تعبیه شده است که هر بخش با همکاری دو شبکه بالا و پایین ساخته می شود. اگر مجموع ورودی ها کمتر از ۳ باشد، تنها قسمت چپ مدار فعال خواهد بود، اگر مجموع ورودی ها بین ۳ و ۵ باشد، قسمت وسط و اگر مجموع ورودی ها ۶ باشد، قسمت راست مدار فعال خواهد بود و ورودی های مناسب را برای شبکه ی تقسیم ولتاژ مهیا خواهد کرد. در این طرح تقسیم ولتاژ نهایی، به منظور تعیین منطق خروجی، در یک شبکه ی ترانزیستوری کاملاً مجزا و به وسیله ی دو ترانزیستور  $p\text{-CNTFET}$  و  $n\text{-CNTFET}$  با ساختاری کاملاً مشابه انجام می گیرد و این موضوع سبب می شود که جریان دهی شبکه ی بالا بر و پایین بر باهم برابر بود و تقسیم ولتاژ خروجی به ویژه برای تولید منطق ۱ به صورت کامل و بدون نیاز به تغییرات پارامترهایی نظیر تعداد نانولوله ها در زیر گیت، انجام گیرد. این تقسیم ولتاژ کامل، علاوه بر اینکه نوسان کامل ولتاژ را در خروجی به همراه دارد، باعث می شود که حاشیه نویز و در نتیجه قابلیت اطمینان مدار افزایش یابد. مشخصات ترانزیستورهای بکار رفته در شبکه های بالا، پایین و تقسیم ولتاژ به ترتیب در جدول های ۲، ۳ و ۴ آورده شده است.

جدول ۱- جدول درستی تمام جمع کننده سه ارزی تک تریتری

$\sum in = A + B + C_{in}$	$\sum in/3$	$C_{out}$	$\overline{C_{out}}$	$Sum$	$\overline{Sum}$
0	0	0	2	0	2
1	1/3	0	2	1	1
2	2/3	0	2	2	0
3	1	1	1	0	2
4	4/3	1	1	1	1
5	5/3	1	1	2	0
6	2	2	0	0	2




جدول ۲- مشخصات ترانزیستورهای شبکه بالا در مدار تمام جمع کننده سه ارزشی پیشنهادی

ورودی گیت	$\frac{\sum in}{3}$	$\frac{\sum in}{3}$	$\overline{C_{out}}$	$\overline{C_{out}}$	$\frac{\sum in}{3}$	$\frac{\sum in}{3}$	$\overline{C_{out}}$	$\overline{C_{out}}$		
شماره ترانزیستور	<b>T<sub>1</sub></b>	<b>T<sub>2</sub></b>	<b>T<sub>3</sub></b>	<b>T<sub>4</sub></b>	<b>T<sub>5</sub></b>	<b>T<sub>6</sub></b>	<b>T<sub>7</sub></b>	<b>T<sub>8</sub></b>		
نوع ترانزیستور	P	N	N	P	P	N	N	P		
قطر	0.587	3.680	0.822	1.957	1.127	0.853	1.926	0.743	(nm)	
کایرالیته	(7.5,0)	(47,0)	(10.5,0)	(25,0)	(14.4,0)	(10.9,0)	(24.6,0)	(9.5,0)		
$\frac{\sum in}{3}$	$\overline{C_{out}}$								Up	
0	2	ON	OFF	ON	OFF	ON	OFF	ON	OFF	2
1/3	2	OFF	ON	ON	OFF	ON	OFF	ON	OFF	0
2/3	2	OFF	ON	ON	OFF	ON	OFF	ON	OFF	0
1	1	OFF	ON	OFF	ON	ON	OFF	ON	OFF	2
4/3	1	OFF	ON	OFF	ON	OFF	ON	ON	OFF	0
5/3	1	OFF	ON	OFF	ON	OFF	ON	ON	OFF	0
2	0	OFF	ON	OFF	ON	OFF	ON	OFF	ON	2

جدول ۳- مشخصات ترانزیستورهای شبکه پایین در مدار تمام جمع کننده سه ارزشی پیشنهادی


ورودی گیت	$\frac{\sum in}{3}$	$\frac{\sum in}{3}$	$\overline{C_{out}}$	$\overline{C_{out}}$	$\frac{\sum in}{3}$	$\frac{\sum in}{3}$	$\overline{C_{out}}$	$\overline{C_{out}}$		
شماره ترانزیستور	<b>T<sub>9</sub></b>	<b>T<sub>10</sub></b>	<b>T<sub>11</sub></b>	<b>T<sub>12</sub></b>	<b>T<sub>13</sub></b>	<b>T<sub>14</sub></b>	<b>T<sub>15</sub></b>	<b>T<sub>16</sub></b>		
نوع ترانزیستور	P	N	N	P	P	N	N	P		
قطر	0.724	1.957	0.743	1.957	2.200	0.783	1.926	0.743	(nm)	
کایرالیته	(9.25,0)	(25,0)	(9.5,0)	(25,0)	(28.1,0)	(10,0)	(24.6,0)	(9.5,0)		
$\frac{\sum in}{3}$	$\overline{C_{out}}$								Down	
0	2	ON	OFF	ON	OFF	ON	OFF	ON	OFF	2
1/3	2	ON	OFF	ON	OFF	ON	OFF	ON	OFF	2
2/3	2	OFF	ON	ON	OFF	ON	OFF	ON	OFF	0
1	1	OFF	ON	OFF	ON	ON	OFF	ON	OFF	2
4/3	1	OFF	ON	OFF	ON	ON	OFF	ON	OFF	2
5/3	1	OFF	ON	OFF	ON	OFF	ON	ON	OFF	0
2	0	OFF	ON	OFF	ON	OFF	ON	OFF	ON	2





جدول ۴- مشخصات ترانزیستورهای شبکه تقسیم ولتاژ در مدار تمام جمع کننده سه ارزشی پیشنهادی

ورودی گیت		Up	Down	
ترانزیستور		$T_{17}$	$T_{18}$	
نوع ترانزیستور		P	N	
قطر		1.409	1.409	(nm)
کایرالیته		(18,0)	(18,0)	
Up	Down			Sum
2	2	OFF	ON	0
0	2	ON	ON	1
0	0	ON	OFF	2
2	2	OFF	ON	0
0	2	ON	ON	1
0	0	ON	OFF	2
2	2	OFF	ON	0




شکل ۱- طرح شماتیک مدار مولد سیگنال Sum در سلول تمام جمع کننده پیشنهادی

## کنفرانس ملی چشم انداز ۱۴۲۰ و پیشرفت های تکنولوژیک مهندسی برق، کامپیوتر و فناوری اطلاعات

Center of Development of  
Modern Training of Iran

تمام جمع کننده پیشنهادی علاوه بر بخش مولد سیگنال  $Sum$ ، دارای سه بخش دیگر برای تولید سیگنال های  $\Sigma in/3$  و  $\overline{C_{out}}$  می باشد. برای تولید سیگنال  $\Sigma in/3$  از مدار تقسیم ولتاژ در ورودی مدار استفاده می کنیم که می تواند شامل سه عنصر پسیو الکترونیکی مانند خازن و مقاومت باشد. استفاده از مقاومت قدرت درایو بالاتری را به ارمغان می آورد اما با این حال استفاده از خازن به دلیل اجتناب از مصرف توان بیش از حد ترجیح داده شده است و از طرفی به دلیل اینکه تعداد ترانزیستورهای مدار زیاد نیست، نیازی به داشتن قدرت درایو بالا در ابتدای مدار حس نمی شود. خازن را می توان به دو صورت پیاده سازی کرد، روش اول استفاده از دو فلز و یک عایق بین آنهاست که اصطلاحاً خازن های MIMCAP نامیده می شوند و روش دوم بهره گیری از ترانزیستور است، بطوریکه یک صفحه خازن از ترمینال گیت و صفحه دیگر از اتصالات درین، سورس و زیرلایه تشکیل می گردد. خازن های MIMCAP، خطی و ایده آل بوده، اما فضای بسیار زیادی از تراشه را مصرف می کنند. علاوه بر این، کمترین ظرفیت ممکن خازن های پیاده سازی شده با این روش، در حدود ۱۷/۵ فمتو فاراد می باشد، که این مقدار برای طراحی های نوین عدد بزرگی است و برای داشتن عملکرد مناسب نیاز به ظرفیت های خازنی کمتری داریم. پیاده سازی خازن با ترانزیستور فضای بسیار کمتری را نسبت به روشی قبلی از تراشه اشغال می کند. اشکال عمده ی خازن های MOSCAP این است که تحت شرایطی مقدار ظرفیت آن به ولتاژ دو سر آن بستگی دارد و به عبارت بهتر خازن به صورت غیر خطی عمل می کند، اما در خازن های CNTCAP این اشکال با بهره گیری از نانولوله های فلزی و اتصال کوتاه شدن خازن پارازیتی حل می شود. در نتیجه در مدار تقسیم ولتاژ ابتدایی، ما از خازن های خطی و ایده آل CNTCAP استفاده می نمایم.

به منظور تولید سیگنال  $\overline{C_{out}}$  از طرح ارائه شده در [۱۶] استفاده می کنیم، زیرا از تمامی جهات (سرعت، مصرف توان، شکل موج و...) عالی به نظر می رسد، اما انتخاب کارایی ترانزیستورها بر اساس جدول ۵ انجام می گیرد. در نهایت با کمی تغییر در دو ترانزیستور انتهایی ماژول مولد سیگنال  $\overline{C_{out}}$ ، می توان ماژول مولد سیگنال  $C_{out}$  را پیاده سازی کرد. جدول ۶، مشخصات ترانزیستورهای بکار رفته در این ماژول را نشان می دهد. طرح کامل شماتیک سلول تمام جمع کننده سه ارزیابی پیشنهادی در شکل ۲ نمایش داده شده است.



شکل ۲- شماتیک کامل سلول تمام جمع کننده سه ارزیابی پیشنهادی

## کنفرانس ملی چشم انداز ۱۴۲۰ و پیشرفت های تکنولوژیک مهندسی برق، کامپیوتر و فناوری اطلاعات

Center of Development of  
Modern Training of Iran

جدول ۵- مشخصات ترانزیستورهای ماژول تولیدکننده سیگنال  $\overline{C_{out}}$  در مدار تمام جمع کننده سه ارزشی پیشنهادی

ورودی گیت	$\frac{\sum in}{3}$	$\frac{\sum in}{3}$	$\frac{\sum in}{3}$	$\frac{\sum in}{3}$	0	$V_{dd}$	
شماره ترانزیستور	$T_1$	$T_2$	$T_3$	$T_4$	$T_5$	$T_6$	
قطر	0.888	1.174	3.523	0.587	1.252	1.252	(nm)
کایرلیته	(11.35,0)	(15,0)	(45,0)	(7.5,0)	(16,0)	(16,0)	
$\sum in$	$\frac{\sum in}{3}$						$\overline{C_{out}}$
0	0	ON	OFF	ON	OFF	ON	ON
1	1/3	ON	OFF	ON	OFF	ON	ON
2	2/3	ON	OFF	ON	OFF	ON	ON
3	1	OFF	ON	ON	OFF	ON	ON
4	4/3	OFF	ON	ON	OFF	ON	ON
5	5/3	OFF	ON	ON	OFF	ON	ON
6	2	OFF	ON	OFF	ON	ON	ON

جدول ۶- مشخصات ترانزیستورهای ماژول تولیدکننده سیگنال  $C_{out}$  در مدار تمام جمع کننده سه ارزشی پیشنهادی

ورودی گیت	$\frac{\sum in}{3}$	$\frac{\sum in}{3}$	$\frac{\sum in}{3}$	$\frac{\sum in}{3}$	out <sub>1</sub>	out <sub>2</sub>	
شماره ترانزیستور	$T_1$	$T_2$	$T_3$	$T_4$	$T_5$	$T_6$	
قطر	0.888	1.174	3.523	0.587	1.409	1.409	(nm)
کایرلیته	(11.35,0)	(15,0)	(45,0)	(7.5,0)	(18,0)	(18,0)	
$\sum in$	$\frac{\sum in}{3}$						$C_{out}$
0	0	ON	OFF	ON	OFF	OFF	ON
1	1/3	ON	OFF	ON	OFF	OFF	ON
2	2/3	ON	OFF	ON	OFF	OFF	ON
3	1	OFF	ON	ON	OFF	ON	ON
4	4/3	OFF	ON	ON	OFF	ON	ON
5	5/3	OFF	ON	ON	OFF	ON	ON
6	2	OFF	ON	OFF	ON	ON	OFF


### ۵. شبیه سازی، مقایسه و ارزیابی طرح پیشنهادی

شبیه سازی مدار پیشنهادی با استفاده از نرم افزار HSPICE، بر مبنای مدل ارائه شده توسط محققان دانشگاه استنفورد صورت گرفته است [۸ و ۱۵]. این شبیه سازی در شرایط استاندارد با منبع تغذیه ۰/۹ ولت، در دمای اتاق و در فرکانس کاری ۱۰۰ مگاهرتز انجام گرفته است. همچنین به منظور ارزیابی قابلیت درایو بار خازن و قدرت رانش مدار، در خروجی مدار در هر دو گرهی Sum و  $C_{out}$  خازن های بار ۲ فمتو فارادی مورد استفاده قرار گرفته است. بر این اساس، ما طرح پیشنهادی خود را در فاز گذرا شبیه سازی کرده و پاسخ گذرای مدار پیشنهادی را در حوزی زمان استخراج کرده و بر اساس آن شکل موج خروجی مدار را بدست می آوریم تا مدار را از لحاظ عملکرد بررسی نماییم. شکل ۳ الگوی ورودی و شکل موج خروجی مدار در حوزه زمان را نشان می دهد. همان طور که دیده می شود، تمامی سیگنال ها دارای نوسان کامل ولتاژ هستند و تقسیم ولتاژ برای تولید منطق ۱ نیز کامل صورت گرفته است. علاوه بر این، نتایج دیگر شبیه سازی، شامل بدترین سناریوی تاخیر، مصرف توان متوسط و مصرف انرژی متوسط مدار پیشنهادی محاسبه شده و در جدول ۷ با مدارهای ارائه شده ی قبلی در این زمینه مقایسه شده است.



## کنفرانس ملی چشم انداز ۱۴۲۰ و پیشرفت های تکنولوژیک مهندسی برق، کامپیوتر و فناوری اطلاعات

Center of Development of  
Modern Training of Iran




شکل ۳- شکل موج های ورودی و خروجی مدار پیشنهادی در حوزه زمان

جدول ۷- مقایسه نتایج شبیه سازی مدار پیشنهادی با مدارهای ارائه شده قبلی

مصرف انرژی ( $\times 10^{-15}$ J)	مصرف توان متوسط ( $\times 10^{-6}$ W)	حداکثر تاخیر ( $\times 10^{-12}$ s)	
1.806	6.361	283.8	اولین تمام جمع گر مرجع [۱۶]
5.152	19.71	261.4	دومین تمام جمع گر مرجع [۱۶]
0.5645	1.462	386.1	تمام جمع گر مرجع [۱۷]
0.367	2.209	166.1	تمام جمع گر مرجع [۱۸]
1.7386	26.836	64.786	تمام جمع گر پیشنهادی

### ۶. نتیجه گیری

این مقاله علاوه بر مرور کامل ویژگی ها و چالش های ترانزیستورهای نانولوله کربنی، یک روش جدیدی را برای معماری تمام جمع گر سه ارزشی پایه گذاری کرد و بر اساس آن یک تمام جمع کننده سه ارزشی سریع و دارای قدرت درایو بالا بر مبنای ترانزیستورهای نانولوله ی کربنی ارائه گردید که در کل دارای ۳۳ ترانزیستور بود و این عدد در مقایسه با سایر جمع گر ها تعداد کمی محسوب می گردد. این جمع گر همچنین دارای خصوصیت هایی از جمله تقسیم کامل ولتاژ، نوسان کامل ولتاژ خروجی و بازسازی ولتاژ ورودی است. با توجه به این شرایط، این جمع گر از پتانسیل بالایی به منظور به کارگیری در مدارهایی همچون جمع/تفریق گر، ضرب گر، تقسیم گر، کمپرسور، مقایسه گر، جذرگیر، محاسبه ی آدرس و بررسی توازن برخوردار است و بر مبنای آن می توان عملکرد واحد



محاسبه‌ی پردازنده‌ها را بهبود بخشید. در انتها به منظور تایید درستی عملکرد مدار و مقایسه آن با مدارهای دیگر با استفاده از شبیه‌ساز HSPICE و مدل ارائه شده توسط دانشگاه استنفورد شبیه‌سازی کاملی روی مدار انجام گرفت.

## مراجع

1. Dennard, R.H. et al., (1974), "Design Of Ion-implanted MOSFET's with Very Small Physical Dimensions," IEEE JOURNAL OF SOLID-STATE CIRCUITS, Vol. SC-9, No. 5, pp. 256-268.
2. Chang, L. Frank, D.J., (2010), "Practical Strategies for Power-Efficient Computing Technologies," Proceedings of the IEEE, Vol. 98, No 2, pp 215 - 236.
3. Yong-Bin, K., (2010), "Challenges for Nanoscale MOSFETs and Emerging Nanoelectronics," Transactions on Electrical and Electronic Materials, Vol. 11, No 3, pp 93-105.
4. Durkop, T. Getty, S.A. Cobas, E. Fuhrer, M.S., (2004), "Extraordinary Mobility in Semiconducting Carbon Nanotubes," Nano Letters, Vol. 4, No 1, pp 35-39.
5. Hong, S. Myung, S., (2007), "Nanotube Electronics: A flexible approach to mobility," Nature Nanotechnology, Vol. 2, No 4, pp 207-208.
6. Li, H. Xu, C. Srivastava, N. Banerjee, K., (2009), "Carbon nanomaterials for next-generation interconnects and passives: Physics status and prospects," IEEE Trans. Electron Devices, Vol. 56, no. 9, pp. 1799-1821.
7. Moaiyeri, M. H. Mirzaee, R. Doostaregan, A. Navi, K. Hashemipour, O., (2013), "A universal method for designing low-power carbon nanotube FET-based multiple-valued logic circuits," IET Comput. Digit. Tech., vol. 7, no. 4, pp. 167-181.
8. Deng, J., (2007), "Device modeling and circuit performance evaluation for nanoscale devices: silicon technology beyond 45 nm node and carbon nanotube field effect transistors," PhD thesis, Stanford University.
9. Nieuwoudt A. and Massoud, Y., (2007), "High density integrated capacitors using multi-walled carbon nanotubes," IEEE Conference on Nanotechnology, pp 387-390.
10. Tsubaki, K. Nakajima, Y. Hanajiri, T. and Yamaguchi, H., (2006), "Proposal of Carbon Nanotube Inductors," Journal of Physics: Conference Series, Vol 38, pp 49-52.
11. Liu, J. Wang, C. Tu, X. M. Liu, B. L. Chen, L. Zheng, M. Zhou, C. W., (2012), "Chirality- Controlled Synthesis of Single-Wall Carbon Nanotubes Using Vapour-Phase Epitaxy," Nature Commun, 1199 1-3.
12. Yang, F. Wang, X. Zhang, D. Yang, J. Luo, D. Xu, Z. Wei, J. Wang, J. Q. Xu, Z. Peng, F. et al., (2014), "Chirality-Specific Growth of Single-Walled Carbon Nanotubes on Solid Alloy Catalysts," Nature, 510, 522-4.
13. Wei, H. Chen, H. Y. Liyanage, L. Wong, H. S. Mitra, S., (2011), "Air-stable technique for fabricating n-type carbon nanotube FETs," Proc. Int. Electron. Devices Meet., pp. 22-23.
14. Zhang, J. Wang, C. Fu, Y. Che, Y. Zhou, C., (2011), "Air-stable conversion of separated carbon nanotube thin-film transistors from p-type to n-type using atomic layer deposition of high-k oxide and its application in CMOS logic circuits," ACS Nano, Vol. 5, No. 4, pp. 3284-3292.
15. Stanford University CNTFET Model, (2008), Stanford University, Stanford, CA, USA. [Online] Available: [http://nano.stanford.edu/model\\_stan\\_cnt.htm](http://nano.stanford.edu/model_stan_cnt.htm)
16. Moaiyeri, M.H. Faghih Mirzaee, R. Navi, K. and Hashemipour, O., (2011), "Efficient CNTFET-based Ternary Full Adder Cells for Nanoelectronics," Nano-Micro Letters, Vol. 3, No 1, pp 43-50.
17. Ebrahimi, A. Keshavarzian, P. Sorouri, S. Shahsavari M., (2012), "Low Power CNTFET- Based Ternary Full Adder Cell for Nanoelectronics," International Journal of Soft Computing and Engineering (IJSCE), Vol. 2, No. 2, pp 291-295.
18. Keshavarzian, P. Sarikhani, R., (2014), "A novel CNTFET-based ternary full adder," Circuits Syst. Signal Process, Vol. 33, No. 3, pp 665-679.