

طراحی، شبیه سازی و ارزیابی یک سلول تمام جمع کننده سه ارزیابی بر مبنای ترانزیستورهای نانولوله کربنی – نسخه سه: بهبود مصرف توان

مهراد آفرین^۱

۱- کارشناسی ارشد مهندسی کامپیوتر - معماری سیستم های کامپیوتری، دانشگاه آزاد اسلامی واحد شهرری

m.afarin@iausr.ac.ir

خلاصه

مزایای قابل ملاحظه منطبق چند ارزیابی مانند افزایش محتوای اطلاعات، امکان تعریف تعداد توابع بیشتر در سیستم، انتقال و ذخیره فشرده اطلاعات، کاهش پیچیدگی میان ارتباطها، کاهش مساحت تراشه، کاهش تعداد پین های مدار، افزایش سرعت محاسبات و کاهش توان مصرفی مدار از یک سو و فراهم شدن امکان استفاده از منطق چند ارزیابی با بکارگیری ترانزیستورهای نانولوله کربنی از سوی دیگر، باعث شده تا در سال های اخیر طراحان حوزه ی معماری سیستم های کامپیوتری تمایل زیادی به طراحی مدارهای چند ارزیابی پیدا کنند. لذا با تاکید بر اهمیت بحث کاهش توان در سیستم های خاص منظوره و سامانه های نهفته، هدف اصلی این مقاله ارائه یک تمام جمع کننده سه ارزیابی مبتنی بر ترانزیستورهای نانولوله کربنی برای کاربردهای کم مصرف می باشد و ضمناً در کنار آن مروری بر منطق چند ارزیابی و مزایای آن خواهیم داشت.

کلمات کلیدی: نانوتکنولوژی (Nanotechnology)، ترانزیستور نانولوله کربنی (CNTFET)، منطق چند ارزیابی (MVL)، جمع کننده (Full Adder)، منطق سه ارزیابی (Ternary)

۱. مقدمه

در دهه های اخیر اکثر مدارهای منطقی بر پایه ی منطق دو ارزیابی طراحی و پیاده سازی شده اند. در مدارهای منطقی دو ارزشه، ولتاژ کاری مدار به دو قسمت تقسیم شده و دو منطق "۰" و "۱" را ایجاد می کند. به دلیل استفاده از منطق دو ارزیابی حجم انتقال اطلاعات کم است، بنابراین، برای ارتباط بین المان ها از تعداد بیشتری میان ارتباط استفاده می شود که این امر موجب پیچیدگی میان ارتباطها و اشغال فضای زیادی از گیت به دلیل استفاده از آنها می گردد. یکی از چالش های اصلی در تکنولوژی های کنونی، مشکل میان ارتباطهای داخل تراشه است، که نیاز به سطح سیلیکون بسیار زیاد دارد، به طوری که 70% سطح تراشه را میان ارتباطها، 20% را فضای سفید بین آنها و تنها 10% را ادوات مدار به خود اختصاص می دهد. پیچیدگی میان ارتباطها، باعث مشکل تر شدن جابجایی و مسیریابی بین المان ها می شود، همچنین سبب افزایش مقاومت مدار و در نتیجه، افزایش تأخیر RC، کاهش سرعت، افزایش توان مصرفی، افزایش مساحت و افزایش تعداد پین های خروجی مدار خواهد شد. از طرفی، نوز هم شنوایی با افزایش میان ارتباطها افزایش خواهد یافت. افزایش محتوای اطلاعات در هر یک از میان ارتباطها سبب صرفه جویی در تعداد میان ارتباطها و فضای بین آنها و در نتیجه صرفه جویی در مساحت کلی مدار می گردد، انتقال اطلاعات قوی تر و در حجم بیشتری انجام می گیرد، بنابراین، از مسیرهای انتقال، بهتر استفاده شده و پهنای باند در انتقال های موازی و سریال افزایش می یابد.


¹ Placement and Routing Components

² Area

³ Pin-Out

⁴ Crosstalk Noise

⁵ Data Transfer



۲. مروری بر منطق چند ارزشی و مزایای آن

در ابتدا با استفاده از مثالی، رابطه‌ی بین افزایش مبنا و کاهش میان‌ارتباطها را بررسی می‌کنیم. کد اسکی^۶ یک کد دودویی با طول ۷ بیت بوده و امکان کدگذاری استاندارد برای $2^7 = 128$ نوع کاراکتر مختلف را فراهم می‌سازد. یک نسخه‌ی گسترش یافته از این کد با بهره‌گیری از ۸ بیت، قابلیت کدگذاری و تبادل $2^8 = 256$ نوع کاراکتر الفبا-عددی^۷ را فراهم می‌آورد، بنابراین، در این نسخه‌ی گسترش یافته از کد اسکی، برای تبادل داده‌های مربوط به یک کاراکتر، به ۸ خط سیم نیاز است. همان‌طور که گفته شد، در صورت به کارگیری منطق ۳ ارزشه با استفاده از k رقم ۳ ارزشه (k تریت) می‌توان 3^k داده متمایز را نمایش داد، بنابراین برای نمایش ۲۴۳ کاراکتر الفبا-عددی متمایز، تنها به ۵ خط سیم نیاز است (زیرا $3^5 = 243$)، در منطق ۴ ارزشه با ۴ خط سیم می‌توان ۲۵۶ کاراکتر الفبا-عددی متمایز را نشان داد ($4^4 = 256$). در نهایت، با بهره‌گیری از منطق ترنری ۳۷/۵ درصد و منطق کوتا ترنری ۵۰ درصد در خطوط ارتباطی مورد نیاز صرفه جویی به عمل خواهد آمد.

با کاهش خطوط ارتباطی، مقاومت کلی مدار نیز کاهش خواهد یافت، در نتیجه، سرعت افزایش و توان مصرفی کاهش می‌یابد و همچنین از تعداد پین‌های مدار کاسته می‌شود. از طرفی، چگالی اطلاعات ذخیره شده در واحد حافظه افزایش می‌یابد، زیرا در هر سلول حافظه بجای دو حالت (۰ یا ۱)، مثلاً می‌توان سه حالت (۰ یا ۱ یا ۲) ذخیره کرد، که این یعنی، در یک بایت که شامل ۸ بیت است، بجای ۲^۸ حالت می‌توان، ۳^۸ حالت ذخیره کرد. در نتیجه، در مصرف حافظه صرفه‌جویی به سزایی صورت می‌گیرد.

استفاده از منطق چند مقدارده امکان تعریف تعداد توابع بیشتری را فراهم می‌آورد، از اینرو، تعداد عملیات لازم برای پیاده‌سازی توابع ریاضی کاهش می‌یابد، به طور کلی، مبنای بزرگتر در مقایسه با مبنای کوچکتر امکان تعریف تعداد توابع بیشتری را فراهم می‌کنند. برای اثبات این موضوع، تابع r ارزشی $F(X)$ را با k متغیر در نظر بگیرید، که مجموعه $X = \{X_1, X_2, X_3, \dots, X_r\}$ متغیرهای آن می‌باشد. در این تابع، هر X_i می‌تواند از مجموعه‌ی $R = \{0, 1, 2, \dots, r-1\}$ مقدار بگیرد. از آنجایی که هر متغیر r رقم دارد و هر رقم می‌تواند r حالت اختیار کند، تعداد جایگشت‌های یک متغیر r^k می‌باشد، تابع $F(X)$ که یک نگاشت به صورت $f: R^k \rightarrow R$ می‌باشد، دارای k متغیر است، بنابراین در یک سیستم r ارزشی با k متغیر، امکان تعریف r^{r^k} تابع متفاوت وجود دارد. همان‌گونه که مشخص است، با افزایش مبنا تعداد توابع تعریف شده روس سیستم، به صورت نمایی افزایش یافته و باعث کاهش تعداد عملیات لازم برای پیاده‌سازی توابع می‌گردد.

می‌توان از منطق چند ارزشه برای آزمایش و تعیین درستی عملیات محاسباتی در منطق دو ارزشه استفاده کرد. برای مثال، با تعریف یک منطق سوم برای مشخص کردن درستی یا خطای یک عملیات محاسباتی در مدارهای دودویی می‌توان قابلیت اطمینان^۸ این مدارها را بالا برد.

همان‌طور که گفته شد، در سیستم‌های عددی هر چه مبنا بزرگتر باشد، تعداد ارقام مورد نیاز برای بیان یک کاراکتر (الفبا و عدد) کمتر می‌شود، این امر به خودی خود منجر به کاهش سیم‌های ارتباطی، تعداد سلول‌های حافظه و نیز تعداد افزاره‌های مورد نیاز برای نمایش ارقام می‌گردد، در نتیجه یکی از مهمترین معیارهای انتخاب مبنای مناسب، کاهش پیچیدگی و هزینه‌ی سخت‌افزاری ناشی از کاهش سربار تعداد ارقام یا ظرفیت رقمی بر سیستم می‌باشد. در نگاه اول پیچیدگی سخت‌افزاری را می‌توان به وسیله‌ی رابطه‌ی (۱) فرمول کرد [۱ و ۲]:

$$C = k \times d \quad (1)$$

k یک عدد ثابت و d تعداد ارقام مورد نیاز برای بیان یک عدد می‌باشد. تعداد ارقام مورد نیاز برای بیان N عدد متمایز در مبنای R از طریق رابطه (۲) محاسبه می‌گردد (d رقم داریم که هر رقم می‌تواند R حالت داشته باشد، در نتیجه با محاسبه‌ی تعداد جایگشت‌ها، تعداد اعداد متمایز قابل نمایش بدست می‌آید):

$$N = R^d \Rightarrow d = \log_R(N) \quad (2)$$

با ترکیب دو فرمول (۱) و (۲)، فرمول (۳) بدست می‌آید [۱ و ۲]:

⁶ ASCII

⁷ Alphanumeric

⁸ Reliability

کنفرانس ملی چشم انداز ۱۴۲۰ و پیشرفت های تکنولوژیک مهندسی برق، کامپیوتر و فناوری اطلاعات

Center of Development of
Modern Training of Iran

$$C = k \times \log_R(N) = k \left(\frac{\lg N}{\lg R} \right) \quad (3)$$

توجه فرمایید که $\lg x$ معادل $\log_{10} x$ می باشد.

افزایش تعداد ارقام مورد نیاز برای نمایش یک عدد تنها عامل تاثیرگذار بر افزایش پیچیدگی سخت افزاری نیست و عامل دیگری به نام سربرار مینا وجود دارد که اثر مستقیم بر پیچیدگی سخت افزاری می گذارد، زیرا افزایش مینا سبب افزایش تعداد افزاره های مورد نیاز برای ذخیره سازی و نمایش یک رقم در مینای مورد نظر می گردد و از اینرو منجر به افزایش پیچیدگی سخت افزاری می شود. در نتیجه، بین سربرار ارقام و سربرار مینا یک مصالحه وجود دارد، اکنون فرمول پیچیدگی سخت افزاری را با در نظر گرفتن سربرار ارقام و سربرار مینا به صورت زیر بازنویسی می کنیم:

$$C = (k_1 \times R)(k_2 \times d) = k \times (R \times d) = k \left(R \frac{\lg N}{\lg R} \right) \quad (4)$$

هدف در اینجا بدست آوردن، کمینه پیچیدگی سخت افزاری (C) است. فرض کنید در تابع $f(x)$ می خواهیم محاسبه کنیم که به ازای کدام مقدار از x تابع به مینیمم مقدار خود می رسد، همان طور که می دانیم، مینیمم نمودار یک تابع نقطه ی اکسترمم اش است، برای یافتن نقطه ی اکسترمم یک تابع، از آن تابع بر حسب پارامتر مورد نظر (x)، مشتق گرفته و آن را برابر صفر قرار می دهیم، بنابراین در اینجا از تابع C بر حسب R مشتق گرفته و $C' = 0$ قرار می دهیم:

$$\frac{dC}{dR} = \left(k \times \lg N \left(\frac{R}{\lg R} \right) \right)' = k \times \lg N \left(\frac{1 \times \lg R - \frac{R \lg e}{R}}{(\lg R)^2} \right) \quad (5)$$

$$\frac{dC}{dR} = k \times \lg N \left(\frac{\lg R - \lg e}{(\lg R)^2} \right) = 0 \quad (6)$$

$$\Rightarrow R = e = 2.7182 \Rightarrow R = 3$$

لازم به توضیح است که:

$$y = \log_a x \Rightarrow y' = \frac{1}{x} \log_a e \quad (7)$$

$$\frac{d}{dx} \left(\frac{f(x)}{g(x)} \right) = \frac{f'(x)g(x) - f(x)g'(x)}{[g(x)]^2} \quad (8)$$


با توجه به نتایج حاصل از محاسبات، مینای ۳ یا منطق ۳ ارزشی بهترین مینا از لحاظ کمینه کردن پیچیدگی سخت افزاری در سیستم است. به عنوان نتیجه کلی، در سیستم های عددی دو نوع سربرار باعث افزایش پیچیدگی سیستم می شود، سربرار ارقام و سربرار مینا و ثابت کردیم که منطق ۳ ارزشی کمترین سربرار مجموع را به سیستم تحمیل می کند، بنابراین در این مقاله، مدار تمام جمع کننده پیشنهادی به صورت سه ارزشی طراحی خواهد شد.

۳. طراحی تمام جمع کننده سه ارزشی پیشنهادی

هدف اصلی این مقاله ارائه یک تمام جمع کننده سه ارزشی کم مصرف بر مبنای ترانزیستورهای نانولوله کربنی است. نتایج شبیه سازی طرح پیشنهادی اول و دوم (نسخه یک و دو ارائه شده در همین کنفرانس) نشان می دهد که مدار تولید کننده ی C_{out} بخش عمده ای از مصرف توان متوسط را به خود اختصاص می دهد، لذا در طرح سوم درصدد برآمدیم تا این مدار را حذف کرده و از یک مدار جایگزین به منظور تولید C_{out} استفاده نماییم، بدین منظور، جهت تولید خروجی مدار C_{out} را به یک مدار وارون گر سه ارزشی متصل می نماییم، این کار تقریباً با حذف مسیر مستقیم از منبع تغذیه به زمین، مصرف توان ایستا و در نتیجه مصرف توان متوسط را تا حد زیادی کاهش خواهد داد، اما در عوض، تأخیر مدار تا حدودی افزایش خواهد یافت. ما در اینجا مدار وارون گر ارائه شده در [۸] را انتخاب می کنیم، زیرا از تمامی جهات (سرعت، مصرف توان، شکل موج و...) عالی به نظر می رسد، اما انتخاب کابریاتی ترانزیستورها بر اساس جدول ۱ انجام می پذیرد. طرح شماتیک کامل مدار پیشنهادی نیز در شکل ۱ ترسیم شده است.

جدول ۱- مشخصات ترانزیستورهای مدار وارون گر سه ارزی در مدار تمام جمع کننده سه ارزی پیشنهادی

ورودی گیت	$\overline{C_{out}}$	$\overline{C_{out}}$	$\overline{C_{out}}$	$\overline{C_{out}}$	0	V_{dd}		
ترانزیستور	T_1	T_2	T_3	T_4	T_5	T_6		
ولتاژ آستانه	0.225	0.225	0.675	0.675	0.60	0.40	(V)	
قطر	0.743	1.918	1.918	0.743	1.487	1.096	(nm)	
کایرالیته	(9.5,0)	(24.5,0)	(24.5,0)	(9.5,0)	(19,0)	(14,0)		
$\overline{C_{out}}$	$V(\overline{C_{out}})$						C_{out}	
2	0.90	OFF	ON	OFF	ON	ON	ON	0
2	0.90	OFF	ON	OFF	ON	ON	ON	0
2	0.90	OFF	ON	OFF	ON	ON	ON	0
1	0.45	OFF	ON	ON	OFF	ON	ON	1
1	0.45	OFF	ON	ON	OFF	ON	ON	1
1	0.45	OFF	ON	ON	OFF	ON	ON	1
0	0	ON	OFF	ON	OFF	ON	ON	2




شکل ۱- شماتیک کامل سلول تمام جمع کننده سه ارزی پیشنهادی

کنفرانس ملی چشم انداز ۱۴۲۰ و پیشرفت های تکنولوژیک مهندسی برق، کامپیوتر و فناوری اطلاعات



هم اکنون به توضیح جزئیات ایجاد خروجی در ماژول تولیدکننده سیگنال Sum در تمام حالت های مختلف می پردازیم. شکل ۲ شماتیک این ماژول را نشان می دهد. در ابتدا مجموع ورودی ها صفر است، یعنی $\sum in = 0$ می باشد، لذا در شبکه ی بالا، ترانزیستور ۱ روشن بوده و با انتقال منطق ۲ از V_{dd} به ورودی ترانزیستور ۱۷، آن را خاموش می کند، در شبکه ی پایین، ترانزیستور ۹ روشن است و با انتقال منطق ۲ به ورودی ترانزیستور ۱۸، آن را روشن می سازد، بنابراین، خروجی دارای منطق ۰ خواهد شد. هنگامی که $\sum in = 1$ می شود، ترانزیستور ۱ که تنها با مجموع ورودی های کمتر از ۱ کار می کند، خاموش شده و ترانزیستور ۲ روشن می شود، از آنجایی که ترانزیستور ۳ نیز به ازای $\overline{C_{out}} = 2$ همواره روشن است، بنابراین، ورودی ترانزیستور ۱۷ دارای منطق ۰ شده و روشن می گردد، این در حالیست که ترانزیستور ۹ هنوز روشن است، بنابراین، هر دو ترانزیستور ۱۷ و ۱۸ روشن بوده و تقسیم ولتاژ در گره ی خروجی انجام گرفته و منطق خروجی ۱ می شود. هنگامی که مجموع ورودی ها به $\sum in = 2$ می رسد، ترانزیستور ۹ خاموش گردیده و ترانزیستور ۱۰ روشن می شود و با روشن بودن ترانزیستور ۱۱ به ازای $\overline{C_{out}} = 2$ ، ورودی ترانزیستور ۱۸ منطق ۰ به خود گرفته و خاموش می شود، در حالیکه با روشن ماندن ترانزیستور ۱۷، گره ی خروجی دارای منطق ۲ می گردد. با افزایش حاصل جمع ورودی ها به $\sum in = 3$ مقدار سیگنال $\overline{C_{out}}$ از ۲ به ۱ تغییر حالت داده و باعث قطع شدن ترانزیستورهای ۳ و ۱۱ می شود. از اینرو بخش سمت چپ مدار در هر دو شبکه ی بالا و پایین، به طور کامل قطع شده و بخش وسط با روشن شدن ترانزیستورهای ۴ و ۱۲ خروجی مناسب مدار را مهیا می کند. به ازای $\sum in = 3$ ، ترانزیستور ۵ و ۱۳ هنوز روشن هستند و با انتقال منطق ۲، ترانزیستور ۱۷ خاموش کرده و ۱۸ را روشن می سازند، بدین ترتیب خروجی دوباره ۰ می شود. به ازای $\sum in = 4$ ترانزیستور ۱۳ همچنان روشن بوده و از طرفی ترانزیستور ۵ خاموش شده و ۶ روشن می گردد، در نتیجه ترانزیستور ۱۷ روشن شده و تقسیم ولتاژ، خروجی را دارای منطق ۱ می سازد. با اعمال $\sum in = 5$ ترانزیستور ۱۳ خاموش و ۱۴ روشن می گردد، در نتیجه ترانزیستور ۱۸ خاموش شده و با روشن ماندن ترانزیستور ۱۷ خروجی بار دیگر ۲ می گردد. در نهایت، هنگامی که $\sum in = 6$ می گردد، ترانزیستورهای ۷ و ۱۵ با خاموش شدن خود ارتباط بخش وسط در هر دو شبکه را با زمین قطع می کنند و بخش راست با روشن شدن ترانزیستورهای ۸ و ۱۶ فعال می شود و با خاموش کردن ترانزیستور ۱۷ و روشن کردن ترانزیستور ۱۸ منطق خروجی ۰ خواهد کرد.




شکل ۲- طرح شماتیک مدار مولد سیگنال Sum در سولول تمام جمع کننده پیشنهادی

کنفرانس ملی چشم انداز ۱۴۲۰ و پیشرفت های تکنولوژیک مهندسی برق، کامپیوتر و فناوری اطلاعات

Center of Development of
Modern Training of Iran

۴. شبیه سازی، مقایسه و ارزیابی طرح پیشنهادی

شبیه سازی مدار پیشنهادی با استفاده از نرم افزار HSPICE، بر مبنای مدل ارائه شده توسط محققان دانشگاه استنفورد صورت گرفته است [۳ و ۴]. این شبیه سازی در شرایط استاندارد با منبع تغذیه ۰/۹ ولت، در دمای اتاق و در فرکانس کاری ۱۰۰ مگاهرتز انجام گرفته است. همچنین به منظور ارزیابی قابلیت درایو بار خازن و قدرت رانش مدار، در خروجی مدار در هر دو گره Sum و C_{out} خازن های بار ۲ فمتو فارادی مورد استفاده قرار گرفته است. بر این اساس، ما طرح پیشنهادی خود را در فاز گذرا شبیه سازی کرده و پاسخ گذرای مدار پیشنهادی را در حوزه ی زمان استخراج کرده و بر اساس آن شکل موج خروجی مدار را بدست می آوریم تا مدار را از لحاظ عملکرد بررسی نماییم. شکل ۳ الگوی ورودی و شکل موج خروجی مدار در حوزه زمان را نشان می دهد. همان طور که دیده می شود، تمامی سیگنال ها دارای نوسان کامل ولتاژ هستند و تقسیم ولتاژ برای تولید منطق ۱ نیز کامل صورت گرفته است. علاوه بر این، نتایج دیگر شبیه سازی، شامل بدترین سناریوی تاخیر^۱، مصرف توان متوسط^۲ و مصرف انرژی متوسط^۳ مدار پیشنهادی محاسبه شده و در جدول ۲ با مدارهای ارائه شده ی قبلی در این زمینه مقایسه شده است. نمودار شکل های ۴، ۵ و ۶ مقایسه این نتایج با یکدیگر را نشان می دهند.




شکل ۳- شکل موج های ورودی و خروجی مدار پیشنهادی در حوزه زمان

⁹ Transient

¹ Worst-Case Delay


¹ Average Power Consumption

¹ Average Energy Consumption² (Power-Delay Product)




جدول ۲- مقایسه نتایج شبیه سازی مدار پیشنهادی با مدارهای ارائه شده قبلی


مصرف انرژی ($\times 10^{-15}$ J)	مصرف توان متوسط ($\times 10^{-6}$ W)	حداکثر تاخیر ($\times 10^{-12}$ s)	
1.806	6.361	283.8	اولین تمام جمع گر مرجع [۵]
5.152	19.71	261.4	دومین تمام جمع گر مرجع [۵]
0.5645	1.462	386.1	تمام جمع گر مرجع [۶]
0.367	2.209	166.1	تمام جمع گر مرجع [۷]
1.7386	26.836	64.786	تمام جمع گر پیشنهادی اول
1.6522	11.073	149.21	تمام جمع گر پیشنهادی دوم
0.7212	4.8283	149.38	تمام جمع گر پیشنهادی سوم



شکل ۴- مقایسه تاخیر تمام جمع کننده ها



شکل ۵- مقایسه مصرف توان تمام جمع کننده ها



شکل ۶- مقایسه مصرف انرژی تمام جمع کننده‌ها

۵. نتیجه‌گیری

این مقاله ضمن مرور کامل منطق چند ارزشی، یک سلول تمام جمع کننده سه ارزشی را ارائه داد که طراحی آن می‌تواند نقطه‌ی عطفی در روند توسعه مدارهای حسابی مبتنی بر نانولوله‌های کربنی باشد. بر این اساس، هدف طراحی در واقع بهبود توان مصرفی مدار بود. این مدار در کل دارای ۳۵ ترانزیستور می‌باشد که از نقطه نظر مساحت عدد مناسبی در مقایسه با سایر جمع‌گرها محسوب می‌گردد. در ادامه شبیه‌سازی کاملی به وسیله‌ی شبیه‌ساز HSPICE روی مدار انجام گرفت و نتایج شبیه‌سازی علاوه بر تایید درستی عملکرد مدار، نشان داد که مدار از مصرف توان نسبتاً کمی نیز برخوردار است. با توجه به این مطالب می‌توان از این جمع‌گر در کاربردهای کم مصرف مانند سیستم‌های خاص منظوره و سامانه‌های نهفته‌ی سه ارزشی استفاده نمود.

مراجع

1. Miller, D. M. and Thornton, M. A., (2008), "Multiple Valued Logic: Concepts and Representations," Morgan & Claypool.
2. Hurst, S.L., (1984), "Multiple-valued logic-its status and future," IEEE Transactions on Computers, vol. C-33, no. 12, pp. 1160-1179.
3. Deng, J., (2007), "Device modeling and circuit performance evaluation for nanoscale devices: silicon technology beyond 45 nm node and carbon nanotube field effect transistors," PhD thesis, Stanford University.
4. Stanford University CNTFET Model, (2008), Stanford University, Stanford, CA, USA. [Online]. Available: http://nano.stanford.edu/model_stan_cnt.htm
5. Moaiyeri, M.H. Faghieh Mirzaee, R. Navi, K. and Hashemipour, O., (2011), "Efficient CNTFET-based Ternary Full Adder Cells for Nanoelectronics," Nano-Micro Letters, Vol 3, No 1, pp 43-50.
6. Ebrahimi, A. Keshavarzian, P. Sorouri, S. Shahsavari M., (2012), "Low Power CNTFET- Based Ternary Full Adder Cell for Nanoelectronics," International Journal of Soft Computing and Engineering (IJSCE), Vol. 2, No 2, pp 291-295.
7. Keshavarzian, P. Sarikhani, R., (2014). "A novel CNTFET-based ternary full adder," Circuits Syst. Signal Process, Vol. 33, No 3, pp 665-679.
8. Moaiyeri, M.H. Doostaregan, A. and Navi, K., (2011), "Design of energy-efficient and robust ternary circuits for nanotechnology," IET Circuits, Devices & Systems, Vol. 5, No. 4, pp. 285-296.