مرکز اطلاعات علمی Scientific Information Database (SID) - Trusted Source for Research and Academic Resources

نسخه انگلیسی

مرکز اطلاعات علمی Scientific Information Database (SID) - Trusted Source for Research and Academic Resources

video

مرکز اطلاعات علمی Scientific Information Database (SID) - Trusted Source for Research and Academic Resources

sound

مرکز اطلاعات علمی Scientific Information Database (SID) - Trusted Source for Research and Academic Resources

نسخه انگلیسی

مرکز اطلاعات علمی Scientific Information Database (SID) - Trusted Source for Research and Academic Resources

بازدید:

720
مرکز اطلاعات علمی Scientific Information Database (SID) - Trusted Source for Research and Academic Resources

دانلود:

534
مرکز اطلاعات علمی Scientific Information Database (SID) - Trusted Source for Research and Academic Resources

استناد:

اطلاعات مقاله نشریه

عنوان

طراحی پردازنده مبتنی بر FPGA برای الگوریتم های رمزنگاری سری 2-SHA

صفحات

 صفحه شروع 35 | صفحه پایان 44

چکیده

الگوریتم های درهم ساز ایمن, نوعی از الگوریتم های رمزنگاری هستند که اهمیت آن ها در جامعه امروزی با بروز کاربردهایی مانند استفاده از ابزارهای دیجیتالی شخصی در راستای حفظ محرمانگی پررنگ تر شده اند. از طرفی با پیشرفت تکنولوژی, لزوم پیاده سازی این الگوریتم ها روی بسترهای انعطاف پذیر, می تواند چالش برانگیز باشد. کاهش مساحت و افزایش سرعت اجرای عملیات, چالش های اساسی برای طراحی و پیاده سازی این دسته از الگوریتم ها هستند. در این مقاله یک معماری جدید برای پردازنده مبتنی بر FPGA برای الگوریتم های رمزنگاری سری SHA-2 پیشنهادشده است. در پردازنده پیشنهادی استفاده از واحدهای حافظه و مسیرداده چندپورته وبه دنبال آن عملکرد موازی پردازنده باعث کاهش به کارگیری منابع و افزایش سرعت پردازش داده ها شده است. معماری پردازنده برای الگوریتم های رمزنگاری SHA-2 با زبان VHDL مدل سازی شده و پیاده سازی آن روی بستر FPGA در سری های Virtex توسط نرم افزار ISE انجام شده است. نتایج پیاده سازی نشان می دهند که پردازنده متراکم پیشنهادی در مقایسه با کارهای پیشین با اهداف مشابه, توانسته با %25 افزایش فرکانس کاری برای الگوریتم رمزنگاری SHA-256 و اشغال %55 مساحت کمتر برای الگوریتم رمزنگاری SHA-512 حد مطلوبی از توان عملیاتی و کارایی را نیز حفظ نماید. پردازنده پیشنهادی برای کاربردهایی مانند بسترهای سیار مورد اعتماد (TMP), واحد پول دیجیتال (Bitcoin) و مسیریابی ایمن در شبکه روی تراشه (NoC) مناسب است.

استنادها

  • ثبت نشده است.
  • ارجاعات

  • ثبت نشده است.
  • استناددهی

    APA: کپی

    صدق اهرابی، ندا، و جبرئیل جمالی، محمدعلی. (1397). طراحی پردازنده مبتنی بر FPGA برای الگوریتم های رمزنگاری سری 2-SHA. فناوری اطلاعات و ارتباطات ایران، 10(37-38 )، 35-44. SID. https://sid.ir/paper/406552/fa

    Vancouver: کپی

    صدق اهرابی ندا، جبرئیل جمالی محمدعلی. طراحی پردازنده مبتنی بر FPGA برای الگوریتم های رمزنگاری سری 2-SHA. فناوری اطلاعات و ارتباطات ایران[Internet]. 1397؛10(37-38 ):35-44. Available from: https://sid.ir/paper/406552/fa

    IEEE: کپی

    ندا صدق اهرابی، و محمدعلی جبرئیل جمالی، “طراحی پردازنده مبتنی بر FPGA برای الگوریتم های رمزنگاری سری 2-SHA،” فناوری اطلاعات و ارتباطات ایران، vol. 10، no. 37-38 ، pp. 35–44، 1397، [Online]. Available: https://sid.ir/paper/406552/fa

    مقالات مرتبط نشریه ای

    مقالات مرتبط همایشی

  • ثبت نشده است.
  • طرح های مرتبط

  • ثبت نشده است.
  • کارگاه های پیشنهادی






    بازگشت به بالا
    telegram sharing button
    whatsapp sharing button
    linkedin sharing button
    twitter sharing button
    email sharing button
    email sharing button
    email sharing button
    sharethis sharing button