مرکز اطلاعات علمی Scientific Information Database (SID) - Trusted Source for Research and Academic Resources

نسخه انگلیسی
مرکز اطلاعات علمی Scientific Information Database (SID) - Trusted Source for Research and Academic Resources

video

مرکز اطلاعات علمی Scientific Information Database (SID) - Trusted Source for Research and Academic Resources

sound

مرکز اطلاعات علمی Scientific Information Database (SID) - Trusted Source for Research and Academic Resources

نسخه انگلیسی

مرکز اطلاعات علمی Scientific Information Database (SID) - Trusted Source for Research and Academic Resources

بازدید:

384
مرکز اطلاعات علمی Scientific Information Database (SID) - Trusted Source for Research and Academic Resources

دانلود:

531
مرکز اطلاعات علمی Scientific Information Database (SID) - Trusted Source for Research and Academic Resources

استناد:

اطلاعات مقاله نشریه

عنوان

طراحی خط تاخیر ترکیبی پهن باند برای استفاده در حلقه قفل تأخیر

صفحات

 صفحه شروع 23 | صفحه پایان 34

چکیده

 برای داشتن نرخ داده با پهنای باند وسیع در سیستم های مخابراتی نسل جدید نیاز به استفاده از تکنولوژی پیشرفته ی مدیریت کلاک مانند حلقه ی قفل تأخیر((DLL می باشد. با پیدایش اینترنت اشیا سازمان ها به دنبال هوشنمند شدن هستند و توان مصرفی پایین و طراحی های جدید مورد تاکید همه سیستم های هوشمند است. با افزایش فرکانس و کارآیی سیستم های VLSI, طراحی سیستم توزیع کلاک دارای چالش های زیادی می شود, زیرا کیفیت کلاک تولید شده به نوعی تعیین کننده ی کارآیی کل سیستم می باشد. کیفیت سیگنال کلاک توسط چندین عامل از جمله فرکانس, فاز, دورة کارکرد, جیتر و انحراف کلاک تعیین می شود. هر یک از مدارهای آنالوگ و دیجیتال محدودیت هایی دارند که در صورت استفاده از DL آنالوگ یا دیجیتال تنها نمی توان کلاک با کیفیت بالا داشت. یکی از این ایده های مطرح شده برای افزایش کارآیی DLها, استفاده ی ترکیبی از مدارهای آنالوگ و دیجیتال در یک سیستم است. در این تحقیق یک خط تاخیر با استفاد از ترکیب مدارهای دیجیتال و آنالوگ, طراحی و سپس با استفاده از نرم افزار 2008 ADS بر مبنای تکنولوژی µ m 18/0TSMC CMOSRF و ولتاژ تغذیه ی 8/1ولت در سطح ترانزیستور شبیه سازی شده است. برای بلوک خط تأخیر, سلول تأخیر با کنترل ترکیبی و مدار گرایشی پیشنهاد شده است که با استفاده از تغذیه ی بدنه امکان رسیدن به ورودی و خروجی خط به خط را فراهم کرده است. در نهایت مدار تأخیری با پهنای باند MHz840 و جیتر مؤثر psec 7/3 در MHz920 حاصل شده است, که در آن حداکثر توان مصرفی مدار در فرکانس MHz920 برابر mW 9/3 میباشد.

استنادها

  • ثبت نشده است.

    • ارجاعات

  • ثبت نشده است.

    • استناددهی

    APA: کپی

    معاضدی، مریم. (1399). طراحی خط تاخیر ترکیبی پهن باند برای استفاده در حلقه قفل تأخیر. فناوری اطلاعات و ارتباطات انتظامی، 1(3 )، 23-34. SID. https://sid.ir/paper/404685/fa

    Vancouver: کپی

    معاضدی مریم. طراحی خط تاخیر ترکیبی پهن باند برای استفاده در حلقه قفل تأخیر. فناوری اطلاعات و ارتباطات انتظامی[Internet]. 1399؛1(3 ):23-34. Available from: https://sid.ir/paper/404685/fa

    IEEE: کپی

    مریم معاضدی، “طراحی خط تاخیر ترکیبی پهن باند برای استفاده در حلقه قفل تأخیر،” فناوری اطلاعات و ارتباطات انتظامی، vol. 1، no. 3 ، pp. 23–34، 1399، [Online]. Available: https://sid.ir/paper/404685/fa

    مقالات مرتبط نشریه ای

    مقالات مرتبط همایشی

  • ثبت نشده است.

    • طرح های مرتبط

  • ثبت نشده است.

    • کارگاه های پیشنهادی





    بازگشت به بالا
    telegram sharing button
    whatsapp sharing button
    linkedin sharing button
    twitter sharing button
    email sharing button
    email sharing button
    email sharing button
    sharethis sharing button