مرکز اطلاعات علمی Scientific Information Database (SID) - Trusted Source for Research and Academic Resources

نسخه انگلیسی

مرکز اطلاعات علمی Scientific Information Database (SID) - Trusted Source for Research and Academic Resources

video

مرکز اطلاعات علمی Scientific Information Database (SID) - Trusted Source for Research and Academic Resources

sound

مرکز اطلاعات علمی Scientific Information Database (SID) - Trusted Source for Research and Academic Resources

نسخه انگلیسی

مرکز اطلاعات علمی Scientific Information Database (SID) - Trusted Source for Research and Academic Resources

بازدید:

766
مرکز اطلاعات علمی Scientific Information Database (SID) - Trusted Source for Research and Academic Resources

دانلود:

660
مرکز اطلاعات علمی Scientific Information Database (SID) - Trusted Source for Research and Academic Resources

استناد:

اطلاعات مقاله نشریه

عنوان

مقاوم سازی الگوریتم های رمزنگاری در داخل FPGA به کمک PLL

صفحات

 صفحه شروع 601 | صفحه پایان 612

کلیدواژه

استاندارد رمزنگاری پیشرفته (AES)Q1
آرایه گیت های قابل برنامه ریزی(FPGA)Q1

چکیده

 امروزه اشتراک اطلاعات در سیستم های مخابراتی و کامپیوترها نیازمند امنیت بسیار بالایی است. در این میان, حملات کانال جانبی همواره به عنوان یکی از چالش های امنیتی در رمزنگاری سیستم ها می باشد, که برای حمله به ادوات رمزنگاری ازجمله کارت های هوشمند بکار می رود. در این مقاله هدف ارائه طرح جدیدی برای مقاوم سازی الگوریتم های رمزنگاری است که به صورت سخت افزاری در FPGA پیاده شده است. اساس این طرح استفاده از حلقه فاز قفل شده PLL در الگوریتم های رمزنگاری AES می باشد که با به هم زدن میزان توان مصرفی و زمان های اجرای بخش های مختلف الگوریتم, مقاومت الگوریتم های رمزنگاری را در برابر حملات توان بالا می برد. این روش از دو تکنیک masking و hiding برای حفاظت کلید خصوصی رمزنگاری استفاده می کند, طرح پیشنهادی در تکنولوژی TSMC 65nm شبیه سازی شده و موفقیت قابل توجه نشان داده است, به طوری که توانسته است در رمزنگاری AES با هزینه سربار 13% در فضای اشغالی CMOS و افزایش 15 درصدی توان مصرفی, تنها فرکانس کاری را به اندازه 2% کم کرده و امکان به دست آوردن کلید صحیح برای حمله کننده را بسیار سخت نماید. همچنین, روش پیشنهادی بر روی FPGA پیاده سازی شده است و نتایج رضایت بخشی بر روی تعداد قابل قبولی از نمودار توان به دست آمده است.

استنادها

  • ثبت نشده است.
  • ارجاعات

  • ثبت نشده است.
  • استناددهی

    APA: کپی

    رشتچی، وحید، و موسوی، سیدحمیدرضا. (1398). مقاوم سازی الگوریتم های رمزنگاری در داخل FPGA به کمک PLL. مهندسی برق (دانشکده فنی دانشگاه تبریز)، 49(2 (پیاپی 88) )، 601-612. SID. https://sid.ir/paper/256501/fa

    Vancouver: کپی

    رشتچی وحید، موسوی سیدحمیدرضا. مقاوم سازی الگوریتم های رمزنگاری در داخل FPGA به کمک PLL. مهندسی برق (دانشکده فنی دانشگاه تبریز)[Internet]. 1398؛49(2 (پیاپی 88) ):601-612. Available from: https://sid.ir/paper/256501/fa

    IEEE: کپی

    وحید رشتچی، و سیدحمیدرضا موسوی، “مقاوم سازی الگوریتم های رمزنگاری در داخل FPGA به کمک PLL،” مهندسی برق (دانشکده فنی دانشگاه تبریز)، vol. 49، no. 2 (پیاپی 88) ، pp. 601–612، 1398، [Online]. Available: https://sid.ir/paper/256501/fa

    مقالات مرتبط نشریه ای

    مقالات مرتبط همایشی

  • ثبت نشده است.
  • طرح های مرتبط

  • ثبت نشده است.
  • کارگاه های پیشنهادی






    بازگشت به بالا
    telegram sharing button
    whatsapp sharing button
    linkedin sharing button
    twitter sharing button
    email sharing button
    email sharing button
    email sharing button
    sharethis sharing button