مرکز اطلاعات علمی Scientific Information Database (SID) - Trusted Source for Research and Academic Resources

نسخه انگلیسی

مرکز اطلاعات علمی Scientific Information Database (SID) - Trusted Source for Research and Academic Resources

video

مرکز اطلاعات علمی Scientific Information Database (SID) - Trusted Source for Research and Academic Resources

sound

مرکز اطلاعات علمی Scientific Information Database (SID) - Trusted Source for Research and Academic Resources

نسخه انگلیسی

مرکز اطلاعات علمی Scientific Information Database (SID) - Trusted Source for Research and Academic Resources

بازدید:

1,830
مرکز اطلاعات علمی Scientific Information Database (SID) - Trusted Source for Research and Academic Resources

دانلود:

832
مرکز اطلاعات علمی Scientific Information Database (SID) - Trusted Source for Research and Academic Resources

استناد:

اطلاعات مقاله نشریه

عنوان

طراحی و پیاده سازی رمزنگار AES در بستر FPGA برای خطوط پرسرعت

صفحات

 صفحه شروع 153 | صفحه پایان 167

چکیده

 الگوریتم رمزنگاری AES یکی از متداول ترین الگوریتم های رمزنگاری متقارن است. به علت قابلیت های این الگوریتم, آن را می توان بر روی بسترهای مختلفی ازجمله بر روی بسترهای سخت افزاری نظیر FPGA پیاده سازی کرد. همچنین به علت ساختار الگوریتم می توان مسیر داده را به صورت چرخشی و یا غیر چرخشی پیاده سازی نمود. ازآنجاکه بسته به کاربرد, استفاده از هریک از این دو معماری تاثیر فراوانی بر میزان گذردهی و میزان منابع مصرفی دارد, می بایست در طراحی توازنی میان این دو عامل همواره متناقض برقرار شود. همچنین ازآنجاکه در این الگوریتم قسمت S-Box بخش بحرانی جهت دستیابی به این اهداف است, این مقاله به ارائه یک مدار ترکیبی به منظور پیاده سازی S-Box استفاده شده در تبدل جای گشت بایت در الگوریتم AES و همچنین طراحی مسیر داده در این الگوریتم به صورت غیر چرخشی و با استفاده از تکنیک خط لوله می پردازد. نتایج حاصل در مرحله Place & Route نشان می دهد که معماری ارائه شده در این مقاله به میزان slices 3669 مصرف کرده و با بیشترین فرکانس پالس ساعت MHz 570.776 قادر است عمل کند بنابراین به گذردهی71.35 Gbps دست می یابد. این نتایج بر روی Virtex 7 FPGA (xc7v585t -3ff1157) و با استفاده از نرم افزار Xilinx ISE 14.2 به دست آمده است.

استنادها

  • ثبت نشده است.
  • ارجاعات

  • ثبت نشده است.
  • استناددهی

    APA: کپی

    دری، پرهام، قیاسیان، علی، و سعیدی، حسین. (1395). طراحی و پیاده سازی رمزنگار AES در بستر FPGA برای خطوط پرسرعت. مهندسی برق (دانشکده فنی دانشگاه تبریز)، 46(1 (پیاپی 75))، 153-167. SID. https://sid.ir/paper/256597/fa

    Vancouver: کپی

    دری پرهام، قیاسیان علی، سعیدی حسین. طراحی و پیاده سازی رمزنگار AES در بستر FPGA برای خطوط پرسرعت. مهندسی برق (دانشکده فنی دانشگاه تبریز)[Internet]. 1395؛46(1 (پیاپی 75)):153-167. Available from: https://sid.ir/paper/256597/fa

    IEEE: کپی

    پرهام دری، علی قیاسیان، و حسین سعیدی، “طراحی و پیاده سازی رمزنگار AES در بستر FPGA برای خطوط پرسرعت،” مهندسی برق (دانشکده فنی دانشگاه تبریز)، vol. 46، no. 1 (پیاپی 75)، pp. 153–167، 1395، [Online]. Available: https://sid.ir/paper/256597/fa

    مقالات مرتبط نشریه ای

    مقالات مرتبط همایشی

  • ثبت نشده است.
  • طرح های مرتبط

  • ثبت نشده است.
  • کارگاه های پیشنهادی






    بازگشت به بالا
    telegram sharing button
    whatsapp sharing button
    linkedin sharing button
    twitter sharing button
    email sharing button
    email sharing button
    email sharing button
    sharethis sharing button