صنایع الکترونیک
سال:1399 | دوره:11 | شماره:3 |تعداد مقالات:10

در این مقاله یک مدار بیشینه یاب CMOS تمام مقیاس مبتنی بر مقایسه در حوزه زمان ارایه شده است که می تواند تا ولتاژهای تغذیه پایین کارآیی مناسبی از خود نشان دهد. برای به کارگیری حوزه زمان در مقایسه بین چند سیگنال آنالوگ ورودی در مدار بیشینه یاب پیشنهادی، از زنجیره ای از المان های تاخیر خطی با ورودی تمام مقیاس استفاده شده است استفاده از المان تاخیر خطی تمام مقیاس، علاوه بر افزایش محدوده ورودی مدار، دقت مقایسه بین ورودی ها را نیز افزایش داده است. علاوه بر این، ساختار آشکارساز فاز مورد استفاده در مدار پیشنهادی نیز به گونه ای اصلاح شده است که در مقایسه با ساختارهای قبلی از تعداد کمتری ترانزیستور استفاده می کند که این کار علاوه بر کاهش سطح سیلیکان مدار، باعث کاهش خازنهای پارازیتیک می گردد که در نتیجه آن کاهش توان مصرفی مدار و افزایش سرعت آن را به دنبال دارد. این مدار در تکنولوژی 180 نانومتر CMOS طراحی و شبیه سازی شده است که نتایج شبیه سازی نشان می دهد در ولتاژ تغذیه یک ولت و سرعت کلاک 10 مگاهرتز توان مصرفی برای حالت 3 ورودی برابر با 72 میکرو وات می باشد که معیار شایستگی 2. 4 میکرو وات بر مگاهرتز و صحت 99. 98 درصد را نشان می دهد که بهبود قابل ملاحظه ای را نسبت به نمونه های مشابه نشان می دهد. همچنین نتایج شبیه سازی نشان می دهد که مدار پیشنهادی قابلیت عملکرد مناسب تا ولتاژ تغذیه 0. 38 ولت را دارد.

با توجه به رشد روزافزون فضای ابری و اشتراک فایل در این فضا، کنترل دسترسی قابل اعتماد و مناسب یک چالش جدی محسوب می شود. در این مقاله یک روش کنترل دسترسی مبتنی بر ترکیب بلاک چین عمومی با رمزنگاری مبتنی بر ویژگی (CP-ABE) ارایه شده است. در این معماری برای ذخیره سازی از فضای ابری استفاده می گردد. کنترل دسترسی با استفاده از بلاکچین عمومی در قالب قراردادهای هوشمند بین مالک داده و کاربر پیاده سازی می شود. مالک داده فایل را با کلید اصلی رمز می نماید و برای هر کاربر یک کلید تولید می کند و با استفاده از توزیع کلید مبتنی بر چندجمله ای دسترسی (access polynomial)، امکان بازیابی کلید اصلی را به کاربران می دهد. کلید کاربر در قالب رمزنگاری مبتنی بر ویژگی روی بستر بلاک چین قرار گرفته و توسط قراراد هوشمند به کاربر دارای ویژگی های مورد نیاز تحویل داده می شود. الگوریتم رمزنگاری و ساختار کلیدها امکان لغو دسترسی سریع را فراهم می نماید. در این مدل از یک موجودیت قابل اعتماد TA به عنوان یک بخش درگیر در کنترل دسترسی استفاده می شود. بستر بلاک چین نیز امکان یک لاگ حسابرسی پذیر امن را عملیاتی می کند که می تواند همراه با تراکنش های مالی شفافیت مالی را نیز فراهم نماید. پیاده سازی های ما نشان می دهد که این معماری مقیاس پذیر بوده و کارآیی لازم را دارد...

در این مقاله به بررسی و شبیه سازی سلول خورشیدی سیلیکونی لایه نازک شامل نانوساختارهای فلزی با هدف بهبود عملکرد و جذب نور سلول پرداخته شده است. ابتدا سلول خورشیدی مسطح مطالعه شد و نمودار طیف جذب نور برای آن به دست آمد. سپس نانوذرات کروی و نانوساختارهای فلزی از جنس فلز نقره به صورت جاسازی شده در لایه جاذب سلول قرار داده شد. نتایج نشان می دهد که حضور نانوساختارها موجب متمرکز کردن نور برخوردی در سلول های خورشیدی طراحی شده، می شود. در این حالت تشدید های نوری بر اثر برهمکنش نور ورودی با نانو ساختارهای فلزی افزایش می یابد و باعث حرکت نور در سطح مشترک فلز و نیمه رسانا می شود که همان پدیده پلاسمون پلاریتون موضعی است. نتایج شبیه سازی که با استفاده از روش تفاضل محدود در حوزه زمان به صورت سه بعدی انجام شده، بازده را تقریبا 35 درصد، Jscسلول خورشیدی را به مقدار mA/cm2 2/36 و ضریب انباشت را 6/42 % نشان می دهد.

یک مبدل افزاینده ولتاژ سوییچ خازنی تمام مجتمع ولتاژ پایین خود راه انداز بدون باتری پیشنهاد شده است که بتواند تحت ولتاژ زیر آستانه عمل کند. برای این منظور یک پمپ بار دوشاخه با ساختار مداری دو برابر کننده ولتاژ زوج متقاطع طراحی شده است. برای عملکرد مناسب، مدار مولد کلاک ناهمفاز طراحی شده که بتواند با همان ولتاژ تغذیه مدار کار کند. تکنیک بایاس بدنه به ترانزیستورهای مدار اعمال شده است تا مدار بتواند تحت ولتاژهای زیر آستانه عمل کند. تکنیک رگولاسیون اینترلیو پیشنهادی به بهبود ریپل ولتاژ و جریان خروجی مدار و همچنین رگولاسیون بار و پاسخ گذرای مدار کمک می کند. مدار پمپ بار اینترلیو دو سلولی چهار طبقه ارایه شده تحت ولتاژ تغذیه 300 و 400 میلی ولت، ولتاژ خروجی 1. 43 و 1. 95 ولت را به ترتیب با بازده پمپینگ 96. 3% و 97. 2% و بازده توان پمپ بار 93. 3% و 95. 1% ارایه می دهد. نتایج پس از جانمایی مدار در تکنولوژی 0. 18 میکرومتر CMOS و فرکانس سوییچینگ 20 مگاهرتز زمان صعود 24 میکرو ثانیه و ریپل خروجی 0. 24% را تحت خازن بار 1 پیکو فاراد نشان می دهد. سطح تراشه ای مدار پیشنهادی 0. 012 میلی متر مربع است، در حالی که پمپ بار 21. 4 نانو وات توان مصرف می کند.

در تحقیق حاضر با تمرکز بر بررسی عملکرد کنترل تطبیقی مبتنی بر شبکه عصبی برای سیستمهای غیرخطی در حضور عدم قطعیت، یک کنترل کننده تطبیقی در تعامل باابزار هوشمند و با هدف تنظیم پارامترهای سیستم های تحت کنترل طراحی شده است. برای ارایه ایده نوین در این حوزه در ابتدا یک بررسی دقیق در مورد کارهای مشابه ای که تاکنون در طراحی کنترل سیستم های متناظر صورت گرفته است ارایه شده است و سپس کنترل کننده پیشنهادی مبتنی بر شبکه های عصبی طراحی گردیده است. با استفاده از تیوری لیاپانوف قوانین تطبیقی مناسبی برای همگرایی سیستم حلقه بسته تحقیق شده است و با استفاده از این تیوری اثبات می شود که تمامی سیگنال ها در سیستم حلقه بسته کراندار بوده و همچنین نشان داده شده است که سیگنال خطا به صورت مجانبی به سمت صفر همگرا می گردد. در پایان، نتایج تحقیق با شبیه سازی کامپیوتری توسط نرم افزار MATLAB صورت گرقته است و در ادامه با بررسی اطلاعات مستخرج از تحقیق کارآمدی کنترل کننده پیشنهادی اثبات گردیده است.

لطفا برای مشاهده چکیده به متن کامل (PDF) مراجعه فرمایید.

در این مقاله، یک ترانزیستور نانو سیم چند منظوره جهت پیاده سازی توابع منطقی NOT، NAND و NOR طراحی شده است. در این طراحی از یک نانوسیم سیلیسیومی با سطح مقطع (7nm×7nm) احاطه شده با اکسید سیلیسیوم، استفاده شده است و روی آن اکسید، سه گیت مجزا قرار داده شده است. روش شبیه سازی بصورت حل خودسازگار معادلات شرودینگر-پواسن می باشد. نوع تابع منطقی بوسیله تغییر سطح ولتاژ گیت کنترلی و بدون تغییر سخت افزار و ساختار مداری تعیین می شود. با استفاده از این شبیه سازی، پتانسیل الکتریکی کانال، چگالی حامل ها و جریان الکتریکی افزاره محاسبه می شود. اثر هریک از گیت های ترانزیستور روی مشخصات الکتریکی این افزاره تحلیل و بررسی شده است. مقدار بهینه ناخالصی کانال برای متقارن بودن مشخصه توابع منطقی بدست آمده است. همچنین حاشیه های نویز محاسبه شده است. نتایج نشان می دهد که ترانزیستور طراحی شده می تواند موجب توسعه آینده مدارهای مجتمع گردد.

در این مقاله سلول خورشیدی کادمیوم تلوراید CdTe با استفاده از نرم افزار SCAPS مورد شبیه سازی و بررسی قرار گرفته است و روشی برای بهبود بازده این نوع سلول خورشیدی ارایه شده است. ساختار پایه سلول خورشیدی کادمیوم تلوراید شامل لایه های Ni، CdTe، CdS و n-ZnO-Al است. با تابش نور خورشید به محل اتصال CdTe/CdS الکترون های این ناحیه برانگیخته شده و قبل از اینکه این الکترون ها با حفره ها بازترکیب شوند تحت تاثیر میدان الکتریکی حاصل از اتصال CdTe/CdS در خلاف جهت میدان حرکت کرده و موجب ایجاد جریان در سلول می شوند. این فرآیند در حالی صورت می گیرد که در انتهای سلول به دلیل ضعیف بودن این میدان الکترون های برانگیخته شده با حفره ها بازترکیب می شوند. در روش پیشنهاد شده، با اضافه کردن یک لایه قلع سولفاید به ضخامتμ m 4/0 به لایه جاذب (CdTe)، یک میدان الکتریکی پشتی کمکی در جهت میدان اصلی ایجاد می شود که این میدان باعث کاهش بازترکیب حامل های تولید شده در طول موج های بلند در انتهای سلول شده و منجر به بهبود و افزایش بازدهی سلول نسبت به ساختار پایه سلول خورشیدی کادمیوم تلوراید از مقادیر اولیه بازده کوانتمی %09/19=η ، ضریب پرشدگی %14/85=FF، جریان اتصال کوتاه mA/cm2 25. 7=Jsc، و ولتاژ مدار باز V 0. 87=Voc به ترتیب به مقادیر %98/22، %99/85، mA/Cm2 51/32 و V 82/0 می گردد.

مصرف انرژی در شبکه های حسگر بیسیم که از تعدادی زیادی حسگر کوچک که با منبع تغذیه محدود تشکیل شده است، اهمیت بسیار زیادی دارد. این حسگرها با هدف انجام وظایف خاص در محیط های مختلف توزیع می شوند و با اتمام انرژی گره ها، ممکن است اطلاعات بخشی از شبکه از دسترس خارج و کارآیی شبکه به خطر بیافتد. اخیرا جهت افزایش طول عمر این شبکه ها، از گره های برداشت که قابلیت شارژ با انرژی های تجدیدپذیر را دارند، استفاده شده است. به دلیل هزینه بالای گره های برداشت، کمینه کردن تعداد آنها با کمترین تاثیر روی عملکرد یکی از جنبه های مهم در طراحی این نوع از شبکه ها است. در این مقاله می خواهیم با افزودن حداقل تعداد گره خورشیدی و مدیریت مصرف انرژی طول عمر شبکه را افزایش دهیم. در این راستا، برای تعیین مکان گره های برداشت انرژی، الگوریتم تکاملی رقابت استعماری مورد استفاده قرار می گیرد. الگوریتم رقابت استعماری تعداد گره های برداشت انرژی و مختصات تخمینی آنها را تعیین می کند. بعد از مشخص شدن تعداد گره های برداشت انرژی، با استفاده از روش K-Means مختصات دقیق گره های برداشت و خوشه ها بدست می آید. نتایج شبیه سازی نشان می دهد که استفاده از روش پیشنهادی با مدیریت انرژی در شبکه حسگر بیسیم، می تواند طول عمر و در نتیجه کارایی آن را تا حد قابل قبولی افزایش دهد.

مدل کلی پردازشگرهای جریان داده یا شتاب دهنده های سخت افزاری در حوزه ویدیو، تصویر یا صوت شامل دو بخش اصلی آرایه های عظیم ثبات انتقال و المان های پردازشی است. نمونه ای پرکاربرد از این واحدها که منطبق بر مدل کلی پردازشگرهای جریان داده نیز هستند، فیلتر FIR با ساختار DA است که به جای ضرب کننده های پرمصرف از جمع و شیفت برای انجام عملیات ضرب استفاده می کند. بخش ثبات عمده توان مصرفی پویا این پردازشگرها و فیلترهای FIR را شامل می شود بنابراین کم کردن توان مصرفی المان ذخیره ساز مهم است. از طرف دیگر بررسی ویژگی های آماری نقش مهمی در طراحی و بهبود پارامترهای اساسی مدار نظیر توان مصرفی و افزایش بازدهی می تواند داشته باشد. به طور نمونه چگالی گذر یکی از پارامترهای اصلی در مصرف توان پویا است. با بررسی چگالی گذر در ورودی های پردازشگرهای جریان داده مانند تصاویر در این مقاله نشان داده می-شود که این پارامتر در پایگاه داده مورد بررسی در 55 درصد حالات کمتر از 0. 5 است. با توجه به تنک بودن سیگنال-های مورد ارزیابی، فلیپ فلاپ کم توان در تکنولوژی 65 نانومتر با استفاده از روش های قطع متناوب کلاک و چند تغذیه ای طراحی شده است که مناسب برای استفاده در آرایه های ثبات انتقال پردازشگرهای جریان داده است. با استفاده ی هم زمان از دو روش قطع متناوب کلاک و چند تغذیه ای در آرایه ی ثبات انتقال 8 در 5 به کار رفته در فیلتر FIR با ساختار DA، به بهبودی میان 26 تا 86 درصد در توان مصرفی پویا و 84 درصد بهبود در توان مصرفی ایستا می توان دست یافت.